JPS62126445A - プログラムデバツグシステム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は一般にプログラムデバッグシステムに関し、
より詳しくはストアードプログラム方式演算制御装置に
対してプログラムの書き込み、デバッグ等を行なうプロ
グラムデバッグ装置を備えたプログラムデバッグシステ
ムに関する。

〔従来の技術〕

第３図は、三菱プラントコントローラＭＥＬＰＬＡＣ５
５０ＰＰ・ＭＴＰＲ操作説明書８３〜８４頁に掲載され
ているプログラムデバッグシステムの構成を示すブロッ
ク図であるっ 第３図において、１はプログラムデバッグ装置本体であ
り、該プロゲラムチバッグ装置１は、入出力インタフェ
ース１ａ、プログラミングデバッグ処理部１ｂ、エラー
情報読出し編集部１Ｃ１表示制御部１ｄを有する。スト
アードフログラム方式演算制御装置（以下単に「演算制
御装置」という）４は、ＣＰＵ４ａ、プログラムメモリ
４ｂ１データメモリ４ｃ、入出力インタフェース４ｄ。

インタフェース４ｅ、エラー検出ｉ４ｆ、エラー情報記
録部４ｇ、エラー情報記録メモ１Ｊ４ｈを有する。操作
部２は、前記プログラムデバッグ装置ＩＫ接続されてお
り、前述したプログラミングデバッグ処理部１ｂにデバ
ッグ処理指令を与える操作キイと前記エラー情報読出し
編集部１Ｃにエラー情報読出指令を与える操作キイ等、
複数の操作キイを備えている。表示部３は、前述した表
示制御部１ｄの出力側と接続されている。

前述した入出力インタフェース１ａは、前記エラー情報
読出し編集部１Ｃ、プログラミングデバッグ処理部１ｂ
と夫々接続されているとともに前記演算制御装置４側の
インタフェース４ｅとも接続されており、前記演算制御
装置４とプログラムデバッグ装置１との間でデータの授
受を行なうものである。前記プログラミングデバッグ処
理部１ｂは、前記操作部２からデバッグ処理指令信号が
与えられることによって駆動して、前記デバッグ処理指
令信号を演算制御装置４人力用の信号に変換した後出力
し、前記プログラムメモリ４ｂへのユーザプログラムの
書き込み作業を始め、ユーザプログラム等の書き換え作
業等のデバッグ処理をも行なうよ５に構成されている。

前記エラー情報読出し編集部１Ｃは、前記操作部２から
エラー情報読出指令信号が与えられることに−よって駆
動して、前記エラー情報記録メモリ４ｈの内容を読出し
て編集した後出力するようになっている。前述した前記
エラー情報読出し編集部１Ｃは、エラー解析時に前記デ
ータメモＩＪ４Ｃの適当なエリアに退避させられている
データを読出すものである。表示制御部１ｄは、前記エ
ラー情報読出し編集部１Ｃから与えられた前記編集され
たエラー情報を表示部３に対して表示出力するとともに
、エラー解析時に前記エラー情報読出し編集部１Ｃによ
って読出された前記データメモリ４Ｃに退避させられて
いるデータを、前記表示部３に対して表示出力するよう
に構成されている。前記ＣＰＵ４ａは、算術論理演算及
び比較演算を行なう。前記ＣＰＵ４ａは、前述したプロ
グラムメモ＋Ｊ４ｂに記憶されているユーザプログラム
に従ってデータの演算処理を行なうものである。前記プ
ログラムメモＩＪ４ｂは、制御プログラムを内蔵してい
るとともにユーザプログラム等を記憶する。前記データ
メモ１Ｊ４ｃは、ＣＰＵ４ａの制御下で、該ＣＰＵ４ａ
によって演算処理された各種データを記憶する。これと
ともに前記データメモリ４ｃは、前述したプログラムデ
バッグ装置１によって行なわれる演算制御袋＠４におい
て発生したエラーの解析時に、該エラーに関連するデー
タを適宜のエリアに一時的に記憶するようになっている
。前記エラー検出部４ｆは、前記ｃｐＵ４ａが各種デー
タの演算処理を実行しているときに演算オーバフロー等
のエラーが発生したことを検知すると、前記エラー情報
記録部４ｇに通報するように構成されている。前述した
エラー情報記録部４ｇは、前記エラー検出部４ｆから上
述したごとき内容の通報を受けると、エラー発生時にお
けるエラー要因コードやプログラムアドレス等のエラー
解析に必要と思料されるエラー情報を前記エラー情報記
録メモ＋７４ｈに記録処理するものである。前記エラー
情報記録メモリ４ｈは、前記エラー情報記録部４ｇから
与えられた前述のごときエラー情報を記録する。前記入
出力インタフェース４ｄは、演算制御装置４と制御対象
プロセス（図示しない）との間の各種データの授受を行
なうためのものである。前述したインタフェース４ｅは
、前記入出力インタフェース１ａと接続されており、演
算制御装置４と前記プログラムデバッグ装置１との間で
データの授受を行なうために設けられている。

次に上述したプログラムデバッグンステムの動作につい
て以下に説明する。

オペレータが演算制御装置４の駆動電源を投入すること
によって、該演算制御装置４は駆動を開始する。ＣＰＵ
４ａはプログラムメモリ４ｂから該メモリ４ｂに記憶さ
れているプログラムを逐次読み□出し、該プログラムに
従ってデータメモリ４Ｃに記憶されている各種データの
読出し、演算処理を施した後のデータの前記データメモ
ＩＪ４Ｃへの書き込み、制御対象プロセス（図示しない
）から入出力インタフェース４ｄに与えられているデー
タの読み出しと該データの前記データメモＩＪ４Ｃへの
書き込み等、一連の処理動作を行な５゜前述したごとき
処理動作を実行中に、例えば演算オーバフロー等のエラ
ーが発生したことが前記エラー検出部４ｆによって検知
され、該エラー検知がエラー情報記録部４ｇに通報され
ると、該エラー情報記録部４ｇＫよって前記エラーに対
応するエラー要因コードやプログラムアドレス等が前記
エラー情報記録メモＩＪ４ｈに記録される。同様に前述
したエラーが発生したことが、例えば演算制御装置４等
に取り付けられたエラー表示ランプ（図示しない）の点
灯によってオペレータに通報され、オペレータが前記操
作部２のデバッグ処理指令信号を出力する操作キイを操
作すると、プログラミングデバッグ処理部１ｂは駆動を
開始する。前記プログラミングデバッグ処理部１ｂにデ
バッグ処・理指令信号が与えられ該信号が演算制御装置
４人力用信号に変換された後演算制御装置４に与えられ
ると、該信号に従って例えばプログラムメモリ４ｂに記
憶されているユーザプログラムにおけるエラーの修正、
或いはデータメモリ４Ｃに記憶されている各種データの
読出し、書き換え等のデバッグ処理が実行されることと
なる。一方、オペレータが前記操作部２のエラー情報読
出し指令信号を出力する操作キイを操作すると、エラー
情報読出し編集部１Ｃは駆動を開始する。前記エラー情
報読出し編集部１Ｃによって前述したエラー情報記録メ
モ１Ｊ４ｈから読み出された内容は、該エラー情報読出
し編集部１Ｃにおいて編集が施された後、第４図にて図
示するごとき画面データとして表示制御部１ｄを介して
表示部３に表示出力される。

〔発明が解決しようとする問題点〕

従来のプログラムデバッグシステムは以上のように構成
されていたので、以下に記載するような問題点があった
。即ち、演算制御装置４において発生した演算オーバフ
ロー等のエラーの検知は、前述したようにエラー検出部
４ｆＫよって行なわれるのであるが、該エラー検知は具
体的にはＣＰＵ４ａの動作に対してエラー検出部４ｆが
割り込みをかけることＫよって行なわれるものである。

ところで、前述したエラー発生時におけるエラー関連デ
ータ等は、プログラムデバッグ装置１によるデバッグ処
理において必要不可欠であるので、エラー解析時に前記
プログラムデバッグ装置１によって読出しが可能なよう
に保持されていなければならない。そこでこのようなエ
ラー関連データ等を保持しておくために、前記割込に関
するエラー検出部４ｆの動作を例えば第５図にて図示す
るごときエラー割込処理プログラムとして前記プログラ
ムメモリ４ｂＫ定義しておくことによって、割込処理時
に前記データをエラー情報記録メモリ４ｈからデータメ
モリ４Ｃの適当なエリアへと退避させておき、エラー解
析時にプログラムデバッグ装置１によって前記退避させ
たデータを読み出して表示部３に表示出力することが試
みられた。

しかしながら、前記エラー情報記録メモＩＪ４ｈに記録
されている内容は、前述したエラー発生時におけるエラ
ー要因コードやプログラムアドレス等のデータのみであ
り、前記エラー発生の原因と考えられるデータ値等は記
録されていない。そこで、このようなエラー発生時のエ
ラーの原因となるデータのごとき詳細データを前記エラ
ー情報記録メモ１Ｊ４ｈに記録させておくためＫは、前
述したエラー割込処理プログラムに加えて新たに該処理
プログラムよりも一層複雑なものを作成しなければなら
ないという問題点がある。又、前記エラー情報記録メモ
リ４ｈに記録すべきエラー関連データのアドレス変更を
行なうためには、前述したエラー割込処理プログラムの
変更が必要であり、そのためにはＣＰＵ４ａの処理動作
を一時中断させて前記プログラムメモリ４ｂに定義され
ているエラー割込処理プログラムを書き換えなければな
らないという問題点もあった◎ この発明は上記のような問題点を解消するためになされ
たもので、演算制御装置にエラーが発生したときの該エ
ラーの原因たるデータをエラー解析の時点まで退避させ
るために新たに複雑な割込処理プログラムを作成する必
要がなく、しかもＣＰＵの処理動作を継続させたままで
読出データアドレスの変更が容易に行なえ、発生したエ
ラーの原因解析が容易に行なえるプログラムデバッグシ
ステムを得ることを目的とする。

〔問題点を解決するための手段〕

この発明に係るプログラムデバッグシステムは、プログ
ラムデバッグ装置に、演算制御装置にエラーが発生した
ときに記録すべき該エラー原因となるデータのアドレス
を予め指定しておくことが可能なデータアドレス指定部
を設け、前記演算制御装置に、前記演算制御装置にエラ
ーが発生したときに前記データアドレス指定部によって
指定されたアドレスのデータを保持するエラーデータ保
持部を設けたことを特徴とするものである。

〔作　用〕

この発明におけるデータアドレス指定部は、プログラム
デバッグ装置に設けられ、演算制御装置にエラーが発生
したときに記録すべき該エラー原因となるデータのアド
レスを予め指定しておくことが可能であり、又、エラー
データ保持部は、前記演算制御装置に設けられ、前記演
算制御装置にエラーが発生したときに前記データアドレ
ス指定部によって指定されたアドレスのデータを保持す
る・ものである。

〔実施例〕

以下、この発明の一実施例を図について説明する。

第１図は、この発明の一実施例に従うプログラムデバッ
グシステムの構成を示すブロック図である。なお、第１
図における符号１，３〜４，１ａ〜１ｄ　、４ａ〜４ｈ
は、前記第３図にて図示したものと同一物であるのでそ
の説明は省略する。

前述した操作部２には、前記プログラムデバッグ装置１
に後述する各種機器類が新たに配設されたのに伴なって
、前記各種機器類に駆動指令信号を出力するための操作
キイが増設されているものである。

第１図において、データアドレス指定部即ち読出しデー
タアドレス指定部１ｅは、前述したプログラムデバッグ
装置１に配設されている。該読出しデータアドレス指定
部１ｅは、前記操作部２から入力されたエラー発生時の
読出し記録すべき１個又は複数個のデータアドレス情報
を受けると、演算制御装置４に新たに設けられたアドレ
ス設定メモｌＪ４にへ前記データアドレスを書込むもの
である。エラー発生時データ記録起動部１ｆは、前述し
たプログラムデバッグ装置１に配設されている。該エラ
ー発生時デー！記録起動部１ｆは、前記操作部２から入
力されたエラー発生時データ記録起動指令信号を受ける
と、これを演算制御装置４に新たに設けられたデータ記
録部４１へと転送する。エラー発生時データ読出し編集
部１ｇは、前記プログラムデバッグ装置１に配設されて
いる。

該エラー発生時データ読出し編集部１ｇは、前記操作部
２から入力されたエラー発生時データの読出し要求信号
を受けると、演算制御装置４に新たに設けられたエラー
データ保持部即ちデータ記録、メモリ４ｊから、該メモ
リ４ｊに記録されているエラー発生時の指定データの内
容を読出して編集した後、前記表示制御部１ｄに出力す
るように構成されている。

前述したデータ記録部４ｉは、前記演算制御部ｆＬ４に
配設されている。前記データ記録部４１は、前記エラー
発生時データ記録起動部１ｆから転送されたエラー発生
時データ記録起動指令信号を受けて起動し、所定の処理
動作を行なう。これとともに前記データ記録部４１は、
前述したエラー検出部４ｆから出力されたデータ読出記
録処理要求を受けて前記アドレス設定メモリ４ｋに設定
されているアドレスのデータを前記データメモリ４ｃ或
いは前記入出力インタフェース４ｄかう夫々読出して前
述したデータ記録メモリ４ｊＫ記録するようになってい
る。前述したデータ記録メモＩＪ４ｊは、前記のごとく
データ記録部４１により【前記データメモリ４Ｃ或いは
前記入出力インタフェース４ｄから夫々読出されたエラ
ー発生時の指定データを受けてこれを記録するとともに
、前記エラー発生時データ読出し編集部１ｇからのデー
タ読出しアクセスがあるまで前記データを退避させてお
く、エラー発生時データの退避専用メモリである０前記
アドレス設定メモリ４には、前述した読出しデータアド
レス指定部１ｅによってエラー発生時に読出し記録すべ
きデータアドレスが設定されるように構成されている。

次に上述したプログラムデバッグシステムの動作につい
て説明する。

前述した構成のプログラムデバッグシステムによって実
行される以下に記載するような一連のデバッグ処理動作
の前提として、エラー発生時に読出し記録すべき複数の
データアドレスが読出しデータアドレス指定部１ｅを介
して予め前記アドレス設定メモリ４ｋに設定されてと・
るものとする。

ＣＰＵ４ａがプログラムメモリ４ｂに内蔵されているプ
ログラムを実行しているときに、例えば前述したような
演算オーバフローのごときエラーが発生したことが演算
制御装置４等に取り付けられているエラー表示ランプの
点灯によってオペレータに認識され、オペレータが操作
部２を介してプログラムデバッグ装置１に駆動指令を与
えることにより、プログラムデバッグシステムとしての
一連のデバッグ処理動作が開始される。オペレータによ
って前記操作部２のエラー発生時データ記鍮起動指令信
号を出力する操作キイが操作され、該起動指令信号が入
力されたことによって前記エラー発生時データ記録起動
部１ｆが起動される。

前記エラー発生時データ記録起動部１ｆが起動すること
により該起動部１ｆから前記起動指令信号が転送される
と、該起動指令信号によって前記データ記録部４１によ
るデータ記録処理動作が開始される。一方、前述したよ
うな演算オーバフローのごときエラーが前記エラー検出
部４ｆによって検知されると、該エラー検出部４ｆから
動作中断指令信号が前記ＣＰＵ４ａに出力されて、該ｃ
ｐＵ４ａによる一連の処理動作は中断せしめられる。

これとともに前記エラー検出部４ｆからは、前記エラー
情報記録部４ｇに対してエラー情報の記録要求信号が出
力され、前記データ記録部４１に対してもデータ読出し
記録処理要求信号が出力される。前述したエラー情報の
記録要求信号が前記エラー情報記録部４ｇに与えられる
と、該記録部４ｇによって前記工２−に対応する工２−
要因コードやプログラムアドレス等が前述したエラー情
報記録メモ１Ｊ４ｈに記録される。前記データ読出し記
録処理要求信号が前記データ記録部４１に与えられると
、予め前記アドレス設定メモ１Ｊ４ｋに設定されていた
前記複数のデータアドレスに対応するデータが、該記録
部４１によってデータメモ１Ｊ４ｃや入出力インタフェ
ース４ｄから読出されて前述したデータ記録メモリ４ｊ
に記録されることとなる。データ記録メモリ４ｊに記録
された前記のごときデータは、操作部２からエラー発生
時データの読出し要求信号が出力されることにより、前
記エラー発生時データ読出し編集部１ｇによって読出さ
れ該読出し編集部１ｇにおいて編集が施された後、第２
図にて図示するごとき画面データとして表示制御部１ｄ
を介して表示部３に表示出力されることとなる。

なお、上述した実施例の内容は、演算制御装置４Ｎのエ
ラー発生要因については指定しないものとして説明した
のであるが、プログラムデバッグ装置１側よりエラー要
因を指定可能にデバッグ処理のためのプログラムを作成
して該指定した要因のエラーが発生した場合にのみ、該
エラー要因たるデータをデータ記録メモリ４ｊ　Ｋ記録
することとしてもよい。又、前記プログラムメモリ４ｂ
に内蔵されているプログラム中、エラーが発生しそうな
プログラムアドレスの範囲を指定可能なように前記デバ
ッグ処理のためのプログラムを作成して、ＣＰＵ４ａが
前記指定範囲のプログラム実行中に発生したエラーに限
り該エラー要因たるデータを前記データ記録メモリ４ｊ
に記録することとしても差支えない。

〔発明の効果〕

以上のように、この発明によれば、演算制御装置にエラ
ーが発生したときにデータアドレス指定部によって予め
指定されたアドレスのデータを保持することとしたので
、演算制御装置にエラーが発生したときの該エラーの原
因たるデータをエラー解析の時点まで退避させるために
新たに複雑な割込処理プログラムを作成する必要がなく
、しかもＣＰＵの処理動作を継続させたままで読出しデ
ータアドレスの変更が容易に行なえ、発生したエラーの
原因解析が容易に行なえるプログラムデバラグシステム
が得られる効果がある。

【図面の簡単な説明】

第１図は、この発明の一実施例に従うプログラムデバッ
グシステムの構成を示すブロック図、第２図は、この発
明の一実施例に従うプログラムデバッグシステムの表示
部に表示出力される画面データを示した説明図、第３図
は、従来のプログラムデバッグシステムの構成を示すブ
ロック図、第４図は、前記第３図にて図示したシステム
の表示部に表示出力される画面データを示した説明図、
第５図は、前記第３図にて図示したシステムの演算制御
装置にエラーが発生したときに駆動されるエラー発生割
込処理プログラムを組込んだプログラムを示すフローチ
ャートである。 図において、１はプログラムデバッグ装置、１ｅは読出
しデータアドレス指定部、４は演算制御装置、４ａはＣ
ＰＵ１４ｊはデータ記録メモリである。 なお、各図中、同一符号は同−又は相当部分を示す。 第２図 第４図 第５図 手続補正書（自発） １□＠Ｉ６１エフ・２Ａ　　Ｂ

Claims (1)

【特許請求の範囲】
1. 設定されたプログラムに従つてデータの演算処理を行な
   う演算制御部を有する演算制御装置と、外部から与えら
   れた指令信号に基づいて前記演算制御装置にデバッグ処
   理を行なわせるべく指令出力するプログラムデバッグ装
   置とを備えたプログラムデバッグシステムにおいて、前
   記プログラムデバッグ装置に、前記演算制御装置にエラ
   ーが発生したときに記録すべき該エラー原因となるデー
   タのアドレスを予め指定しておくことが可能なデータア
   ドレス指定部を設け、前記演算制御装置に、前記演算制
   御装置にエラーが発生したときに前記データアドレス指
   定部によつて指定されたアドレスのデータを保持するエ
   ラーデータ保持部を設けたことを特徴とするプログラム
   デバッグシステム。