JPS62123787A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS62123787A JPS62123787A JP60264337A JP26433785A JPS62123787A JP S62123787 A JPS62123787 A JP S62123787A JP 60264337 A JP60264337 A JP 60264337A JP 26433785 A JP26433785 A JP 26433785A JP S62123787 A JPS62123787 A JP S62123787A
- Authority
- JP
- Japan
- Prior art keywords
- bump
- polyimide
- led
- semiconductor device
- whole surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Wire Bonding (AREA)
- Led Device Packages (AREA)
- Led Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明は高集積、多機能化など多様な応用が可能な積層
形集積回路を短期間で製造できる積層プロセス技術に関
する。
形集積回路を短期間で製造できる積層プロセス技術に関
する。
(従来の技術)
多層構造の集積素子は、通常の素子に比べて集積密度を
極めて高くすることができるばかりか、複雑な機能を複
合化したデバイスを実現できる。
極めて高くすることができるばかりか、複雑な機能を複
合化したデバイスを実現できる。
この様なものとして従来光・電子集積素子(OEIC)
が知られている。0EICは同一半導体基板の上に光デ
バイスと電子回路を一体化して作り込み、配線インダク
タンスや浮遊容量を減らして高速動作を行なわせようと
いうものである。第5図は、OEICの従来例で、第1
4回ソリッド・ステート・デバイスに関する国際会議(
Proceedings of the 14th C
onference onSolid 5tate D
evices、 Tokyo、 1982. pp58
7〜588)で発表されたGaAs−LEDと3個のM
ESFETから成る集積素子である。高抵抗のH,R,
GaAs 21をはさんでLED22とFET23が縦
方向に集積されているが、一体化構成で、層構造の異な
るLED22とFET23の特性の最適化を図ることは
容易でない。両者の電気的アイソレーションをとるため
にH,R,GaAs 21を挿入しているものの、実用
的に十分なl5olationがとれるような高抵抗層
は未だ実現されていない。
が知られている。0EICは同一半導体基板の上に光デ
バイスと電子回路を一体化して作り込み、配線インダク
タンスや浮遊容量を減らして高速動作を行なわせようと
いうものである。第5図は、OEICの従来例で、第1
4回ソリッド・ステート・デバイスに関する国際会議(
Proceedings of the 14th C
onference onSolid 5tate D
evices、 Tokyo、 1982. pp58
7〜588)で発表されたGaAs−LEDと3個のM
ESFETから成る集積素子である。高抵抗のH,R,
GaAs 21をはさんでLED22とFET23が縦
方向に集積されているが、一体化構成で、層構造の異な
るLED22とFET23の特性の最適化を図ることは
容易でない。両者の電気的アイソレーションをとるため
にH,R,GaAs 21を挿入しているものの、実用
的に十分なl5olationがとれるような高抵抗層
は未だ実現されていない。
本発明は上記欠点に鑑みなされたものであり、両方のデ
バイスの特性を損なうことなく、両者をコンパクトに一
体化する半導体装置の製造方法を提供することを目的と
する。
バイスの特性を損なうことなく、両者をコンパクトに一
体化する半導体装置の製造方法を提供することを目的と
する。
(問題点を解決するための手段)
本発明になる半導体装置の製造方法は光半導体素子の片
面に融着用の金属を被着させ、これを電子回路が形成さ
れた別の半導体基板の融着部に目合わせしてのせ、前記
融着部は金属のバンプによって形成されており、加熱、
融着によって前記半導体チップと前記半導体基板とを一
体化することを特徴とする。
面に融着用の金属を被着させ、これを電子回路が形成さ
れた別の半導体基板の融着部に目合わせしてのせ、前記
融着部は金属のバンプによって形成されており、加熱、
融着によって前記半導体チップと前記半導体基板とを一
体化することを特徴とする。
(作用)
別個にチップ同志を形成してこれを貼り合わせるので、
最適な構造とすることができ、同一基板上に同時に作り
込む方法に比べ個々の特性を損なうことが無い。又、貼
り合わせるチップ同志のワイヤ・ボンディングが不要で
あるので、寄生インダクタンスや容量も小さく抑えるこ
とが可能となる。
最適な構造とすることができ、同一基板上に同時に作り
込む方法に比べ個々の特性を損なうことが無い。又、貼
り合わせるチップ同志のワイヤ・ボンディングが不要で
あるので、寄生インダクタンスや容量も小さく抑えるこ
とが可能となる。
(実施例)
第1図は本発明に係わる一実施例によって製作されたデ
バイスの断面図を示したものである。SO8基板11の
表面にCMOSインバータが形成されている。
バイスの断面図を示したものである。SO8基板11の
表面にCMOSインバータが形成されている。
12はAuバンプ、13はInGaAsP/InPから
作られた発光ダイオード(LED)である。第2図はそ
の光・電変換特性を示したものであり、同図内に電気的
等価回路が示されている。CMOSインバータのn及び
pMO8Tのゲート幅/長は、9515(pm)であり
、閾値電圧1;litソれ0.4V、−1,OVテあっ
た。LED13ノ発光波長は1.3pmであり、インバ
ータの出力端子にpサイドダウンで搭載した。0MO8
の各端子の大きさは1100p口であり、垂直配線用に
約111m厚のAuバンプ12が形成されている。又上
、下のチップ間の電気的絶縁と表面の平坦化を行なう目
的でAuバンプ12の間にはポリイミド14がコートさ
れているが、これがコートされていなく共構わない。
作られた発光ダイオード(LED)である。第2図はそ
の光・電変換特性を示したものであり、同図内に電気的
等価回路が示されている。CMOSインバータのn及び
pMO8Tのゲート幅/長は、9515(pm)であり
、閾値電圧1;litソれ0.4V、−1,OVテあっ
た。LED13ノ発光波長は1.3pmであり、インバ
ータの出力端子にpサイドダウンで搭載した。0MO8
の各端子の大きさは1100p口であり、垂直配線用に
約111m厚のAuバンプ12が形成されている。又上
、下のチップ間の電気的絶縁と表面の平坦化を行なう目
的でAuバンプ12の間にはポリイミド14がコートさ
れているが、これがコートされていなく共構わない。
第3図はこの製造実施例を示したものである。
LEDは通常の面発光型であり発光径は2SpmΦであ
り、チップサイズは300μmX300pmである。融
着用に111m厚のAu5u15をLEDのp側に全面
蒸着によって形成する((a)図)。SO8上のAuバ
ンプ12はレジストマスクを用い選択的なAuメッキ法
で約1μmの厚さにつける。次にSO8上に全面にポリ
イミド14をコートする((b)図)。ポリイミド14
の粘度を適当な大きさにしておくとAuバンプ12上の
塗布後のポリイミド14の層厚はそれ以外の領域の層厚
に比べて1ノ10程度に薄くなる。200°C,350
°Cの二段階のベーキングでポリイミド14を固化させ
た後、CF4で全面をドライエツチングすると、ポリイ
ミド14がエツチングされAuバンプ12が最初に露出
してくる。この状態でエツチングをやめる((C)図)
。その後LEDをAuバンプ12の上にのせ、治具でL
EDを押え込む。
り、チップサイズは300μmX300pmである。融
着用に111m厚のAu5u15をLEDのp側に全面
蒸着によって形成する((a)図)。SO8上のAuバ
ンプ12はレジストマスクを用い選択的なAuメッキ法
で約1μmの厚さにつける。次にSO8上に全面にポリ
イミド14をコートする((b)図)。ポリイミド14
の粘度を適当な大きさにしておくとAuバンプ12上の
塗布後のポリイミド14の層厚はそれ以外の領域の層厚
に比べて1ノ10程度に薄くなる。200°C,350
°Cの二段階のベーキングでポリイミド14を固化させ
た後、CF4で全面をドライエツチングすると、ポリイ
ミド14がエツチングされAuバンプ12が最初に露出
してくる。この状態でエツチングをやめる((C)図)
。その後LEDをAuバンプ12の上にのせ、治具でL
EDを押え込む。
これを260°CのN2雰囲気中に1分30秒装置くと
、Au5uがとけ、LEDがAuバンプ12の上に融着
される((d)図)。
、Au5uがとけ、LEDがAuバンプ12の上に融着
される((d)図)。
第4図は異なるサイズのAuバンプ上にLEDを搭載し
、直接駆動を行なった、LEDの駆動電流が100mA
に於ける光出力と、通常の方法でヒート・シング上にの
せた参照用のLEDの光出力との差Δpを縦軸にとり、
横軸にバンプの一辺の長さをとって示したものである。
、直接駆動を行なった、LEDの駆動電流が100mA
に於ける光出力と、通常の方法でヒート・シング上にの
せた参照用のLEDの光出力との差Δpを縦軸にとり、
横軸にバンプの一辺の長さをとって示したものである。
バンプ面積の減少に伴い光出力の低下が見られものの、
1100p口のバンプに搭載すればΔpは1dBに抑え
られていることが分かる。
1100p口のバンプに搭載すればΔpは1dBに抑え
られていることが分かる。
(発明の効果)
本発明によれば2つのチップとチップ、チップとウェハ
に形成されたデバイスの特性を損なうことなく両者を一
体化できる。
に形成されたデバイスの特性を損なうことなく両者を一
体化できる。
第1図、第2図、第3図は本発明に関わる一実施例の図
、第4図はAuバンプ上に搭載したLEDの光出力特性
を示す図、第5図は従来例を示す図である。 同図に於いて11はSO8基板、12はAuバンプ、1
3及び22は発光ダイオード、14はポリイミド、15
はAu5u、21はH,R,GaAs、23はFETで
ある。 オ I 図 第2図 第3図 (a) (C) ↑ (d)
、第4図はAuバンプ上に搭載したLEDの光出力特性
を示す図、第5図は従来例を示す図である。 同図に於いて11はSO8基板、12はAuバンプ、1
3及び22は発光ダイオード、14はポリイミド、15
はAu5u、21はH,R,GaAs、23はFETで
ある。 オ I 図 第2図 第3図 (a) (C) ↑ (d)
Claims (1)
- 光半導体チップの片面に融着用の金属を被着させ、これ
を電子回路が形成された別の半導体基板の金属バンプに
目合わせしてのせ、加熱、融着によって前記光半導体チ
ップと前記半導体基板とを一体化することを特徴とする
半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60264337A JPS62123787A (ja) | 1985-11-22 | 1985-11-22 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60264337A JPS62123787A (ja) | 1985-11-22 | 1985-11-22 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS62123787A true JPS62123787A (ja) | 1987-06-05 |
Family
ID=17401769
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP60264337A Pending JPS62123787A (ja) | 1985-11-22 | 1985-11-22 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS62123787A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0536263U (ja) * | 1991-10-22 | 1993-05-18 | 三菱重工業株式会社 | 吸収式冷凍サイクルシステム |
US8664668B2 (en) | 2002-12-24 | 2014-03-04 | Oki Data Corporation | Combined semiconductor apparatus with semiconductor thin film |
-
1985
- 1985-11-22 JP JP60264337A patent/JPS62123787A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0536263U (ja) * | 1991-10-22 | 1993-05-18 | 三菱重工業株式会社 | 吸収式冷凍サイクルシステム |
JP2575006Y2 (ja) * | 1991-10-22 | 1998-06-25 | 三菱重工業株式会社 | 吸収式冷凍サイクルシステム |
US8664668B2 (en) | 2002-12-24 | 2014-03-04 | Oki Data Corporation | Combined semiconductor apparatus with semiconductor thin film |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6388322B1 (en) | Article comprising a mechanically compliant bump | |
KR100563853B1 (ko) | 발광 소자의 제조 방법 | |
US5644586A (en) | Semiconductor laser device and method of fabricating semiconductor laser device | |
JP2002368334A (ja) | 面発光レーザ、フォトダイオード、それらの製造方法及びそれらを用いた光電気混載回路 | |
US9966730B2 (en) | Surface-emitting laser apparatus and manufacturing method thereof | |
CN112289915B (zh) | 倒装发光二极管芯片及其制作方法 | |
JPH09199795A (ja) | 半導体受発光装置 | |
JP2018511948A (ja) | モノリシック半導体レーザ素子 | |
JP2002324919A (ja) | 発光ダイオードおよびその製造方法 | |
US5721750A (en) | Laser diode for optoelectronic integrated circuit and a process for preparing the same | |
JP2914065B2 (ja) | 青色発光素子及びその製造方法 | |
JPS6223163A (ja) | ハイブリツド光ic装置 | |
Pu et al. | VCSELs bonded directly to foundry fabricated GaAs smart pixel arrays | |
JPH08236808A (ja) | Led及びその作製方法 | |
JPS62123787A (ja) | 半導体装置の製造方法 | |
JP2002353561A (ja) | 面発光レーザ装置およびその製造方法 | |
JP2004327982A (ja) | 半導体装置およびその製造方法 | |
KR20030054596A (ko) | 발광 다이오드 제조방법 | |
JPS63232368A (ja) | ハイブリツド光電子集積回路 | |
JPH08125270A (ja) | 積層型半導体レーザ | |
JPH06244502A (ja) | 面発光レーザ装置及びその製造方法 | |
JPS6223185A (ja) | ハイブリッド光ic装置およびその製造方法 | |
JP2537824B2 (ja) | 半導体集積回路 | |
JPH0740603B2 (ja) | 半導体装置の製造方法 | |
JP3894607B2 (ja) | 半導体レーザおよびその製法 |