JPS62123787A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS62123787A JPS62123787A JP60264337A JP26433785A JPS62123787A JP S62123787 A JPS62123787 A JP S62123787A JP 60264337 A JP60264337 A JP 60264337A JP 26433785 A JP26433785 A JP 26433785A JP S62123787 A JPS62123787 A JP S62123787A
- Authority
- JP
- Japan
- Prior art keywords
- bump
- polyimide
- led
- semiconductor device
- whole surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Led Devices (AREA)
- Wire Bonding (AREA)
- Led Device Packages (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は高集積、多機能化など多様な応用が可能な積層
形集積回路を短期間で製造できる積層プロセス技術に関
する。
形集積回路を短期間で製造できる積層プロセス技術に関
する。
（従来の技術）
多層構造の集積素子は、通常の素子に比べて集積密度を
極めて高くすることができるばかりか、複雑な機能を複
合化したデバイスを実現できる。
極めて高くすることができるばかりか、複雑な機能を複
合化したデバイスを実現できる。
この様なものとして従来光・電子集積素子（ＯＥＩＣ）
が知られている。０ＥＩＣは同一半導体基板の上に光デ
バイスと電子回路を一体化して作り込み、配線インダク
タンスや浮遊容量を減らして高速動作を行なわせようと
いうものである。第５図は、ＯＥＩＣの従来例で、第１
４回ソリッド・ステート・デバイスに関する国際会議（
Ｐｒｏｃｅｅｄｉｎｇｓ ｏｆ ｔｈｅ １４ｔｈ Ｃ
ｏｎｆｅｒｅｎｃｅ ｏｎＳｏｌｉｄ ５ｔａｔｅ Ｄ
ｅｖｉｃｅｓ、 Ｔｏｋｙｏ、 １９８２． ｐｐ５８
７〜５８８）で発表されたＧａＡｓ−ＬＥＤと３個のＭ
ＥＳＦＥＴから成る集積素子である。高抵抗のＨ，Ｒ，
ＧａＡｓ ２１をはさんでＬＥＤ２２とＦＥＴ２３が縦
方向に集積されているが、一体化構成で、層構造の異な
るＬＥＤ２２とＦＥＴ２３の特性の最適化を図ることは
容易でない。両者の電気的アイソレーションをとるため
にＨ，Ｒ，ＧａＡｓ ２１を挿入しているものの、実用
的に十分なｌ５ｏｌａｔｉｏｎがとれるような高抵抗層
は未だ実現されていない。
が知られている。０ＥＩＣは同一半導体基板の上に光デ
バイスと電子回路を一体化して作り込み、配線インダク
タンスや浮遊容量を減らして高速動作を行なわせようと
いうものである。第５図は、ＯＥＩＣの従来例で、第１
４回ソリッド・ステート・デバイスに関する国際会議（
Ｐｒｏｃｅｅｄｉｎｇｓ ｏｆ ｔｈｅ １４ｔｈ Ｃ
ｏｎｆｅｒｅｎｃｅ ｏｎＳｏｌｉｄ ５ｔａｔｅ Ｄ
ｅｖｉｃｅｓ、 Ｔｏｋｙｏ、 １９８２． ｐｐ５８
７〜５８８）で発表されたＧａＡｓ−ＬＥＤと３個のＭ
ＥＳＦＥＴから成る集積素子である。高抵抗のＨ，Ｒ，
ＧａＡｓ ２１をはさんでＬＥＤ２２とＦＥＴ２３が縦
方向に集積されているが、一体化構成で、層構造の異な
るＬＥＤ２２とＦＥＴ２３の特性の最適化を図ることは
容易でない。両者の電気的アイソレーションをとるため
にＨ，Ｒ，ＧａＡｓ ２１を挿入しているものの、実用
的に十分なｌ５ｏｌａｔｉｏｎがとれるような高抵抗層
は未だ実現されていない。
本発明は上記欠点に鑑みなされたものであり、両方のデ
バイスの特性を損なうことなく、両者をコンパクトに一
体化する半導体装置の製造方法を提供することを目的と
する。
バイスの特性を損なうことなく、両者をコンパクトに一
体化する半導体装置の製造方法を提供することを目的と
する。
（問題点を解決するための手段）
本発明になる半導体装置の製造方法は光半導体素子の片
面に融着用の金属を被着させ、これを電子回路が形成さ
れた別の半導体基板の融着部に目合わせしてのせ、前記
融着部は金属のバンプによって形成されており、加熱、
融着によって前記半導体チップと前記半導体基板とを一
体化することを特徴とする。
面に融着用の金属を被着させ、これを電子回路が形成さ
れた別の半導体基板の融着部に目合わせしてのせ、前記
融着部は金属のバンプによって形成されており、加熱、
融着によって前記半導体チップと前記半導体基板とを一
体化することを特徴とする。
（作用）
別個にチップ同志を形成してこれを貼り合わせるので、
最適な構造とすることができ、同一基板上に同時に作り
込む方法に比べ個々の特性を損なうことが無い。又、貼
り合わせるチップ同志のワイヤ・ボンディングが不要で
あるので、寄生インダクタンスや容量も小さく抑えるこ
とが可能となる。
最適な構造とすることができ、同一基板上に同時に作り
込む方法に比べ個々の特性を損なうことが無い。又、貼
り合わせるチップ同志のワイヤ・ボンディングが不要で
あるので、寄生インダクタンスや容量も小さく抑えるこ
とが可能となる。
（実施例）
第１図は本発明に係わる一実施例によって製作されたデ
バイスの断面図を示したものである。ＳＯ８基板１１の
表面にＣＭＯＳインバータが形成されている。
バイスの断面図を示したものである。ＳＯ８基板１１の
表面にＣＭＯＳインバータが形成されている。
１２はＡｕバンプ、１３はＩｎＧａＡｓＰ／ＩｎＰから
作られた発光ダイオード（ＬＥＤ）である。第２図はそ
の光・電変換特性を示したものであり、同図内に電気的
等価回路が示されている。ＣＭＯＳインバータのｎ及び
ｐＭＯ８Ｔのゲート幅／長は、９５１５（ｐｍ）であり
、閾値電圧１；ｌｉｔソれ０．４Ｖ、−１，ＯＶテあっ
た。ＬＥＤ１３ノ発光波長は１．３ｐｍであり、インバ
ータの出力端子にｐサイドダウンで搭載した。０ＭＯ８
の各端子の大きさは１１００ｐ口であり、垂直配線用に
約１１１ｍ厚のＡｕバンプ１２が形成されている。又上
、下のチップ間の電気的絶縁と表面の平坦化を行なう目
的でＡｕバンプ１２の間にはポリイミド１４がコートさ
れているが、これがコートされていなく共構わない。
作られた発光ダイオード（ＬＥＤ）である。第２図はそ
の光・電変換特性を示したものであり、同図内に電気的
等価回路が示されている。ＣＭＯＳインバータのｎ及び
ｐＭＯ８Ｔのゲート幅／長は、９５１５（ｐｍ）であり
、閾値電圧１；ｌｉｔソれ０．４Ｖ、−１，ＯＶテあっ
た。ＬＥＤ１３ノ発光波長は１．３ｐｍであり、インバ
ータの出力端子にｐサイドダウンで搭載した。０ＭＯ８
の各端子の大きさは１１００ｐ口であり、垂直配線用に
約１１１ｍ厚のＡｕバンプ１２が形成されている。又上
、下のチップ間の電気的絶縁と表面の平坦化を行なう目
的でＡｕバンプ１２の間にはポリイミド１４がコートさ
れているが、これがコートされていなく共構わない。
第３図はこの製造実施例を示したものである。
ＬＥＤは通常の面発光型であり発光径は２ＳｐｍΦであ
り、チップサイズは３００μｍＸ３００ｐｍである。融
着用に１１１ｍ厚のＡｕ５ｕ１５をＬＥＤのｐ側に全面
蒸着によって形成する（（ａ）図）。ＳＯ８上のＡｕバ
ンプ１２はレジストマスクを用い選択的なＡｕメッキ法
で約１μｍの厚さにつける。次にＳＯ８上に全面にポリ
イミド１４をコートする（（ｂ）図）。ポリイミド１４
の粘度を適当な大きさにしておくとＡｕバンプ１２上の
塗布後のポリイミド１４の層厚はそれ以外の領域の層厚
に比べて１ノ１０程度に薄くなる。２００°Ｃ，３５０
°Ｃの二段階のベーキングでポリイミド１４を固化させ
た後、ＣＦ４で全面をドライエツチングすると、ポリイ
ミド１４がエツチングされＡｕバンプ１２が最初に露出
してくる。この状態でエツチングをやめる（（Ｃ）図）
。その後ＬＥＤをＡｕバンプ１２の上にのせ、治具でＬ
ＥＤを押え込む。
り、チップサイズは３００μｍＸ３００ｐｍである。融
着用に１１１ｍ厚のＡｕ５ｕ１５をＬＥＤのｐ側に全面
蒸着によって形成する（（ａ）図）。ＳＯ８上のＡｕバ
ンプ１２はレジストマスクを用い選択的なＡｕメッキ法
で約１μｍの厚さにつける。次にＳＯ８上に全面にポリ
イミド１４をコートする（（ｂ）図）。ポリイミド１４
の粘度を適当な大きさにしておくとＡｕバンプ１２上の
塗布後のポリイミド１４の層厚はそれ以外の領域の層厚
に比べて１ノ１０程度に薄くなる。２００°Ｃ，３５０
°Ｃの二段階のベーキングでポリイミド１４を固化させ
た後、ＣＦ４で全面をドライエツチングすると、ポリイ
ミド１４がエツチングされＡｕバンプ１２が最初に露出
してくる。この状態でエツチングをやめる（（Ｃ）図）
。その後ＬＥＤをＡｕバンプ１２の上にのせ、治具でＬ
ＥＤを押え込む。
これを２６０°ＣのＮ２雰囲気中に１分３０秒装置くと
、Ａｕ５ｕがとけ、ＬＥＤがＡｕバンプ１２の上に融着
される（（ｄ）図）。
、Ａｕ５ｕがとけ、ＬＥＤがＡｕバンプ１２の上に融着
される（（ｄ）図）。
第４図は異なるサイズのＡｕバンプ上にＬＥＤを搭載し
、直接駆動を行なった、ＬＥＤの駆動電流が１００ｍＡ
に於ける光出力と、通常の方法でヒート・シング上にの
せた参照用のＬＥＤの光出力との差Δｐを縦軸にとり、
横軸にバンプの一辺の長さをとって示したものである。
、直接駆動を行なった、ＬＥＤの駆動電流が１００ｍＡ
に於ける光出力と、通常の方法でヒート・シング上にの
せた参照用のＬＥＤの光出力との差Δｐを縦軸にとり、
横軸にバンプの一辺の長さをとって示したものである。
バンプ面積の減少に伴い光出力の低下が見られものの、
１１００ｐ口のバンプに搭載すればΔｐは１ｄＢに抑え
られていることが分かる。
１１００ｐ口のバンプに搭載すればΔｐは１ｄＢに抑え
られていることが分かる。
（発明の効果）
本発明によれば２つのチップとチップ、チップとウェハ
に形成されたデバイスの特性を損なうことなく両者を一
体化できる。
に形成されたデバイスの特性を損なうことなく両者を一
体化できる。
第１図、第２図、第３図は本発明に関わる一実施例の図
、第４図はＡｕバンプ上に搭載したＬＥＤの光出力特性
を示す図、第５図は従来例を示す図である。 同図に於いて１１はＳＯ８基板、１２はＡｕバンプ、１
３及び２２は発光ダイオード、１４はポリイミド、１５
はＡｕ５ｕ、２１はＨ，Ｒ，ＧａＡｓ、２３はＦＥＴで
ある。 オ Ｉ 図 第２図 第３図 （ａ） （Ｃ） ↑ （ｄ）
、第４図はＡｕバンプ上に搭載したＬＥＤの光出力特性
を示す図、第５図は従来例を示す図である。 同図に於いて１１はＳＯ８基板、１２はＡｕバンプ、１
３及び２２は発光ダイオード、１４はポリイミド、１５
はＡｕ５ｕ、２１はＨ，Ｒ，ＧａＡｓ、２３はＦＥＴで
ある。 オ Ｉ 図 第２図 第３図 （ａ） （Ｃ） ↑ （ｄ）
Claims (1)
- 光半導体チップの片面に融着用の金属を被着させ、これ
を電子回路が形成された別の半導体基板の金属バンプに
目合わせしてのせ、加熱、融着によって前記光半導体チ
ップと前記半導体基板とを一体化することを特徴とする
半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60264337A JPS62123787A (ja) | 1985-11-22 | 1985-11-22 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60264337A JPS62123787A (ja) | 1985-11-22 | 1985-11-22 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62123787A true JPS62123787A (ja) | 1987-06-05 |
Family
ID=17401769
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60264337A Pending JPS62123787A (ja) | 1985-11-22 | 1985-11-22 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62123787A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0536263U (ja) * | 1991-10-22 | 1993-05-18 | 三菱重工業株式会社 | 吸収式冷凍サイクルシステム |
| US8664668B2 (en) | 2002-12-24 | 2014-03-04 | Oki Data Corporation | Combined semiconductor apparatus with semiconductor thin film |
-
1985
- 1985-11-22 JP JP60264337A patent/JPS62123787A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0536263U (ja) * | 1991-10-22 | 1993-05-18 | 三菱重工業株式会社 | 吸収式冷凍サイクルシステム |
| JP2575006Y2 (ja) * | 1991-10-22 | 1998-06-25 | 三菱重工業株式会社 | 吸収式冷凍サイクルシステム |
| US8664668B2 (en) | 2002-12-24 | 2014-03-04 | Oki Data Corporation | Combined semiconductor apparatus with semiconductor thin film |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6388322B1 (en) | Article comprising a mechanically compliant bump | |
| KR100563853B1 (ko) | 발광 소자의 제조 방법 | |
| US5644586A (en) | Semiconductor laser device and method of fabricating semiconductor laser device | |
| JP2002368334A (ja) | 面発光レーザ、フォトダイオード、それらの製造方法及びそれらを用いた光電気混載回路 | |
| US9966730B2 (en) | Surface-emitting laser apparatus and manufacturing method thereof | |
| CN112289915B (zh) | 倒装发光二极管芯片及其制作方法 | |
| JPH09199795A (ja) | 半導体受発光装置 | |
| JP2018511948A (ja) | モノリシック半導体レーザ素子 | |
| JP2002324919A (ja) | 発光ダイオードおよびその製造方法 | |
| US5721750A (en) | Laser diode for optoelectronic integrated circuit and a process for preparing the same | |
| JP2914065B2 (ja) | 青色発光素子及びその製造方法 | |
| JPS6223163A (ja) | ハイブリツド光ｉｃ装置 | |
| Pu et al. | VCSELs bonded directly to foundry fabricated GaAs smart pixel arrays | |
| JPH08236808A (ja) | Ｌｅｄ及びその作製方法 | |
| JPS62123787A (ja) | 半導体装置の製造方法 | |
| JP2002353561A (ja) | 面発光レーザ装置およびその製造方法 | |
| JP2004327982A (ja) | 半導体装置およびその製造方法 | |
| KR20030054596A (ko) | 발광 다이오드 제조방법 | |
| JPS63232368A (ja) | ハイブリツド光電子集積回路 | |
| JPH08125270A (ja) | 積層型半導体レーザ | |
| JPH06244502A (ja) | 面発光レーザ装置及びその製造方法 | |
| JPS6223185A (ja) | ハイブリッド光ｉｃ装置およびその製造方法 | |
| JP2537824B2 (ja) | 半導体集積回路 | |
| JPH0740603B2 (ja) | 半導体装置の製造方法 | |
| JP3894607B2 (ja) | 半導体レーザおよびその製法 |