KR20030054596A - 발광 다이오드 제조방법 - Google Patents

발광 다이오드 제조방법 Download PDF

Info

Publication number
KR20030054596A
KR20030054596A KR1020010084790A KR20010084790A KR20030054596A KR 20030054596 A KR20030054596 A KR 20030054596A KR 1020010084790 A KR1020010084790 A KR 1020010084790A KR 20010084790 A KR20010084790 A KR 20010084790A KR 20030054596 A KR20030054596 A KR 20030054596A
Authority
KR
South Korea
Prior art keywords
layer
led
electrode
gan layer
silicon
Prior art date
Application number
KR1020010084790A
Other languages
English (en)
Other versions
KR100447413B1 (ko
Inventor
공성민
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR10-2001-0084790A priority Critical patent/KR100447413B1/ko
Publication of KR20030054596A publication Critical patent/KR20030054596A/ko
Application granted granted Critical
Publication of KR100447413B1 publication Critical patent/KR100447413B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49107—Connecting at different heights on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Led Device Packages (AREA)

Abstract

본 발명은 블루 발광 다이오드를 플립칩 방식과 실리콘 서브 마운트를 이용하여 대량 생산과 열방출이 용이한 발광 다이오드 제조방법을 개시한다. 개시된 본 발명은 플립칩 방식에 의하여 사파이어 기판의 하부 상에 N-GaN 층을 형성하고, 계속해서 활성층과 P-GaN층을 형성하는 단계; 상기 N-GaN층 상에 N 메탈을 형성하고, 상기 P-GaN층 상에 P 메탈을 형성하여 LED 칩을 제조하는 단계; 공지된 MEMS 기술을 적용하여 실리콘 서브 마운트를 제조하고, 계속해서 경사면 미러 상에 P와 N 전극이 형성하는 단계; 상기 LED 칩을 상기 실리콘 서브 마운트 상에 웨이퍼 단위 공정으로 형성된 플립칩 솔더 범퍼에 의하여 전기적으로 콘택시키는 단계; 상기 LED 칩이 배치된 상기 실리콘 서브 마운트 상의 P형 전극과 N형 전극을 애노드 단자와 캐소드 단자에 각각 와이어 본딩하는 단계 및 상기 와이어 본딩된 실리콘 서브 마운트를 에폭시 수지로 봉합하는 단계를 포함하는 것을 특징으로 한다.

Description

발광 다이오드 제조방법{METHOD FOR MANUFACTURING LIGHT EMITTING DIODE}
본 발명은 발광 다이오드 제조방법에 관한 것으로, 보다 구체적으로는 블루 LED 칩을 플립칩 방식에 의하여 형성하고, 실리콘 서브 마운트에 접합하여 다수개의 LED 칩을 어레이 할 수 있고, 발광된 빛을 수렴해서 광특성화 지향성이 개선됨과 함께, 발생되는 열을 용이하게 방출 할 수 있는 발광 다이오드 제조방법에 관한 것이다.
일반적으로 LED(Light Emitting Diode)란 발광 다이오드라고도 부르며, 이는 화합물 반도체의 특성을 이용해 전기 신호를 적외선, 가시광선 또는 빛의 형태로 변환시켜 신호를 보내고 받는 데 사용되는 소자이다.
보통 LED의 사용 범위는 가정용 가전제품, 리모콘, 전광판, 표시기, 각종 자동화 기기등에 사용되고, 종류는 크게 IRED(Infrared Emitting Diode)와 VLED(Visible Light Emitting Diode) 로 나뉘어 진다.
도 1은 종래 기술에 따라 제조된 LED의 구조를 도시한 도면이다.
도 1에 도시된 바와 같이, 일반적으로 적색 LED와 달리 청색 LED는 사파이어 기판(1) 상에 N형 GaN 층(3)을 형성하고, 상기 N형 GaN 층 표면의 일측 상에 N-메탈(7)을 형성하고, 계속해서 상기 N-메탈(7)이 형성된 영역 이외에 활성층(4)을 형성한다. 그런 다음, 상기 활성층(4) 상에 P형 GaN 층(5)을 형성하고, 상기 P형 GaN 층(5) 상에 P-메탈(6)을 형성한다.
도 2는 종래 기술에 따른 LED 램프의 구조를 도시한 도면이다.
도 2에 도시된 바와 같이, 상기 도 1에서 제조된 LED 칩을 상기 리드 프레임(9)상에 다이 본딩 시킨 후, 상기 LED 칩의 N-메탈(7) 부분과 상기P-메탈(6) 부분에 금으로된 와이어를 본딩한다. 상기 P-메탈(6) 부분은 애노드 단자(10)와 연결되고, 상기 N-메탈(7)은 캐소드 단자(11)와 연결되며, 이렇게 LED 구조가 완성되면 전체 LED를 에폭시 캡(12)에 의하여 봉합한다.
그러나, 상기와 같은 구조의 LED는 표면 실장과 같은 조립 공정시 두 번의 와이어 본딩을 하는 등 복잡한 제조 공정을 갖는다.
또한, 종래의 LED 소자는 소재 자체의 물성적 특성으로 인한 캐소드 전극의 형성을 위한 스크라이브/브레이킹 공정이 불가능한 단점이 있다.
은(Ag) 페이스트를 사용한 마운트 제조에 의한 청색 LED 칩 패키징을 하는 경우에도, 열방출이 은 페이스트(Ag paste)에 의하여 차단되어 열 방출을 할 수 없는 문제가 있다.
본 발명은 상기한 종래 기술의 문제점을 해결하기 위하여 안출된 것으로서, 실리콘 서브 마운트를 공지된 MEMS(Micro Electro Mechanical System) 기술 사용하여 형성한 다음, P와 N형 전극과 와이어 본딩부를 상기 서브 마운트 상에 형성하고, 플립칩 방식의 블루 LED를 패키징하여 서브 마운트 형성에 의한 광 특성의 향상과 LED에서 발생되는 열을 서브 마운트로 방출할 수 있는 발광 다이오드 제조방법을 제공함에 그 목적이 있다.
도 1은 종래 기술에 따라 제조된 LED의 구조를 도시한 도면.
도 2는 종래 기술에 따른 LED 램프의 구조를 도시한 도면.
도 3은 본 발명에 따라 제조된 LED 구조를 도시한 도면.
도 4는 본 발명에 따라 MEMS 기술을 사용하여 LED 서브 마운트 구조를 도시한 도면.
도 5는 상기 도 4의 A 부분을 도시한 단면도.
도 6은 본 발명에 따른 LED 램프 구조를 도시한 도면.
도 7은 본 발명의 다른 실시예를 설명한 도면.
*도면의 주요 부분에 대한 부호의 설명*
21: 사파이어 기판 23: N형 GaN 층
24: 활성층 25: P형 GaN 층
26: P-메탈 27: N-메탈
31: N 전극 32: P 전극
상기한 목적을 달성하기 위한, 본 발명에 따른 발광 다이오드 제조방법은,
플립칩 방식에 의하여 사파이어 기판의 하부 상에 N-GaN 층을 형성하고, 계속해서 활성층과 P-GaN층을 형성하는 단계;
상기 N-GaN층 상에 N 메탈을 형성하고, 상기 P-GaN층 상에 P 메탈을 형성하여 LED 칩을 제조하는 단계;
공지된 MEMS 기술을 적용하여 실리콘 서브 마운트를 제조하고, 계속해서 경사면 미러 상에 P와 N 전극이 형성하는 단계;
상기 LED 칩을 상기 실리콘 서브 마운트 상에 웨이퍼 단위 공정으로 형성된 플립칩 솔더 범퍼에 의하여 전기적으로 콘택시키는 단계;
상기 LED 칩이 배치된 상기 실리콘 서브 마운트 상의 P형 전극과 N형 전극을 애노드 단자와 캐소드 단자에 각각 와이어 본딩하는 단계 및
상기 와이어 본딩된 실리콘 서브 마운트를 에폭시 수지로 봉합하는 단계를 포함하는 것을 특징으로 한다.
여기서, 상기 실리콘 서브 마운트에 형성된 P 또는 N 전극 미러는 3층 레이어 구조를 하고, 상기 P 또는 N 전극의 3층 레이어는 Si계 절연물질, Ti계 중간 접촉 금속층 화합물 층 및 Al또는 Au 계열의 금속층으로 형성되어 있는 것을 특징으로 한다.
또한, 상기 실리콘 서브 마운트 상에 P 전극 미러, N 전극 미러 및 와이어 본딩부를 형성하여 다수개의 LED 칩을 어레이한 구조를 제조할 수 있는 것을 특징으로 한다.
본 발명에 의하면, 실리콘으로된 서브 마운트를 MEMS 기술을 이용하여 전극과, LED를 실장하여 광 효율 향상과 열 방출을 할 수 있도록 하였다.
이하, 첨부한 도면에 의거하여 본 발명의 바람직한 실시 예를 자세히 설명하도록 한다.
도 3은 본 발명에 따라 제조된 LED 구조를 도시한 도면이다.
도 3에 도시된 바와 같이, 플립칩 방식에 의하여 제조된 LED 구조를 나타낸다. 일반적인 청색 LED와는 달리 사파이어 기판(21) 하부 상에 N형 GaN 층(23)을 형성하고, 상기 N형 GaN 층(23)의 표면 일측 상에 N-메탈(27)을 형성하고, 계속해서 상기 N-메탈(27)이 형성된 영역 이외에 활성층(24)을 형성한다. 그런 다음, 상기 활성층(24) 상에 P형 GaN 층(25)을 형성하고, 상기 P형 GaN 층(25) 상에 P-메탈(26)을 형성한다. 즉, 상기 도 1의 청색 LED를 거꾸로 뒤집어놓은 구조를 하도록 형성한다.
도 4는 본 발명에 따라 MEMS 기술을 사용하여 LED 서브 마운트 구조를 도시한 도면이다.
도 4에 도시된 바와 같이, 상기 플립칩 방식에 의하여 제조된 청색 LED를 패키징할 실리콘 서브 마운트(30)의 제작은 공지된 MEMS(Micro Electro Mechanical System) 기술을 사용하여 제조된다. 상기 실리콘 서브 마운트(30)를 제조하는 식각 공정은 KOH 용액을 사용하여, 식각률, 언더컷 및 식각표면을 정밀하게 제조한다. 특히, MEMS 공정은 실리콘 상에 정밀한 가공을 할 수 있는 기법이므로, LED(50)가 배치될 장소에 정확한 홈 형성 및 서브 마운트(30)의 경사 부분의 식각 정도를 적절하게 조절하면서 제조할 수 있다.
또한, 투스텝(two-step) 습식 식각을 이용하여 LED(50)가 배치되는 홈 사이트와 P/N 메탈이 연결될 사이트를 제작한 후 형성된 반사면 구조에 PN 쇼트 방지용 층을 형성하고 반사면 메탈을 증착한다.
상기 청색 LED를 실리콘 서브 마운트(30)에 배치하는 플립칩 공정은 전기적 특성과 더불어 LED P/N 구조와 실리콘 서브 마운트(30) 간의 자동 정렬 접합에 중요한 공정이며 통상적인 광 모듈에 이용되는 Au/Sn 솔더를 패턴화된 포토레지스트를 이용해서 형성한다.
도시된 바와 같이 플립칩 방식에 의하여 제조된 LED가 플립칩 범프에 의하여 상기 실리콘 서브 마운트(30)에 배치되어 있다. 상기 플립칩 범프(33)는 P 메탈과 N 메탈(도시되지 않음)과 P, N 전극(32, 31)이 전기적으로 연결되도록 콘택시켜 준다.
도 5는 상기 도 4의 A 부분을 도시한 단면도이다.
도 5에 도시된 바와 같이, 상기 실리콘 서브 마운트에 형성된 P 전극(32) 또는 N 전극(31)의 단면은 상기 실리콘 서브 마운트와 집적 맞닿아 있는 부분에는 SiO2또는 SiN막(35)으로 증착되어 있고, 상기 SiO2또는 SiN막(35) 상에는 Ti 막(36)이 증착되어 있다. 또한 상기 Ti막(36) 상에는 반사막 역할을 하는 Al 또는 Au막(37)이 증착되어 있다.
따라서, 상기와 같은 실리콘 서브 마운트를 적용할 경우에는 하이 파워 조명용 LED(1W이상)나 고밀도 LED 어레이의 경우 본 발명 적용시 광 특성의 향상과 함께 특히 열 특성의 개선을 함께 가져올 수 있다.
반사면(Reflector) 형성은 본 발명의 MEMS를 이용한 홈을 적용해 LED 소자에서의 발광된 빛을 수렴해서 광 특성과 저향성이 개선된다.
도 6은 본 발명에 따른 LED 램프 구조를 도시한 도면이다.
도 6에 도시된 바와 같이, LED 칩이 패키징된 상기 실리콘 서브 마운트(30)를 상기 리드 프레임(39)에 배치하고, 애노드 단자(40)와 캐소드 단자(41)를 통하여 와이어 본딩을 실시한다. 상기 와이어 본딩은 상기 실리콘 서브 마운트(30)의 P전극(32)과 N전극(31)에 콘택시키고, 에폭시 캡(42)에 의하여 전체를 봉합한다. 상기 LED 칩에서 방출되는 열은 상기 실리콘 서브 마운트(30) P, N전극의 분리된 영역을 통하여 상기 실리콘 서브 마운트(30)로 방출된다.
LED는 상기 플립칩 범프(33)에 의하여 상기 실리콘 서브 마운트(30)의 P전극(32)과 N전극(31)에 전기적으로 콘텍되어 있고, 와이어 본딩을 통하여 캐소드와 애노드 단자(40, 41)로 인출된다.
도 7은 본 발명의 다른 실시예를 설명한 도면이다.
도 7에 도시된 바와 같이, 상기 실리콘 서브 마운트에 와이어 본딩부(60)를 형성하고, 다수개의 실리콘 서브 마운트를 어레이하여 LED 칩들(100, 200)의 밀도를 높일 수 있다. 좌우로 다수개 연결된 상기 실리콘 서브 마운트 상에 배치된 LED 전극 단자들을 상기 와이어 본딩부(60)로 인출한 다음, 각각의 라인에 배치된 공통 LED의 P전극 단자와 N전극 단자에 연결할 수 있다. 이렇게 되면, 다수개의 LED 칩이 형성된 어레이 상에 공통되는 P 전극과 N 전극을 통합하여 사용할 수 있게된다.
MEMS 기술을 사용하여 제조된 상기 실리콘 서브 마운트를 제조하여 다수개의LED 칩을 어레이할 수 있도록 제조할 수 있어 LED의 기능을 높일 수 있다.
이상에서 자세히 설명된 바와 같이, 본 발명은 MEMS 기술을 적용하여 실리콘 서브 마운트 제조하고, LED를 플립칩 방식에 따른 구조로 형성한 다음, 배치하여 광특성을 향상시키면서, 열 방출을 우수하게한 효과가 있다.
또한, 실리콘 서브 마운트를 다수개로 어레이하여 LED를 고밀도와 하여 사용할 수 있는 이점이 있다.
본 발명은 상기한 실시 예에 한정되지 않고, 이하 청구 범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능할 것이다.

Claims (4)

  1. 플립칩 방식에 의하여 사파이어 기판의 하부 상에 N-GaN 층을 형성하고, 계속해서 활성층과 P-GaN층을 형성하는 단계;
    상기 N-GaN층 상에 N 메탈을 형성하고, 상기 P-GaN층 상에 P 메탈을 형성하여 LED 칩을 제조하는 단계;
    공지된 MEMS 기술을 적용하여 실리콘 서브 마운트를 제조하고, 계속해서 경사면 미러 상에 P와 N 전극이 형성하는 단계;
    상기 LED 칩을 상기 실리콘 서브 마운트 상에 웨이퍼 단위 공정으로 형성된 플립칩 솔더 범퍼에 의하여 전기적으로 콘택시키는 단계;
    상기 LED 칩이 배치된 상기 실리콘 서브 마운트 상의 P형 전극과 N형 전극을 애노드 단자와 캐소드 단자에 각각 와이어 본딩하는 단계 및
    상기 와이어 본딩된 실리콘 서브 마운트를 에폭시 수지로 봉합하는 단계를 포함하는 것을 특징으로 하는 발광 다이오드 제조방법.
  2. 제 1 항에 있어서,
    상기 실리콘 서브 마운트에 형성된 P 또는 N 전극 미러는 3층 레이어 구조를 하는 것을 특징으로 하는 발광 다이오드 제조방법.
  3. 제 2 항에 있어서,
    상기 P 또는 N 전극의 3층 레이어는 Si계 절연물질, Ti계 중간 접촉 금속층 화합물 층 및 Al또는 Au 계열의 금속층으로 형성되어 있는 것을 특징으로 하는 발광 다이오드 제조방법.
  4. 제 1 항에 있어서,
    상기 실리콘 서브 마운트 상에 P 전극 미러, N 전극 미러 및 와이어 본딩부를 형성하여 다수개의 LED 칩을 어레이한 구조를 제조할 수 있는 것을 특징으로 하는 발광 다이오드 제조방법.
KR10-2001-0084790A 2001-12-26 2001-12-26 반도체 발광장치 KR100447413B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2001-0084790A KR100447413B1 (ko) 2001-12-26 2001-12-26 반도체 발광장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0084790A KR100447413B1 (ko) 2001-12-26 2001-12-26 반도체 발광장치

Publications (2)

Publication Number Publication Date
KR20030054596A true KR20030054596A (ko) 2003-07-02
KR100447413B1 KR100447413B1 (ko) 2004-09-04

Family

ID=32213228

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0084790A KR100447413B1 (ko) 2001-12-26 2001-12-26 반도체 발광장치

Country Status (1)

Country Link
KR (1) KR100447413B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100755279B1 (ko) * 2005-10-11 2007-09-04 (주)더리즈 발광다이오드의 마운트 구조 및 그 제조방법
KR100866876B1 (ko) * 2006-10-20 2008-11-04 엘지전자 주식회사 발광 소자 패키지
US7868349B2 (en) 2005-02-17 2011-01-11 Lg Electronics Inc. Light source apparatus and fabrication method thereof
KR101020424B1 (ko) * 2003-12-06 2011-03-08 엘지전자 주식회사 발광 다이오드 조명장치 및 그 제조 방법

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101155197B1 (ko) * 2005-02-07 2012-06-13 엘지이노텍 주식회사 광 모듈 및 그 제조 방법
KR101582333B1 (ko) 2014-06-18 2016-01-05 순천대학교 산학협력단 발광다이오드, 플립칩 패키지 및 그의 제조방법
KR101582331B1 (ko) 2014-06-18 2016-01-05 순천대학교 산학협력단 발광다이오드, 패키지 및 그의 제조방법
KR101675020B1 (ko) 2015-06-09 2016-11-11 순천대학교 산학협력단 발광다이오드 및 이의 제조방법

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3708319B2 (ja) * 1998-02-03 2005-10-19 松下電器産業株式会社 半導体発光装置
JPH11251644A (ja) * 1998-02-27 1999-09-17 Matsushita Electron Corp 半導体発光装置
JP3985332B2 (ja) * 1998-04-02 2007-10-03 松下電器産業株式会社 半導体発光装置
JP2000269547A (ja) * 1999-03-15 2000-09-29 Matsushita Electronics Industry Corp 半導体発光装置及びこれに用いる半導体発光素子の製造方法
TW465123B (en) * 2000-02-02 2001-11-21 Ind Tech Res Inst High power white light LED

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101020424B1 (ko) * 2003-12-06 2011-03-08 엘지전자 주식회사 발광 다이오드 조명장치 및 그 제조 방법
US7868349B2 (en) 2005-02-17 2011-01-11 Lg Electronics Inc. Light source apparatus and fabrication method thereof
KR100755279B1 (ko) * 2005-10-11 2007-09-04 (주)더리즈 발광다이오드의 마운트 구조 및 그 제조방법
KR100866876B1 (ko) * 2006-10-20 2008-11-04 엘지전자 주식회사 발광 소자 패키지

Also Published As

Publication number Publication date
KR100447413B1 (ko) 2004-09-04

Similar Documents

Publication Publication Date Title
KR100610650B1 (ko) 엘이디 패키지 및 그 제조방법
JP5208414B2 (ja) Ｌｅｄパワー・パッケージ
EP1774598B1 (en) Chip-scale methods for packaging light emitting devices and chip-scale packaged light emitting devices
US7491981B2 (en) Light-emitting device and glass seal member therefor
US6876008B2 (en) Mount for semiconductor light emitting device
US7977686B2 (en) Chip-scale methods for packaging light emitting devices and chip-scale packaged light emitting devices
US8378374B2 (en) Semiconductor light emitting device packages including submounts
JP5349755B2 (ja) 表面実装の発光チップパッケージ
US20070228386A1 (en) Wire-bonding free packaging structure of light emitted diode
US20090321778A1 (en) Flip-chip light emitting diode and method for fabricating the same
TW201349599A (zh) 發光單元及其發光模組
US20120056223A1 (en) Led package structure and packaging method thereof
US6091084A (en) Semiconductor light emitting device
JP2001223391A (ja) 発光ダイオードの形成方法
US7126163B2 (en) Light-emitting diode and its manufacturing method
KR100574557B1 (ko) 발광 다이오드 패키지 및 그 제조방법
KR100447413B1 (ko) 반도체 발광장치
JP2002057374A (ja) 半導体発光装置
KR20130059875A (ko) 발광 다이오드 패키지
KR101778141B1 (ko) 반도체 발광소자 및 이의 제조방법
JP3211870B2 (ja) 発光素子及びそれを用いた発光ダイオード
KR102471801B1 (ko) 반도체 발광소자
KR102338179B1 (ko) 반도체 발광소자 및 이의 제조방법
KR20220099025A (ko) 반도체 발광소자
JPH10284755A (ja) フォトカプラ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130705

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20140708

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20150706

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20160707

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20170704

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20180710

Year of fee payment: 15