JPS62123502A - 制御装置 - Google Patents
制御装置Info
- Publication number
- JPS62123502A JPS62123502A JP26443785A JP26443785A JPS62123502A JP S62123502 A JPS62123502 A JP S62123502A JP 26443785 A JP26443785 A JP 26443785A JP 26443785 A JP26443785 A JP 26443785A JP S62123502 A JPS62123502 A JP S62123502A
- Authority
- JP
- Japan
- Prior art keywords
- address
- controlled
- group
- control
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Control By Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、制御ｖｃ置に関する。
従来技術
一般に主制御部と複数の被制御部とによって構成され、
被制御部に接続された負荷を、を制御１部からの制御信
号によって、貞滅、駆動、回転、移動など各種の動作を
実行させる制御装置においては、予め被制御部に個別に
アドレスを設定しておき、主制御部は上記アドレス信号
と制御で５号を、伝送線を介して発信し、伝送線に接続
された複数の被制御部は、送られてきたアドレス信号と
自己のアドレスとを比較し、一致すれば次の制御信号を
取込んで制御内容を解読し、その命令を実行するいわゆ
る時分割伝送方式が採用されている。
被制御部に接続された負荷を、を制御１部からの制御信
号によって、貞滅、駆動、回転、移動など各種の動作を
実行させる制御装置においては、予め被制御部に個別に
アドレスを設定しておき、主制御部は上記アドレス信号
と制御で５号を、伝送線を介して発信し、伝送線に接続
された複数の被制御部は、送られてきたアドレス信号と
自己のアドレスとを比較し、一致すれば次の制御信号を
取込んで制御内容を解読し、その命令を実行するいわゆ
る時分割伝送方式が採用されている。
第７図は従来技術によるｆｆ１１７ ｍ装＋ｉの構成を
示すブロック図である。主制御部５１は中央処理装置（
ＣＰ ｔＪ ）、メモリ、パルス発生回路などによって
実現される信号発生手段５１ａと、キーボード、押釦ス
イッチなどによって実現される操作手段５１ｂとから成
り、主制御部５１から出力される制御信号は、伝送＃ｉ
、５５１を介して送出される。
示すブロック図である。主制御部５１は中央処理装置（
ＣＰ ｔＪ ）、メモリ、パルス発生回路などによって
実現される信号発生手段５１ａと、キーボード、押釦ス
イッチなどによって実現される操作手段５１ｂとから成
り、主制御部５１から出力される制御信号は、伝送＃ｉ
、５５１を介して送出される。
伝送線ノ５１にはライソノ５２．ノ５３．・・・、ノｎ
を介して複数個の被制御部５２，５３．・・・、Ｎが個
別的に並列接続され、各被制＃部５２，５３．・・・。
を介して複数個の被制御部５２，５３．・・・、Ｎが個
別的に並列接続され、各被制＃部５２，５３．・・・。
Ｎには対応する負荷Ｚ５２．Ｚ５３．・・・、Ｚｎが個
別的に接続される。
別的に接続される。
被制御Ｍ部５２は、主制御部５１からのアドレス信号を
解読し、自己のアドレス番号と前記アドレス信号の番号
とが一致したとき続いて伝送されてくる制御信号を自己
に取り込むアドレス検出手段５２ａと、アドレス検出手
段５２ａを介して制御信号を受は内容を解読し、負荷制
御手段５２ｃに主側＠部５１からの制御命令を伝達する
制御信号解読手段５２ｂと、前記制御命令によって自己
に接続されている負荷Ｚ５２を制御し命令を実行させる
ための負荷制御手９５７５２ ｃ とから成っている。
解読し、自己のアドレス番号と前記アドレス信号の番号
とが一致したとき続いて伝送されてくる制御信号を自己
に取り込むアドレス検出手段５２ａと、アドレス検出手
段５２ａを介して制御信号を受は内容を解読し、負荷制
御手段５２ｃに主側＠部５１からの制御命令を伝達する
制御信号解読手段５２ｂと、前記制御命令によって自己
に接続されている負荷Ｚ５２を制御し命令を実行させる
ための負荷制御手９５７５２ ｃ とから成っている。
他の被制御部５３〜Ｎもすべて同様の構成を有する。
第８図は従来技術による伝送信号の６１戊を示す図であ
る。伝送信号Ｓ５１にはその先頭から槓に一定間隔ごと
に、たとえば被制御部５２のアドレスイボ号ＡＳ５２、
制御信号Ｃ８５２、被制御部５３のアドレス信号ＡＳ５
３、制御信号ＣＳ ５３ 。
る。伝送信号Ｓ５１にはその先頭から槓に一定間隔ごと
に、たとえば被制御部５２のアドレスイボ号ＡＳ５２、
制御信号Ｃ８５２、被制御部５３のアドレス信号ＡＳ５
３、制御信号ＣＳ ５３ 。
・・・、被制御部Ｎのアドレス信号ＡＳｎ、制御４２号
Ｃ３ｎが配列されている。被制御部５２〜Ｎはこれら信
号の配列からまず自己と同一のアドレス信号を読み取り
続いて直後の制御信号を解読して、主制御部からの命令
を実行し、負荷を制御するのである。
Ｃ３ｎが配列されている。被制御部５２〜Ｎはこれら信
号の配列からまず自己と同一のアドレス信号を読み取り
続いて直後の制御信号を解読して、主制御部からの命令
を実行し、負荷を制御するのである。
ここで上記信号は通常″１″またはＭＯ”の組み会わせ
より成るいわゆるデジタル信号が用いられ、たとえばア
ドレス信号に８ビツト、制御信号にも８ビツトが用いら
れると、アドレスは２”＝２５６、士なわ４２５６台の
被制＃部が接続可能で、また制御信号も２５６通りの制
御内容を伝達することができる。
より成るいわゆるデジタル信号が用いられ、たとえばア
ドレス信号に８ビツト、制御信号にも８ビツトが用いら
れると、アドレスは２”＝２５６、士なわ４２５６台の
被制＃部が接続可能で、また制御信号も２５６通りの制
御内容を伝達することができる。
発明が解決すべき問題点
しかしながら上述のようなシリアル伝送による従来技術
では、複数の被制御部に対して同時に同じ命令を実行さ
せようとしても、第８図に示されるようなシリアルな信
号態様では、１の被制御部と池の被制御部とでは信号の
到達時間に差を生じるのは必然であり、このため多数の
負荷に対して同時に同一動作を行なわせようという場合
に成る負荷は動作したのに別の負荷は遅れて動作する、
といった不都合を生じ、とくに負荷が舞台照明などのよ
うに観客の視覚に訴えるものである場合、この時間遅れ
は演出の効果と質を着しく低下させる。特に最近ではた
とえば舞台照明で照光レベルの調節あるいは照明角度の
変更などのようにアナログ的なきめ細かな制御が要求さ
れる場合が多く、こうした場合に前記アドレスおよび制
御信号を形成する４３号の所要ビット数は必然的に増加
し、したがって前述したような時間遅れはますます問題
となってくる。
では、複数の被制御部に対して同時に同じ命令を実行さ
せようとしても、第８図に示されるようなシリアルな信
号態様では、１の被制御部と池の被制御部とでは信号の
到達時間に差を生じるのは必然であり、このため多数の
負荷に対して同時に同一動作を行なわせようという場合
に成る負荷は動作したのに別の負荷は遅れて動作する、
といった不都合を生じ、とくに負荷が舞台照明などのよ
うに観客の視覚に訴えるものである場合、この時間遅れ
は演出の効果と質を着しく低下させる。特に最近ではた
とえば舞台照明で照光レベルの調節あるいは照明角度の
変更などのようにアナログ的なきめ細かな制御が要求さ
れる場合が多く、こうした場合に前記アドレスおよび制
御信号を形成する４３号の所要ビット数は必然的に増加
し、したがって前述したような時間遅れはますます問題
となってくる。
こうした問題を避けるにはたとえば信号のパラレル伝送
といった方法があるけれども、これでは伝送線の線数が
（被制御部数Ｘビット数）＋（制御命令数Ｘビット数）
必要となり、コスト面からも運用面からも到底実現不可
能である。かりに信号態様を合理化して線数の減少は図
れたとしても、上記信号を作成するだめの手段に要する
ハード面でのコストと信号作成のためのソフト面でのコ
ストがともに増大し、実現困難である。このため最小の
線数で多数の負荷に対する制御信号を同時に伝送可能な
制御装置が所望されていた。
といった方法があるけれども、これでは伝送線の線数が
（被制御部数Ｘビット数）＋（制御命令数Ｘビット数）
必要となり、コスト面からも運用面からも到底実現不可
能である。かりに信号態様を合理化して線数の減少は図
れたとしても、上記信号を作成するだめの手段に要する
ハード面でのコストと信号作成のためのソフト面でのコ
ストがともに増大し、実現困難である。このため最小の
線数で多数の負荷に対する制御信号を同時に伝送可能な
制御装置が所望されていた。
本発明の目的は、上述の技術的′ａ題を解決し、時分割
シリアル伝送方式による多数負荷を同時制御可能な制御
装置を提供することである。
シリアル伝送方式による多数負荷を同時制御可能な制御
装置を提供することである。
問題点を解決するだめの手段
本発明は、時分割伝送方式を用いた制御装置において、
に記制御装置は主制御部と、複数の被制御部とによって
構成され、 主制御部はアドレス信号と制御信号の発生手段と操作手
段を備えており、 被制御部は予め複数のアドレスが設定され、自己に対す
るアドレス信号を検出する複数のアドレス信号検出手段
と制御信号Ｍ−読手段と負荷制御手段とを備えており、 主制御部はアドレス信号によって任意の被制御部を選択
し、制御信号によって負荷を制御できることを特徴とす
る制御装置である。
構成され、 主制御部はアドレス信号と制御信号の発生手段と操作手
段を備えており、 被制御部は予め複数のアドレスが設定され、自己に対す
るアドレス信号を検出する複数のアドレス信号検出手段
と制御信号Ｍ−読手段と負荷制御手段とを備えており、 主制御部はアドレス信号によって任意の被制御部を選択
し、制御信号によって負荷を制御できることを特徴とす
る制御装置である。
（２）好ましい実施態様は、前記被制＠部に設定された
複数のアドレスのうち少なくとも１以上のアドレスにつ
いては動作中においても主制御部からの制御信号によっ
て随時任意に設定変更可能であることをｖｊ像とする制
御装置である。
複数のアドレスのうち少なくとも１以上のアドレスにつ
いては動作中においても主制御部からの制御信号によっ
て随時任意に設定変更可能であることをｖｊ像とする制
御装置である。
作 用
本発明に従えば、被制御部に複数のアドレスを設定した
ので多数負荷を時間遅れなく同時かつ一斉に制御可能と
なり、また上記複数のアドレスのうち少なくとも１以上
のアドレスを可変できるようにしたことにより、負荷の
組合せの多様化が図られ、制御効果が向上する。
ので多数負荷を時間遅れなく同時かつ一斉に制御可能と
なり、また上記複数のアドレスのうち少なくとも１以上
のアドレスを可変できるようにしたことにより、負荷の
組合せの多様化が図られ、制御効果が向上する。
実施例
第１図は本発明の一実施例による被制御部の構成を示す
ブロック図である。被制御１部２は主制御部（図示せず
）よりライン、ｅｌ、ｚ２を介して伝送されてくるアド
レス信号を読取って自己のアドレスと比較し、一致すれ
ばＯＲデー）２ｅ１．ｍ″１″を出力する複数（本実施
例では２個）のアドレス検出手段２ａ、２ｂと、前記Ｏ
Ｒデート２Ｃと、１ｉｊｉ記ＯＲデート２ｃの出力によ
って能動化し、アドレス信号の直後に入力される制御信
号を受けてその内容を解読し、必要な命令を伝達する制
御信号解読手段２ｄと、制御信号解読手段２ｅの命令出
力に従−１負荷Ｚ２を制御するための負荷制御手段２ｅ
とから成る。本実施例において注目すべきは複数のアド
レス検出手段（本実施例においては２個）２ａ。
ブロック図である。被制御１部２は主制御部（図示せず
）よりライン、ｅｌ、ｚ２を介して伝送されてくるアド
レス信号を読取って自己のアドレスと比較し、一致すれ
ばＯＲデー）２ｅ１．ｍ″１″を出力する複数（本実施
例では２個）のアドレス検出手段２ａ、２ｂと、前記Ｏ
Ｒデート２Ｃと、１ｉｊｉ記ＯＲデート２ｃの出力によ
って能動化し、アドレス信号の直後に入力される制御信
号を受けてその内容を解読し、必要な命令を伝達する制
御信号解読手段２ｄと、制御信号解読手段２ｅの命令出
力に従−１負荷Ｚ２を制御するための負荷制御手段２ｅ
とから成る。本実施例において注目すべきは複数のアド
レス検出手段（本実施例においては２個）２ａ。
２ｂと、−ト記いずれかのアドレス検出手段の“１”出
力により“１”を出力するＯＲデー）２ｃと、前記ＯＲ
デー）２ｃの出力によって能動化する制御信号解読手段
２ｄとを設けたことである。第１のアドレス検出手段２
ａは自己のアドレスすなわち個別アドレスを検出し、第
２のアドレス検出手段２ｂはグループアドレスを検出す
る。このようにすれば被制御［２は自己のアドレスに対
応するアドレス信号によっても、グループアドレス信号
によっても能動化する。すなわち被制御部２は成るグル
ープアドレスに属することになる。
力により“１”を出力するＯＲデー）２ｃと、前記ＯＲ
デー）２ｃの出力によって能動化する制御信号解読手段
２ｄとを設けたことである。第１のアドレス検出手段２
ａは自己のアドレスすなわち個別アドレスを検出し、第
２のアドレス検出手段２ｂはグループアドレスを検出す
る。このようにすれば被制御［２は自己のアドレスに対
応するアドレス信号によっても、グループアドレス信号
によっても能動化する。すなわち被制御部２は成るグル
ープアドレスに属することになる。
第２図は本実施例による制御装置の構成を示すブロック
図である。被制御部２．３．４ 、・・・、ｎ、 ｎ＋
１１・・・９ｍは複数のく本実施例では２）グループア
ドレスＡ、Ｂによってグループ分けされ、それぞれ共通
の伝送線ラインＡ、ラインＢを介して並列に接続されて
いる。ラインノＡ、ラインＡ）Ｂは主制御部１からの伝
送線！１に共通に接続されている。
図である。被制御部２．３．４ 、・・・、ｎ、 ｎ＋
１１・・・９ｍは複数のく本実施例では２）グループア
ドレスＡ、Ｂによってグループ分けされ、それぞれ共通
の伝送線ラインＡ、ラインＢを介して並列に接続されて
いる。ラインノＡ、ラインＡ）Ｂは主制御部１からの伝
送線！１に共通に接続されている。
本実施例では被制御部２１３．・・・、ｎをグループＡ
に、被制御部ｎ＋ １ ＋ｎ＋２１・・・、ｍをグルー
プＢにという具合に順次的に配列したけれども、勿論被
制御部のグループ分けは任意に行なわれて差支えない。
に、被制御部ｎ＋ １ ＋ｎ＋２１・・・、ｍをグルー
プＢにという具合に順次的に配列したけれども、勿論被
制御部のグループ分けは任意に行なわれて差支えない。
なおｆ：ｔＳ２図においてはそれぞれの被制御部に個別
的に接続される負荷は省略されている。
的に接続される負荷は省略されている。
第３図は本実施例に用いられる伝送信号の構成を示す図
である。伝送信号Ｓ１には先頭から順に一定間隔で、た
とえばグループへのアドレス信号ＧＳＡ、グループＡに
対する制御信号Ｃ３Ａ、グループＢのアドレス信号ＧＳ
Ｂ、グループＢに対する制御信号Ｃ８Ｂ、・・・被制御
部２のアドレス信号ＡＳ ２、制御信号Ｃ５２・・・が
配列されている。
である。伝送信号Ｓ１には先頭から順に一定間隔で、た
とえばグループへのアドレス信号ＧＳＡ、グループＡに
対する制御信号Ｃ３Ａ、グループＢのアドレス信号ＧＳ
Ｂ、グループＢに対する制御信号Ｃ８Ｂ、・・・被制御
部２のアドレス信号ＡＳ ２、制御信号Ｃ５２・・・が
配列されている。
第３図示の信号態様によれば、まずグループＡが呼出さ
れて第２図示のグループＡに属する被制御部２，３１・
・・１口が一斉かつ同時に能動化し、直後の制御ｂｊ
ＪｐｆＣＳ Ａによって同一グループＡに属する被制御
部２，３．・・・、ｎは自己に接続される負荷（図示せ
ず）を制御する。したがってグループＡに属する負荷は
一斉かつ同時に同一動作を行う。
れて第２図示のグループＡに属する被制御部２，３１・
・・１口が一斉かつ同時に能動化し、直後の制御ｂｊ
ＪｐｆＣＳ Ａによって同一グループＡに属する被制御
部２，３．・・・、ｎは自己に接続される負荷（図示せ
ず）を制御する。したがってグループＡに属する負荷は
一斉かつ同時に同一動作を行う。
次にグループＢが呼出されて上記と同様の制御が行なわ
れる。
れる。
このようにして第３図示の伝送信号Ｓ１のイＪ号配列に
より制御が進行してゆく過程で伝送信号Ｓ、１に個別ア
ドレス信号たとえばＡＳ２が送られてくると、それに対
応する被制御部２は１１；１述のグループＡに対する制
御とは別個の、またはグループＡに対する制御を実行し
つつさらに他の独自の制御も行なうことができる。この
ように被制御部２１３、・・・ｎ、ｎ＋１＋・・・艶を
複数のグループ（本実施例では２）に分け、グループ毎
の制御可能としたことにより、多数負荷を時間遅れなく
制御ｒることが可能となる。本実施例ではグループをＡ
、Ｈの２個としたけれどら第１図示のアドレス検出手段
を２以Ｉ−に増設することは容易であり、かくすること
によってさらに多種多様の制御内容を伝送することが可
能となる。
より制御が進行してゆく過程で伝送信号Ｓ、１に個別ア
ドレス信号たとえばＡＳ２が送られてくると、それに対
応する被制御部２は１１；１述のグループＡに対する制
御とは別個の、またはグループＡに対する制御を実行し
つつさらに他の独自の制御も行なうことができる。この
ように被制御部２１３、・・・ｎ、ｎ＋１＋・・・艶を
複数のグループ（本実施例では２）に分け、グループ毎
の制御可能としたことにより、多数負荷を時間遅れなく
制御ｒることが可能となる。本実施例ではグループをＡ
、Ｈの２個としたけれどら第１図示のアドレス検出手段
を２以Ｉ−に増設することは容易であり、かくすること
によってさらに多種多様の制御内容を伝送することが可
能となる。
第４図は本発明の池の実施例における被制御部の構成を
示すブロック図である。第４図は第１図に類覚し、灯心
する部分には同一の参照符を付ｒ。
示すブロック図である。第４図は第１図に類覚し、灯心
する部分には同一の参照符を付ｒ。
本実施例においても注目−１べきはランダムアクセスメ
モリ（ＲＡＭ）などによって実現されるアドレスレノス
タ２「を被制御部１２内に設けたことである。アドレス
レノスタ２［には制御信号解読手！２２ ｄからの出力
によって任意のアドレスが書込まれ、１込まれたアドレ
スは直ちに第２のアトレア、ｉ１２！出手段２ ＋１に
入力され、以後被制御部１２は個別７ドレ久の他に新た
に書込まれたアドレスを持つ、二とになる。上記新アド
レスの設定は被制御部１２１：対する制御信号中に含ま
れるアドレス設定信号：：よ−）で行なわれる。
モリ（ＲＡＭ）などによって実現されるアドレスレノス
タ２「を被制御部１２内に設けたことである。アドレス
レノスタ２［には制御信号解読手！２２ ｄからの出力
によって任意のアドレスが書込まれ、１込まれたアドレ
スは直ちに第２のアトレア、ｉ１２！出手段２ ＋１に
入力され、以後被制御部１２は個別７ドレ久の他に新た
に書込まれたアドレスを持つ、二とになる。上記新アド
レスの設定は被制御部１２１：対する制御信号中に含ま
れるアドレス設定信号：：よ−）で行なわれる。
第４図を宿世して斗記アドレ人設定の手賄を、：：ａ明
−ｒる。ｒ制御１１部（図示せず）は被制＠部１２の個
別アドレスＧτ号をライン、ｅｌに送出し被制御部１２
はライン！２を介して上記個別アドレス信号を受は第１
アドレス検出ｆ、段２ａによって自己のアドレスとの一
致を検出し、ＯＲデー）２ｃ を能動化させ、これによ
って制御信号解読手段２ｄは能動化し、ｊｆ（後に送ら
れてくる制御信号を解読する。
−ｒる。ｒ制御１１部（図示せず）は被制＠部１２の個
別アドレスＧτ号をライン、ｅｌに送出し被制御部１２
はライン！２を介して上記個別アドレス信号を受は第１
アドレス検出ｆ、段２ａによって自己のアドレスとの一
致を検出し、ＯＲデー）２ｃ を能動化させ、これによ
って制御信号解読手段２ｄは能動化し、ｊｆ（後に送ら
れてくる制御信号を解読する。
■−記解読内容中にアドレス設定命拾があれば１ｉｊ御
イ言号角イ１１売毛段２ｄはそのアドレス番号をライン
ｌＳｔ＆してアドレスレノスタ２ｒに出力しアドレスレ
ノスタ２ｆはこれによって新アドレスを設定してライン
ノＲを介して皓２アドレス検出手段２ｂに入力する。し
たがって以後被制御部１２は第１アドレス検出手段２ａ
によって検出される個別アドレス（４号（不Ｖ）の池に
、任意に設定可能の可変アドレスを有することとなる。
イ言号角イ１１売毛段２ｄはそのアドレス番号をライン
ｌＳｔ＆してアドレスレノスタ２ｒに出力しアドレスレ
ノスタ２ｆはこれによって新アドレスを設定してライン
ノＲを介して皓２アドレス検出手段２ｂに入力する。し
たがって以後被制御部１２は第１アドレス検出手段２ａ
によって検出される個別アドレス（４号（不Ｖ）の池に
、任意に設定可能の可変アドレスを有することとなる。
：の可変アドレスは、たとえば被制御部１２がそれまで
属していたグループたとえばＡから別のグループたとえ
ばＣにアドレス変更されるものｒらよく、また第２の個
別アドレスとして設定されるものであってもよい。本実
施例では可変アドレスを１個としたけれどら、アドレス
レノスタ２ｆを設けたことによって複数個の可変アドレ
スの設定が可能となり、彼ｉｌｌ ｍ部１２の８！能は
飛躍的に増大する。
属していたグループたとえばＡから別のグループたとえ
ばＣにアドレス変更されるものｒらよく、また第２の個
別アドレスとして設定されるものであってもよい。本実
施例では可変アドレスを１個としたけれどら、アドレス
レノスタ２ｆを設けたことによって複数個の可変アドレ
スの設定が可能となり、彼ｉｌｌ ｍ部１２の８！能は
飛躍的に増大する。
第５図は上述の実施例による被制御部１２を含む制御装
置の構成を示すブロック図である。複数の被制御部１２
，１３．・・・、Ｊ、Ｊ＋１．Ｊ＋２．・・・Ｋがおの
おのグループＡ、Ｂの旭に可変アドレスにより他のグル
ープＣ，Ｄに属することが可能であることを示している
。勿論グループ変更はこれに限るものではなく、第４図
の説明において述べた如く各被制御部＋２．１３．・・
・、には自己の個別アドレスの池に新しく第２の個別ア
ドレスを設定する二とも可能である。
置の構成を示すブロック図である。複数の被制御部１２
，１３．・・・、Ｊ、Ｊ＋１．Ｊ＋２．・・・Ｋがおの
おのグループＡ、Ｂの旭に可変アドレスにより他のグル
ープＣ，Ｄに属することが可能であることを示している
。勿論グループ変更はこれに限るものではなく、第４図
の説明において述べた如く各被制御部＋２．１３．・・
・、には自己の個別アドレスの池に新しく第２の個別ア
ドレスを設定する二とも可能である。
第６図は上述の実施例に係る伝送信号の態様を示す図で
ある。伝送信号Ｓ３は先頭から順に一定間隔でたとえば
グループＡのアドレス信号ＧＳＡ、制御信号Ｃ８Ａ、グ
ループＢのアドレスイご号ＧＳＢ、制御信号Ｃ３Ｂ、・
・・と順次配列されている９いま個別アドレスイボ号Ａ
Ｓ１２によって被制御部１２が選択され、次の制御信号
Ｃ３１２に可変アドレス設定命令が含まれ、新しいアド
レスがＣ−ｗ）あったとすれば第１図の説明において述
べた如く、被制御部１２の哨２アドレス検出手段は以後
グループアドレス信号ＧＳＣを検出する。士なわち以後
被制御部１２はグループＣに属する−とになｒ）信号Ｓ
３のグループアドレス信号Ｇ Ｓ Ｃによっても選択さ
れグループＣの制御Ｉ倍信号８Ｃによる負荷制御動作を
行なう。
ある。伝送信号Ｓ３は先頭から順に一定間隔でたとえば
グループＡのアドレス信号ＧＳＡ、制御信号Ｃ８Ａ、グ
ループＢのアドレスイご号ＧＳＢ、制御信号Ｃ３Ｂ、・
・・と順次配列されている９いま個別アドレスイボ号Ａ
Ｓ１２によって被制御部１２が選択され、次の制御信号
Ｃ３１２に可変アドレス設定命令が含まれ、新しいアド
レスがＣ−ｗ）あったとすれば第１図の説明において述
べた如く、被制御部１２の哨２アドレス検出手段は以後
グループアドレス信号ＧＳＣを検出する。士なわち以後
被制御部１２はグループＣに属する−とになｒ）信号Ｓ
３のグループアドレス信号Ｇ Ｓ Ｃによっても選択さ
れグループＣの制御Ｉ倍信号８Ｃによる負荷制御動作を
行なう。
効 果
以Ｙ−のように本発明によれば、被制御ｊｌＩ部に複数
個のアドレス検出手段を設けたことにより、主制御＋１
部は−フｊのアドレス検出手段により被制御部を個別的
に選択し、制御（７号を伝達し実行させることができる
とともに、被制御部内の他〃のアドレス検出手段をグル
ープに属するようにアドレス設定することにより被制御
部をグループ化し同時かっ一斉に制御可能となり、制御
動作が高速がっ同時に実行できる。
個のアドレス検出手段を設けたことにより、主制御＋１
部は−フｊのアドレス検出手段により被制御部を個別的
に選択し、制御（７号を伝達し実行させることができる
とともに、被制御部内の他〃のアドレス検出手段をグル
ープに属するようにアドレス設定することにより被制御
部をグループ化し同時かっ一斉に制御可能となり、制御
動作が高速がっ同時に実行できる。
また前記被制御部内に任意にアドレス設定可能なアにレ
スレノスタを設けたことに１−）で制御動作のプログラ
ムが進行中であってじｌに１の被制御部のアドレスを他
のアドレスに設定変更できるので、負荷の組合せや変更
が自在となり、制御効果を向上させることができる。
スレノスタを設けたことに１−）で制御動作のプログラ
ムが進行中であってじｌに１の被制御部のアドレスを他
のアドレスに設定変更できるので、負荷の組合せや変更
が自在となり、制御効果を向上させることができる。
第１図は本発明の一実施例に係る被制御部の構成を示す
ブロック図、第２図は本発明の一実施例の制御装置のブ
ロック図、第３図は上記実施例に用いられる伝送信号の
構成を示す図、ＰｐＪ４図は本発明の池の実施例に係る
被制御部の構成を示すブロック図、第５図は本発明の他
の実施例の制御装置のブロック図、第６図は上記実施例
に用いられる伝送信号の構成を示す図、第７図は従来技
術による制御装置のブロック図、第８図は従来技術に用
いられる伝送信号の構成を示す図である。 １．５１−＝主制御部、２−ｍ、１２−に、５２−Ｎ・
・・被制御部、２ａ、２ｂ・・・アドレス検出手段、２
ｃ・・・ＯＲ？ −）、２ｄ・制仰信号解１涜手段、２
ｅ・・負荷制御手段、２ｆ・・アドレス検出手段、Ｚ２
．Ｚ５２〜ＺＮ・・・負荷１．ｆｌ・伝送線 代理人 弁理士 画数 圭一部 第 １ 図 第２図 第４図 １１ス
ブロック図、第２図は本発明の一実施例の制御装置のブ
ロック図、第３図は上記実施例に用いられる伝送信号の
構成を示す図、ＰｐＪ４図は本発明の池の実施例に係る
被制御部の構成を示すブロック図、第５図は本発明の他
の実施例の制御装置のブロック図、第６図は上記実施例
に用いられる伝送信号の構成を示す図、第７図は従来技
術による制御装置のブロック図、第８図は従来技術に用
いられる伝送信号の構成を示す図である。 １．５１−＝主制御部、２−ｍ、１２−に、５２−Ｎ・
・・被制御部、２ａ、２ｂ・・・アドレス検出手段、２
ｃ・・・ＯＲ？ −）、２ｄ・制仰信号解１涜手段、２
ｅ・・負荷制御手段、２ｆ・・アドレス検出手段、Ｚ２
．Ｚ５２〜ＺＮ・・・負荷１．ｆｌ・伝送線 代理人 弁理士 画数 圭一部 第 １ 図 第２図 第４図 １１ス
Claims (2)
- （１）時分割伝送方式を用いた制御装置において、上記
制御装置は主制御部と、複数の被制御部とによつて構成
され、 主制御部はアドレス信号と制御信号の発生手段と操作手
段を備えており、 被制御部は予め複数のアドレスが設定され、自己に対す
るアドレス信号を検出する複数のアドレス信号検出手段
と制御信号解読手段と負荷制御手段とを備えており、 主制御部はアドレス信号によつて任意の被制御部を選択
し、制御信号によつて負荷を制御できることを特徴とす
る制御装置。 - （２）前記被制御部に設定された複数のアドレスのうち
少なくとも１以上のアドレスについては動作中において
も主制御部からの制御信号によつて随時任意に設定変更
可能であることを特徴とする特許請求の範囲第１項記載
の制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26443785A JPS62123502A (ja) | 1985-11-25 | 1985-11-25 | 制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26443785A JPS62123502A (ja) | 1985-11-25 | 1985-11-25 | 制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62123502A true JPS62123502A (ja) | 1987-06-04 |
Family
ID=17403176
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26443785A Pending JPS62123502A (ja) | 1985-11-25 | 1985-11-25 | 制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62123502A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01260951A (ja) * | 1988-04-11 | 1989-10-18 | Sony Corp | 情報伝送装置 |
| EP0786750A1 (de) * | 1996-01-25 | 1997-07-30 | Daimler-Benz Aerospace Aktiengesellschaft | Verfahren zur Standortbestimmung von abgelegten Gegenständen und Anordnung zum Durchführen des Verfahrens |
-
1985
- 1985-11-25 JP JP26443785A patent/JPS62123502A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01260951A (ja) * | 1988-04-11 | 1989-10-18 | Sony Corp | 情報伝送装置 |
| EP0786750A1 (de) * | 1996-01-25 | 1997-07-30 | Daimler-Benz Aerospace Aktiengesellschaft | Verfahren zur Standortbestimmung von abgelegten Gegenständen und Anordnung zum Durchführen des Verfahrens |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6138227A (en) | Device for the jump-like addressing of specific lines of a serially operating digital memory | |
| US4169262A (en) | Video display circuit for games, or the like | |
| KR960002060A (ko) | 화상처리와 같은 병렬처리를 위한 캐쉬 버스트 구조 | |
| IE52210B1 (en) | Display controlling apparatus | |
| JP3028963B2 (ja) | ビデオメモリ装置 | |
| JP3992572B2 (ja) | アクセプタンスフィルタ | |
| JPS62123502A (ja) | 制御装置 | |
| JPS62280043A (ja) | 文字パタ−ン変換回路 | |
| JPS58133698A (ja) | 半導体メモリ装置 | |
| JPH09198873A (ja) | 半導体記憶装置 | |
| US4870563A (en) | Information processing apparatus having a mask function | |
| JPH03263683A (ja) | 画像メモリおよび画像メモリからデータを読み出す方法 | |
| JPS63293944A (ja) | 論理回路代替方式 | |
| JPS58146949A (ja) | 汎用論理回路 | |
| JPS5757353A (en) | Memory access control system | |
| JPS61120264A (ja) | Ｄｍａ回路 | |
| JPS6165334A (ja) | スタ−トアドレスの指定方式 | |
| JPS55911A (en) | Information processor | |
| JPS6086637A (ja) | 拡張仮想記憶制御方式 | |
| JPS588340A (ja) | 複数ワ−ドｄｍａ転送方式 | |
| JPH02245841A (ja) | アドレス生成機能付マルチプレクサ | |
| JPH064267A (ja) | ソート処理装置 | |
| JPS6249552A (ja) | Ｄｍａ装置 | |
| JPH0498447A (ja) | マイクロプロセッサ | |
| JPS5916185A (ja) | メモリアクセス装置 |