JPS62121554A - トラツプ装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、読出専用記憶回路に格納されているプログラ
ムのデパックを行うのに適したトラップ装置に関する。

〔従来の技術〕

近年集積回路技術の発達によって、マイクロプロセッサ
（Ｍ’　Ｐ　Ｕ　）と、これを動作させる制御用プログ
ラム（ファームウェア）を格納した読出専用記憶回路と
を一体に組み込んだ制御装置が数多く出現している。

このような制御装置の設計段階でのプログラムの、いわ
ゆるデバギング作業や、既に実際に機器に租み込んだ後
の、障害発生時の点検作業の際には、その障害の原因究
明のために次のような作業を行う。

まず、実際にその制御装置を動作させて、障害発生状況
を再現する。

そして、そのときのプログラムの実行経過や入出力デー
タ、メモリの内容等の調査を行う。

また、そのプログラムの実行中、ある状況下に落ち入っ
たときのみ障害が発生するというような場合がある。

このようなときには、そのプログラムの実行を、特定の
アドレスで中断（トラップ）させて、その時点での種々
の情報を覗いたり書−き換えたり再実行させたりして、
障害の原因を探ることが行われる。

例えば、このプログラムがデータの書き換え可能なラン
ダム・アクセス・メモリ（ＲＡＭ）に格納されているよ
うな場合、実行を中断させたい命令が格納されているア
ドレスに、その命令に換えてトラップ命令を書き込み、
プログラムを実行させる。これによって、任意のアドレ
スの命令の読み出し時に、トラップを行うことができる
。

ところが、このような検査を終了した後は、トラップ命
令を書き込んだ場所に、これを除去してもとの命令を書
き入れる事後処理を必要とし、この作業が比較的煩雑と
なる難点があった。

また、デパック中に、リセットなどが発生すると、トラ
ップ命令の除去処理が不完全となり、無用なトラップ命
令がプログラム中に残存してしまい、二次障害を引き起
こすこともあった。

一方、電源がオフになってもプログラムが消滅してしま
うことのないように、リード・オンリ・メモリ（ＲＯＭ
）等の読出専用記憶回路にプログラムをかきこんでおく
こともよく行われている。

この場合、先に説明したような、特定のアドレスの命令
をトラップ命令に書き換える等の、簡便な方法が実施で
きない。そこで、ＭＰＵの出力する、命令読み出しのた
めのアドレス信号を監視し、これがトラップアドレスと
一致したとき、割込専用線からＭＰＵに中断割り込みを
行うという方法がとられていた。

〔発明が解決しようとする問題点〕

ところが、最近使用されている高性能化されたＭＰＵの
ほとんどは、実行すべき命令をその実行に先立って数ス
テップ前に読み出してしまう、いわゆる先行読み出し処
理を行っている。

従って、命令の読み出しのためのアドレス信号が出力さ
れた段階では、先に読み出されたいくつかの命令は、未
実行の状態となっている。この場合に、上記アドレス信
号の監視によるトラップ方法をとると、例えば実行する
分岐命令が未実行であるにもかかわらず、トラップすべ
きアドレス信号が検出されてＭＰＵに不正な中断割り込
みが発生してしまうことになる。

本発明は以上の点に着目してなされたもので、このよう
な高性能化されたＭＰＵの、読出専用記憶回路に書き込
まれたプログラムのデパック作業を簡易に行うことので
きるトラップ装置を提供することを目的とするものであ
る。

〔問題点を解決するための手段〕

本発明のトラップ装置は、実行すべき一連の命令を格納
した読み出し専用記憶回路と、上記命令の先行読み出し
をしながらこれらを順次実行するマイクロプロセッサと
、このマイクロプロセッサへのデータの人出力に使用さ
れるデータバスと、同様にデータのアクセスに使用され
るアドレスバスと、上記データバスに接続され、トラッ
プされるべき命令の上記読み出し専用記憶回路内のアド
レスを保持するトラップアドレス保持回路と、このトラ
ップアドレス保持回路に保持されたトラップアドレスと
上記アドレスバスに対して上記マイクロプロセッサから
出力されるアドレス信号とを比較して、両者が一致した
とき一致信号を出力する比較照合回路と、上記マイクロ
プロセッサの動作を監視して命令読み出し動作の際検出
信号を出力する命令読み出し検出回路と、上記一致信号
と上記検出信号とが同時に出力されたとき、メモリ読み
出し禁止信号を前記読み出し専用記憶回路に向けて出力
し、かつトラップ命令を上記データバスに向けて出力す
る、トヂップ処理回路とを設けたことを特徴とするもの
である。

〔作用〕

この装置は、読み出し専用記憶回路内のトラップアドレ
スに格納された命令の読み出しが行われると、この命令
の読み出しを禁止して、その代わりにトラップ命令をデ
ータバスに送り込むこれによって、マイクロプロセッサ
は、先行読み出しを行った命令の実行後、このトラップ
命令を実行し処理を停止することができる。

〔実施例〕

（ブロックの説明） 図は本発明のトラップ装置を適用した制御装置の実施例
を示すブロック図である。

この装置は、マイクロプロセッサ１０に、データバス４
０とアドレスバス５０を介して、読出専用記憶回路２０
および本発明のトラップ装置が接続された構成のもので
ある。

読出専用記憶回路２０は、例えば、リード・オンリ・メ
モリ（ＲＯＭ）から構成され、マイクロプロセッサ１０
からアドレスバス５０にアドレス信号が出力されると、
そのアドレスに格納された命令をデータバス４０に出力
する。

トラップ装置３０は、トラップアドレス保持回路３１と
、比較照合回路３２と、命令読出検出回路３３と、トラ
ップ処理回路３６とから構成されている。

トラップアドレス保持回路３１は、読出専用記憶回路２
０に格納された命令のうち、トラップされるべき命令の
アドレス（トラップアドレス）を保持する、レジスタ等
の記録回路から構成される。

このトラップアドレス３１ａは、マイクロプロセッサ１
０からデータバス４０を通じてここに入力され、比較照
合回路３２に向けて出力される。

比較照合回路３２は、マイクロプロセッサ１０カラアド
レスバス５０に出力されるアドレス信号を、上記トラッ
プアドレスと比較し、両者が一致したとき一致信号３２
ａを出力する回路である。

これは、例えば２つの入力信号が一致したとき出力をロ
ウレベル″０”からハイレベル“１”に切り換えるマル
チプレクサ等により構成される。

命令読出検出回路３３は、マイクロプロセッサ１０の動
作を監視して、これが読出専用記憶回路２０の命令を読
み出す場合にのみ出力される制御信号６０を検出して、
検出信号３３ａを出力する回路である。この回路は、所
定の制御信号６０がアドレスに人力したときハイレベル
“１”のデータを出力するＲＯＭ素子あるいは同様の機
能を有する論理回路等から構成される。

トラップ処理回路３６は、トラップ命令置換手段３４と
、トラップ命令生成回路３５とから構成される。

トラップ命令置換手段３４は、一致信号３２ａと検出信
号３３ａが同時にハイレベル“１”となったときメモリ
読み出し禁止信号３４ａとトラップ命令出力制御信号３
４ｂとを出力する回路である。

これは、例えば、いわゆる論理積回路（ＡＮＤ回路）か
ら構成され、メモリ読み出し禁止信号３４ａとトラップ
命令出力制御信号３４ｂとは、いずれも、２つの人力信
号が“１”になったときロウレベル゛′０”からハイレ
ベル“１”に変化スるものとする。

トラップ命令生成回路３５は、トラップ命令出力制御信
号３４ｂが入力したとき、マイクロプロセッサ１０に対
してその演算処理を停止させるトラップ命令３５ａを出
力する。このトラップ命令３５ａはデータバス４０に向
けて出力される。

また、トラップ命令置換手段３４から出力されるメモリ
読み出し禁止信号３４ａは、読出専用記憶回路２０のい
わゆる読み出しイネーブル端子に人力する。この読出専
用記憶回路は、例えば、読み出しイネーブル端子の人力
信号がハイレベル“１”のとき読み出しを禁止されるも
のとする。

（動作の説明） 以上説明した装置は次のように動作する。

まず、オペレータは、サポート用のプログラム中のＩ１
０命令を使用し、°マイクロプロセッサ１０を動作さす
て、トラップアドレス３１ａをトラップアドレス保持回
路３１に保持させる。

次に、マイクロプロセッサ１０に読出専用記憶回路２０
に格納された一連の命令の実行を開始させる。

マイクロプロセッサ１０は、アドレス信号をアドレスバ
ス５０に出力し、読出専用記憶回路２０からデータバス
４０を通じて命令を読み出し、これを順次実行していく
。ここでは、先に説明したように、先行読み出し処理が
されているものとする。

この実行過程で、トラップすべき命令の格納されたアド
レスがアドレスバス５０に出力されると、比較照合回路
３２は、これと、トラップアドレス保持回路３１に保持
されたトラップアドレスとが一致したことを検出して、
一致信号３２ａを出力する。

同時に、マイクロプロセッサ１０は、命令読み出しのた
めの制御信号６０を出力するから、これを命令読出検出
回路３３が検出して検出信号３３ａを出力する。

もし、アドレスバス５０上の信号とトラップアドレスと
が一致しても、読出専用記憶回路２０の命令の読み出し
動作をしている場合でないときは、検出信号３３ａは出
力されない。

すなわち、一致信号３２ａと検出信号３３ａとが同時に
出力された場合にのみトラップ命令置換手段３４ａがト
ラップのための動作を行う。これにより、誤動作が防止
されることはいうまでもない。

一致信号３２ａと検出信号３３ａとが出力されて、トラ
ップ命令置換手段からメモリ読み出し禁止信号３４ａが
出力されると、読出専用記憶回路２０のそのアドレスに
格納された命令の読み出しが禁止されてしまう。

一方、トラップ命令置換手段３４から出力されたトラッ
プ命令出力制御信号３４ｂによって、トラップ命令制御
回路３５は、トラップ命令３５ａをデータバス４０に向
けて出力する。

このトラップ命令は、本来読み出されるべき読出専用記
憶回路２０内の命令に置き換わってデータバスを通じて
マイクロプロセッサ１０に読み込まれる。

マイクロプロセッサ１０は、このトラップ命令より前に
読み出した命令を順次実行した後、トラップ命令を実行
し、処理を停止する。

これによってオペレータは、所望のアドレスでマイクロ
プロセッサの動作を停止することが可能となる。

また、このとき、先行読み出しされた命令が未実行とな
ってトラブルが生じるようなことはない。

また、トラップアドレス保持回路３１にトラップアドレ
スを保持させるようにするので、記憶回路自体の書き換
えが不要となり、かつ事後処理も必要ない。従って、事
後処理の不備による二次障害も生じない。

〔変形例〕

本発明のトラップ装置は以上の実施例に限定されない。

上記トラップ処理回路は、トラップ命令置換手段とトラ
ップ命令生成回路との２ブロツクの回路構成としたが、
比較照合回路からの一致信号と命令読出検出回路からの
検出信号を受けて、メモリ読み出し禁止信号とトラップ
命令とを同時に出力する論理回路や記憶素子等で構成し
てもよい。

また、他のブロックについても、同様の機能を有する既
知の回路ブロックに置き換えてさしつかえない。

〔発明の効果〕

以上説明した本発明のトラップ装置は、先行読み出しを
行うマイクロプロセッサと、そのファームウェアを書き
込んだ読出専用記憶回路とを備えた制御装置の、ファー
ムウェアのデパック作業において、そのトラップ処理を
簡便に行うことができる。

【図面の簡単な説明】

図は本発明のトラップ装置を適用した制御装置の実施例
を示すブロック図である。 １０・・・・・・マイクロプロセッサ、２０・・・・・
・読出専用記憶回路、 ３０・・・・・・トラップ装置、 ３１・・・・・・トラップアドレス保持回路、３２・・
・・・・比較照合回路、 ３３・・・・・・命令読出検出回路、 ３６・・・・・・トラップ処理回路、 ４０・・・・・・データバス、 ５０・・・・・・アドレスバス。 出　　願　　人 日本電気株式会社 代　　理　　人

Claims (1)

【特許請求の範囲】
1. 実行すべき一連の命令を格納した読出専用記憶回路と、
   前記命令の先行読み出しをしながらこれらを順次実行す
   るマイクロプロセッサと、このマイクロプロセッサへの
   データの入出力に使用されるデータバスと、同様にデー
   タのアクセスに使用されるアドレスバスと、前記データ
   バスに接続され、トラップされるべき命令の前記読出専
   用記憶回路内のアドレスを保持するトラップアドレス保
   持回路と、このトラップアドレス保持回路に保持された
   トラップアドレスと前記アドレスバスに対して前記マイ
   クロプロセッサから出力されるアドレス信号とを比較し
   て、両者が一致したとき一致信号を出力する比較照合回
   路と、前記マイクロプロセッサの動作を監視して前記命
   令の読み出し動作の際検出信号を出力する命令読出検出
   回路と、前記一致信号と前記検出信号とが同時に出力さ
   れたとき、メモリ読み出し禁止信号を前記読出専用記憶
   回路に向けて出力し、かつトラップ命令を前記データバ
   スに向けて出力する、トラップ処理回路とを設けたこと
   を特徴とするトラップ装置。