JPS6029784A

JPS6029784A - デイスプレイ装置

Info

Publication number: JPS6029784A
Application number: JP58133517A
Authority: JP
Inventors: 岡　昌彦; 喜一村上
Original assignee: Fuji Electric Co Ltd; Fuji Facom Corp; Fuji Electric Manufacturing Co Ltd
Current assignee: Fuji Electric Co Ltd; Fuji Facom Corp
Priority date: 1983-07-21
Filing date: 1983-07-21
Publication date: 1985-02-15

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔発明の属する技術分野〕この発明は、ディスプレイ装置に関し、表示データを記
憶するメモリに異常（故障を含む、以下、この明細書に
おいて同じ）が発生したときに、表示データを損なわず
にこれに対応することができるようなディスプレイ装置
に関する。

〔従来技術とその問題点〕

従来、例えば、ＣＲＴディスプレイ装置におりる表示デ
ータを記憶するメモリの異常に対応する方式としては、
ＣＲＴディスプレイ装置そのものを２Ｎに備える方式と
か、表示データを記憶する予備のメモリをあらかじめ用
意して置（等の方式がとられている。なお、この明細書
において、表示データを記憶するメモリという概念には
、いわゆる、キャラクタ−ディスプレイ方式における画
面メモリ（又はリフレッシュメモ１月を始め、グラフイ
ンクディスプレイ方式におけるビデオメモリ（又はリフ
レ・ッシュメモリ）を含む広義の意味で使用する。

さて、前者のＣＲＴディスプレイ装置を２Ｍに備える方
式では、制御装置も２重に持たなければならず、システ
ム全体の価格が高くなり、しかも、スペースを取るとい
う問題がある。

後者の表示データを記憶する予備のメモリとして、例え
ば、ビデオメモリを備えるものにあっては、ＣＲＴディ
スプレイの画面上でビデオメモリの異常を検知した場合
に、予備のビデオメモリと交換することになる。この場
合、ビデオメモリに異常が発生したときに、予備のビデ
オメモリに切り換える処理として、ＣＲＴディスプレイ
装置の電源を一旦落とさなければならず、表示されたデ
ータ及びビデオメモリに書込まれたデータが消去される
ことになる。したがって、電源を落とした後、予備のビ
デオメモリーをセントして再び電源を投入し、装着した
予備のビデオメモリへ改めて消された表示データを書込
む処理が逮・要となる。

以上のような処理の後、初めてディスプレイ装置が正常
な動作をすることになる。しかしながら、ディスプレイ
装置が使用されている技術分野によっては、このような
交換に対する無駄な時間を採ることが許されない場合も
ある。このような例としては、例えば、原子力発電所の
各種装置の制御とか、交通システムの制御とかのように
、即時的なｉＩＪ御が要求され、かつ、高い信頼性が要
求されるものを挙げることができる。

このような場合、重要なオペレーションのときに、万一
、ビデオメモリがＲ常状態になったときには、このビデ
オメモリをオペレーションの途中で交換することはでき
ない。しかも、異常となったビデオメモリでオペレーシ
ョンを続行した場合には、誤操作にづながる危険性があ
り問題である。

〔発明の目的〕

この発明は、このような従来技術の問題にがんがみてな
されたものであって、このような問題を解決するととも
に、表示データを記憶するメモリが異常となったときに
表示データを損なうことなく、即座にこれに対応するこ
とができるディスプレイ装置を提供することを目的とす
る。

（発明の要点〕この出願の特定発明にかかるディスプレイ装置の特徴は
、第１及び第２の２つの表示データを記憶するメモリと
、これら第１及び第２の表示データを記憶するメモリか
ら読出されるデータの誤りを検出する娯り検出回路とを
設け、第１及び第２の表示データを記憶するメモリにそ
れぞれ同一の表示データを書込み１通常、いずれか一方
の表示データを記憶するメモリを常用として使用し、こ
の常用している表示データを記憶するメモリから読出し
た表示データに誤りが検出されたときに、他方の表示デ
ータを記憶するメモリに切り換えて表示データを得るよ
うにしたものである。

さらに、この発明の関係発明のディスプレイ装置の特徴
は、前記特定発明のディスプレイ装置において、誤り検
出回路にパリティ検出回路を用いて、ディスプレイ装置
の電源投入信号に応じて、第１及び第２の表示データを
記憶するメモリの最終アドレスにパリティデータが書込
まれるまで前記検出回路の動作を禁止するというもので
ある。

ところで、ビデオメモリ等が異常となった場合には、表
示データに誤りが発生する。そこで、この発明は、この
誤りを検出することにより、界雷状態として、予備側の
ビデオメモリ等に切り換えるものである。

〔発明の実施例〕

以下、この発明の実施例について図面を用いて詳細に説
明する。

第１図は、この発明を適用したディスプレイ装置のビデ
オ制御部におけるブロック図である。

３０は、ディスプレイ装置のビデオ制御部であって、ビ
デオメモリユニット３１とビデオメモリコントローラ３
２とを備えている。そして、ビデオメモリユニット３１
には、第１のビデオメモリ部１と第２のビデオメモリ部
２とが２重化された状態で実装されている。

ここで、第１及び第２のビデオメモリ部１．２は、それ
ぞれアドレスバス３を介して、ビデオメモリコントロー
ラ３２より同時にアクセスされるものであり、重複する
同一番地のアドレスを持っている。さらに、これらは、
データバス４に共通に接続されていて、ビデオメモリコ
ントローラ３２から送出された表示データがこのデータ
バス４を介して同時に書込まれる。

さて、第１及び第２のビデオメモリ部１．２は、同一の
構成を有するものであって、それぞれビデオメモリ３３
と常用・予備切り換え回路３４、パリティエラー検出の
ためのパリティ検査回路３５、出力バッファ３６、デー
タ出力禁止回路３７、そして、検査禁止回路３８とを備
えている。

ここで、表示データは、各ビデオメモリ３３から同時に
読出されて、それぞれのパリティ検査回路３５により検
査されるとともに、出カバソファ３６にセントされる。

さらに、常用・予備切り換え回路３４により常用側に設
定されたビデオメモリ部、例えば、第１のビデオメモリ
部ｌがビデオメモリコントローラ３２からの制御に応じ
て出力カバッファ３６にセントされた表示データをデー
タバス４上に出力する。なお、このとき、予備側である
第２のビデオメモリ部２も同時にビデオメモリコントロ
ーラ３２からの制御を受けるが、その出カバソファ３６
は、常用・予備切り換え回路３４からの信号をデータ出
力禁止回路３７が受、けて、このデータ出力禁止回路３
７から出力禁止信号が発生して、その出力が禁止（ロッ
ク）されている。

ここで、第１のビデオメモリ部ｌから読出された、デー
タバス４上の表示データは、ビデオメモリコントローラ
３２に取り込まれて、例えば、グラフィクディスプレイ
方式では、直接ビデオ信号等の形で処理され、キャラク
タ−ディスプレイ方式では、文字信号発生器等をアクセ
スする情報として使用されることになる。

このような処理過程で、常用側にセットされたビデオメ
モリ部である第１のビデオメモリ部１から読出された表
示データがパリティ検査回路３５　゛により検査された
結果、パリティエラーが検出されたときには、そのエラ
ーを示す信号をデータ出力禁止回路３７が受けて、その
出カバソファ３６の出力をロックする。さらに、このエ
ラーを示す信号は、メモリエラー信号線５上に出力され
、メモリエラー信号線５を介して予備である第２のビデ
オメモリ部２に受付けられる。

そこで、メモリエラー信号線５からの信号は、予備に設
定された第２のビデオメモリ部２のデータ出力禁止回路
３７に入力されて、出カバ・ノファ３６のロングを解除
する。その結果、所定のタイミングで出力バッファ３６
からテークバス４上に表示データが出力される。

なお、メモリエラー信号線５上のエラー信号は、ビデオ
メモリコントローラ３２にも受付られ、ビデオメモリ部
にエラーが発生したことが記憶され、さらに、必要に応
してこれが表示される。

ところで、パリティ検査回路３５は、電源投入時におい
ては、その初期状態として第１及び第２のビデオメモリ
部１．２のビデオメモリ３３の最終アドレス位置にパリ
ティビットが書込まれるまで、検査禁止回路３８により
、そのチェ・ツク動作が禁止される。

このとき、同時にビデオメモリコントローラ３２又はパ
ターン描画装置（図示せず）によりビデオメモリの全ア
ドレスを黒でクリアして、画面を消去状態とする。

そして、検査禁止回路３８が最終アドレスを検出したと
き、所定のタイミングで、パリティ検査回路３５の検査
禁止状態を解除して、その動作を開始させる。

次に、第１及び第２のビデオメモリ部１，２の具体例に
ついて説明する。

第２図は、第１．第２のビデオメモリ部１．２の具体的
回路構成の一例を示すブロック図である。

なお、第１図に示すものと同一のものは、同一の符号で
示す。また、第１．第２のビデオメモリ部１．２は同一
の構成を持つ回路で実現されるものであるので、その１
つのみを挙げて説明する。

図中、ビデオメモリ３３は、データ記憶領域７とパリテ
ィ記憶領域６とを備えていて、データ記憶領域７には、
例えば、赤情報記憶領域（Ｒ）、線情報記憶領域（Ｇ）
、青情報記憶領域（Ｂ）、そしてブリンク情報記憶領域
（ＢＬ）とを有している。

また、常用・予備切り換え回路３４としては、手動の投
入スイッチ１７が設けられている。さらに、パリティ検
査回路３５は、パリティエラー検出回路９とＡＮＤ回路
１２、そしてフリップフロップ１３とから構成されてい
る。

一方、出力ハンファ３６は、出カバソファ回路１９とし
て設けられ、データ出力禁止回路３７は、ＡＮＤ回路１
５とＯＲ回路１６とからなる論理回路として実現されて
いる。

さらに、検査禁止回路３８は、ビデオメモリの最終アド
レスをデコードするデコーダ１０とフリップフロップ１
１とから構成されている。

なお、図中、８は、パリティビット発生回路であって、
データバス４から取り込んだ表示データからパリティビ
ットを生成する回路である。このパリティピント発生回
路８は、あらかじめビデオメモリコントローラ３２にお
いてパリティビットが生成され、これがデータとして送
出されれば、不必要である。また、１４は、バスドライ
バであり、パリティ検査回路３５のエラー信号を反転し
て、メモリエラー信号線５に出力する。また、１８は、
電源端子である。

ここで、ビデオメモリ３３は、アドレスバス３上の所定
のアドレス値によりアクセスされ、所定のタイミングで
データバス４からの表示データが書込まれる。また、所
定のタイミイングで表示データが読出されて、出力バッ
ファ回路１９に読出した表示データがセットされる。

次に、全体的な動作について説明する。

まず、常用・予備の切り換えから説明すると、常用・予
備スイッチ１７を操作し、ビデオメモリ部１．２のうち
常用にするもののスイッチを、ここでは、“ＯＮ″状憇
とし、予備の側のものを“ＯＦＦ″とする。このことに
より、後述するごとく、一方のビデオメモリ部は常用に
、他方のビデオメモリ部は予備となる。

さて、一般に、電源投入時のビデオメモリ３３の表示デ
ータは、不定の状態となる。しかし、ビデオメモリコン
トローラ３２　（又はビデオ信号発生器）のビデオ信号
発生動作は、電源投入と同時にビデオメモリ３３の読出
しを行うため、パリティ検査回路３５から誤ったエラー
信号を発生する可能性がある。これを防止するために、
検査禁止回路３８が設けられている。

まず、この検査禁止回路３８の動作から説明する。

電源が投入された時点で、クリア信号が、フリップフロ
ップ１工及び１３に供給され、これらフリップフロップ
は、その初期状態としてリセットされ、そのＱ出力信号
がＬＯＷレベル（以下、単に“Ｌ″とする）となる。

フリップフロップエ１のＱ出力信号がＬ”状態となると
、このＱ出力信号がパリティ検査禁止信号２０（この信
号が“Ｌ”状態のときには、検査禁止信号となる）とし
てパリティ検査回路３５に送出されて、パリティ検査回
路３５の出力信号の発生を禁止する。ここで、アドレス
バス３のアドレス値に応じて、データバス４の表示デー
タが順次ビデオメモリ３３のデータ記憶領域７に書き込
まれ、これと同時に、パリティ発生回路８により生成さ
たパリティビットがパリティ記憶領域６に書込まれる。

このようにして初期状態の表示データの書込みが行われ
、アドレスバス３のデータにより指定されるアドレス値
がビデオメモリ３３の最終アドレスになったときに、こ
れがデコーダ１０により所定のタイミングでデコードさ
れ、その信号によりフリップフロップ１１のセント側に
トリガー信号が入力される。ここで、フリップフロップ
１１の状態が反転してＱ出力が）ＩＩＧＪ（レベル（以
下、単に“Ｈ”とする）となる。

その結果、パリティ検査禁止信号２０が“Ｈ”状態（こ
の信号が“Ｈ”状態のときには、作動画の信号となる）
となり、これがパリティ検査回路３５に送出されてパリ
ティ検査回路３５の出力信号の発生禁止状態を解除する
。したがって、パリティ検査回路３５は、ビデオメモリ
３３の最終アドレスに表示データ及びパリティビットの
書込みが終了した時点で、起動されて動作状態となる。

なお、フリップフロップ１１のＱ出力信号であるパリテ
ィ検査禁止信号２０は、パリティ検査回路３５のＡＮＤ
ＩＩＵ路１２に入力されてパリティエラー検出回路９の
出力信号に対してゲート信号の役割を果たしている。

次に、パリティビットのチェック結果が止宿である場合
の動作について説明する。

アドレスバス３によりアクセスされて、続出されたデー
タは、出力パンファ回路１９にセントされるとともに、
パリティエラー検出回路９に送出される。パリティエラ
ー検出回路９は、このデータからパリティビットを生成
して、パリティビット記憶領域６から続出したパリティ
ピントと比較する。ここで、これらが一致すると“Ｌ”
の信号を、不一致である場合には、“Ｈ”の信号をＡＮ
Ｄ回路１２に送出する。

ＡＮＤ回路１２は、いわゆるゲート回路であって、先の
フリップフロップ１１のＱ出力信号が“Ｌ”の状態のと
きには、パリティエラー検出回路９の出力信号を無効な
ものとし耳、Ｑ出力信号が”Ｈ”の状態になった時点か
らこれを有効とする。

そして、この検出信号をフリップフロップ１３のセット
側に送出する。ここで、パリティエラー検出回路９が一
致を検出した場合には、フリップフロップＩ３のＱ出力
信号は、“Ｌ″となり、これがデータ、出力禁止回路３
７のＯＲ回路１６を経て、データ出力禁止信号２１　（
ただし、この信号が“Ｌ”の状態のときには、出力許可
信号となる）として、出カバ７７１回路１９の所定の端
子（例えば、イネーブル端子）に送出される。出カバソ
フ１回路１９の所定の端子にこの”Ｌ″信号が加えられ
ると、出カバソファ回路１９は、動作状態となり、読出
したシ示データがクロンクの所定のタイミングでデニタ
バス４上に出力される。

また、前記フリップフロップ１３のＱ出力信号は、同時
に、バスドライバ１４に供給されて、ここで反転され、
”Ｈ”信号として、メモリエラー信号線５上に出力れさ
る。なお、メモリエラー信号線５は、ここでは、負論理
動作とする。

次に、常用・予備の状態の相違について説明する。

さて、前述のごとく、常用・予備切り換えスイソチ１７
が“ＯＮ″状態にされたときに、そのビデオメモリ部は
常用となり、“ＯＦＦ″状態のときに予備となる。した
がって、第２図に見るごとく、常用の場合には、常用・
予備切り換えスイッチ１７によりＡＮＤ回路１５の入力
がＬ″とされている。そこで、これがＯＲ回路１６を経
て出力され、データ出力禁止信号２１が“Ｌ”状態のま
ま維持されることになる。その結果、化カバソファ回路
１９を動作させる状態が維持される。

したがって、常用の場合には、化カバソファ回路１９は
、その出力がロックされることはない。

一方、予備の場合には、常用・予備切り換えスイッチ１
７が”ＯＦＦ”状態にされたいるので、ＡＮＤ回路１５
の一方の入力が“’Ｈ″となっている。しかも、そのフ
リップフロップ１３のＱ出力信号が“Ｌ″のときには、
そのバスドライバ１４の出力が”Ｈ”となり、これがＡ
ＮＤ回路１５の他方に入力される。その結果、ＡＮＤ回
路１５の出力が“Ｈ″となり、これがＯＲ回路１６を経
て、データ出力禁止信号２１として“Ｈ”信号の形で発
生する。そして、化カバソファ回路１９に加えられる。

そこで、この”Ｈ″の信号により化カバソファ回路１９
は、その動作が禁止されて、停止状態となる。したがっ
て、予備の場合には、出力。

バッファ回路１９は、その出力がロックされることにな
る。

さらに、常用のビデオメモリ部からメモリエラー信号線
５に送出された“Ｈ”は、予備のビデオメモリ部のバス
ドライバ１４の出力側の接続点からＡＮＤ回路１５の他
方の端子に入力されてＡＮＤ回路１５により“■１”信
号が検出される。ここで、常用・予備切り換えスイッチ
１７により“■］”が一方の端子に供給されているので
、ＡＮＤ回路１５の出力は“■１″のまま維持される。

その結果、ＯＲ回路１６を経て得るデータ出力禁止信号
２１も“Ｈ”信号のまま維持されて、化カバソファ回路
１９の出力はロックされたままとなる。

次に、パリティエラーが検出された場合について説明す
る。

常用のビデオメモリ部においてパリティエラーが検出さ
れた場合には、そのパリティエラー検出回路９において
、”Ｈ”の出力信号が発生して、フリップフロップ１３
のＱ出力信号力’＜　Ｈｍとなる。

このＱ出力信号によりＯＲ回路１６の出力信号２１が“
Ｈ”となり、データ出力禁止信号２１として“Ｈ”信号
が出カバ・ノファ回路１１こ送出されて、出カバ・ノフ
ァ回路１９の出力を口・ツクする。

このとき同時に、バスドライバ１４の出力がＬ”となり
、このことによりメモリエラー信号線５カ（“Ｌ”状態
となる。

ここで、予備のビデオメモリ部のＡＮＤ回路１５により
、このメモリエラー信号線５の“Ｌ″１１大態出して、
ＯＲ回路１６を経て、データ出力禁止信号２１を“Ｌ”
状態として出力し、出力／ｓ！ソファ回路１９を動作状
態とし、所定のクロ・ツクタイミングで、表示データを
データフマス４上Ｇこ出力する。

このようにして、常用のビデオメモリ部にエラーが発生
したときに、予備のビデオメモリ部に瞬時に切り換えて
表示データを得ることができる。

したがって、常用メモリの異常によりエラーが発生して
も、データバス４上には、所定のタイミングで表示デー
タが出力されるため、他の回路に対しては、エラー（異
常）がなかった場合と同様に、何等の影響も与えず、切
り換えが可能となる。

ところで、ビデオメモリ部が同時に異常状態になり、パ
リティエラーが検出されることは、はとんど皆無と考え
られるが、このような場合心よ、それぞれの出力が停止
されるものである。

以上説明してきたが、この発明は、第２図の具体的回路
構成に限定されるものではなく、また、実施例では、ビ
デオメモリを中心に説明しても）るが、キャラクタディ
スプレイ方式における画面対応に文字コード等を記憶す
る画面メモリに適用できることはもちろんである。すな
わち、この発明にあっては、ビデオメモリ等、表示デー
タを記憶するメモリならばどのようなものでもよい。

また、誤り検出は、バリテイビ、７トではなく、パリテ
ィビットを、例えば１バイトのデータの形で記憶しても
よく、いわゆるパリティビットを含む意味で、パリティ
データであればよい。さらに、誤り検出としてパリティ
エラーの検出を中心に説明してきたが、誤りを検出でき
る場合には、どのようなものであってもよい。

実施例においては、検査禁止回路は、この発明の関係発
明であるディスプレイ装置の電源投入信号に応じて、第
１及び第２の表示データを記憶するメモリの最終アドレ
スにパリティデータが書込まれるまで検査回路の動作を
禁止する具体例であるが、これは、電源投入時の初期状
態において、パリティ検査回路の誤動作を防止するため
のものであって、例えば、タイマー等でもよく、この実
施例のような具体的回路に限定され−ないことはもちろ
んである。

また、実施例にあっては、表示データを記憶するメモリ
を２重化し、書込み、読出しを同時にしているが、同一
の画面データを書込み、誤り検出時に予備側の画面情報
を最初のアドレス位置から読出すようにしてもよい。

〔発明の効果〕

以上の説明から理解できるように、この出願の特定発明
は、第１及び第２の２つの表示データを記憶するメモリ
と、これら第１及び第２の表示データを記憶するメモリ
から読出されるデータの誤りを検出する誤り検出回路と
を設け、第１及び第２の表示データを記憶するメモリに
それぞれ同一の表示データを書込み９通常、いずれか一
方の表示データを記憶するメモリを常用として使用し、
この常用している表示データを記憶するメモリから読出
した表示データに誤りが検出されたときに、他方の表示
データを記憶するメモリに切り換えてこの表示データを
記憶するメモリから表示データを得るようにしているの
で、表示データを記憶するメモリが異常となったときに
は、即座に、他のメモリから必要な表示データを読出す
ことができる。その結果、現在表示している画面情報を
損なうことがない。また、予備のメモリに交換する必要
もないため、即時的な制御分野に対して有効に適用がで
き、高い信頼性を確保できる。

また、この発明の関係発明にあっては、前記特定発明の
ディスプレイ装置において、誤り検出回路にパリティ検
査回路を用いて、ディスプレイ装置の電源投入信号に応
じて、第１及び第２の表示データを記憶するメモリの最
終アドレスにパリティデータが書込まれるまで検査回路
の動作を禁止するようにしているので、その初期状態に
おいて、パリティ検査に対する誤動作を防止できる。

【図面の簡単な説明】

第１図は、この発明を適用したディスプレイ装置のビデ
オ制御部におけるブロック図、第２図は、第１．第２の
ビデオメモリ部の具体的回路構成の一例を示すブロック
図である。１．２　−　ビデオメモリ部　３−　アドレスバス　４
−　データバス　５−・メモリエラー信号線　６−　パ
リティビット記憶領域７−　表示データ記憶領域８−　パリティビット発生回路９−　パリティ検出回路１０　・−デコーダ　１１．１３−　フリ７プフロップ
　１２，１５　・・・・ＡＮＤ回路１４−’バスドライ
バ　１６−・・　ＯＲ回路１７　−　常用・予備設定ス
イッチ１９−・・　中力バッファ回路３０−・・ビデオ制御部　３１　−　ビデオメモリユニ
ット　３２　−　ビデオメモリコントローラ３３・−・
ビデオメモリ３４−・−常用・予備切り換えスイッチ３５−・−・パ
リティ検査回路３６　−　出カバソファ３７−・データ出力禁止回路３８−・・・検査禁止回路特許出願人　富士電機株式会社富士フ１コム制御株式会社代理人　弁理士　森　哲也弁理士　内藤　車間弁理士　清水　正弁理士　掘出　信是

Claims

【特許請求の範囲】

（１）第１及び第２の表示データを記憶するメモリと、
これら第１及び第２の表示データを記憶するメモリから
読出されるデータの誤りを検出する誤り検出回路とを備
え、前記第１及び第２の表示データを記憶するメモリに
それぞれ同一の表示データを書込み、いずれか一方の表
示データを記憶するメモリを常用として使用し、この常
用している表示データを記憶するメモリの前記表示デー
タを読出したときに誤りが検出され場合、他方の表示デ
ータを記憶するメモリに切り換えて前記表示データを読
出すことを特徴とするディスプレイ装置。
（２）第１及び第２の表示データを記憶するメモリは、
その書込み読出し動作が同時に行われ、その常用として
の使用又はその切り換えにおいて前記第１及び第２の表
示データを記憶するメモリのうち一方の出力信号が選択
的に取出されることを特徴とする特許請求の範囲第１項
記載のディスプレイ装置。
（３）誤り検出回路は、パリティエラー検出回路であり
、第１及び第２の表示データを記憶するメモリには、表
示データのほか、この表示データに対応するパリティデ
ータを書込み、この表示データと前記パリティデータと
を読出し、読出した表示データのパリティ誤りを検出す
ることを特徴とする特許請求の範囲第１項又は第２項記
載のディスプレイ装置。
（４）第１及び第２の表示データを記憶するメモリと、
これら第１及び第２の表示データを記憶するメモリから
読出されるデータのパリティ誤りを検出する娯り検出回
路とを備え、前記第１及び第２の表示データを記憶する
メモリにそれぞれ同一の表示データとパリティデータと
を書込み、いずれか一方の表示データを記憶するメモリ
を常用として使用し、この常用している表示データを記
憶するメモリの前記書込んだデータと前記パリティデー
タとを読出し、読出した表示データにパリティ誤りが検
出され場合に他方の表示データを記憶するメモリに切り
換えて前記表示データが読出されるものであって、電源
投入信号に応じて、前記第１及び第２の表示データを記
憶するメモリの最終アドレスに前記パリティデータが書
込まれるまで前記検出回路の動作を禁止することを特徴
とするディスプレイ装置。
（５）第１及び第２の表示データを記憶するメモリは、
その書込み読出し動作が同時に行われ、その常用として
の使用又はその切り換えにおいて前記第１及び第２の表
示データを記憶するメモリのうち一方の出力信号が選択
的に取出されるものであって、電源投入信号に応じて、
前記第１及び第２の表示データを記憶するメモリの最終
アドレスにパリティデータが書込まれるまで検出回路の
動作を禁止し、かつ、表示画面への情報の表示を停止す
ることを特徴とする特許請求の範囲第４項記載のディス
プレイ装置。