JPS62121552A - パリテイエラ−発生回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、スキャンデザイン回路内におけるエラー処
理回路の検証を容易にしたパリティエラー発生回路に関
するものである。

〔従来の技術〕

大規模化、複雑化に向かうＬＳＩの故障検出率を高める
回路設計手法の一つがスキャンデザインであり、スキャ
ンデザイン回路とは、その手法にのっとって設計された
回路を指している。スキャンデザインのねらいは、チッ
プ内のすべてのフリップフロップにチップの外からアク
セスできるような回路構成にすることによって、チップ
内の素子にプローブで直接光たるのに近いテストを実現
しようとするところにある。

その実現には、チップを通常動作モードとテストモード
（＝シフトモード）とに切り換え可能な構成とすること
、およびシフトモードを選択した際にはすべてのフリッ
プフロップが直列に接続されてシフトレジスタを構成し
、その両端の信号ピンがチップの外部ピンとなるような
回路構成になっていることが必要である。

このような構成にしておけば、テストモードにおいてシ
フトレジスタの入力端子から任意のパターンを流し込み
、出力端子から流し込んだ通りのパターンが得られるか
どうかでチップ内の全フリップフロップの動作が検証さ
れる。また組み合わせ回路部のテストを行うには、対応
するフリップフロップにテストパターンをセットシ、次
にこのパターンが組みきオ〕せ回路を通過し、出力応答
パターンがフリップフロップにセラｊ・された結果を観
測し、期待値との比較を行えばよい。

第４図は上記のようなスキャンデザイン回路において故
意にパリティエラーを発生するための従来のパリティエ
ラー発生方式を説明するための図で、１はバスデータ信
号ピン、２はパリティビット信号ピンであり、３は前記
両ピン１，２を総称するバス信号ピン、４はＬＳＩチッ
プである。

従来のパリティエラー発生方式は、パリティビット信号
ピン２を含む任意のバス信号ピン３を手動的に電源もし
くはグランドに接続することによって強制的にプルアッ
プまたはプルダウンして、送られてきた信号を反転させ
、異常データを生成するものである。

〔発明が解決しようとする問題点〕

上記のような従来のパリティエラー発生方式では、ＬＳ
Ｉチップ４上におけるバス信号ピン３に対するバス信号
の入力位置および入力データ値の把握が必要であり、操
作性が悪いという問題点があった。

この発明は、かかる問題点を解決するためになされたも
ので、バス信号の入力位置および入力データ値とは無関
係に、かつ新たに信号ピンを設けることなく、エラー処
理回路の検証を行うことが可能となるパリティエラー発
生回路を得ることを目的とする。

〔問題点を解決するための手段〕

この発明にかかるパリティエラー発生回路は、バス信号
中の所要ビットを反転させる反転回路と、通常動作モー
ドからテストモードに切り換えたとき反転回路を作動さ
せる制御＠路とからなる。

〔作用〕

この発明においては、テス１、モードになると反転回路
が動作し、パス信号中の所要ビットが反転するので、パ
リティエラー信号が発生する。

〔実施例〕

第１図はこの発明のパリティエラー発生回路の一実施例
を示す構成図で、１１はＬＳＩチップ、１２はシフト機
能をもったフリップフロップ、１３はデータ、１４は通
常動作モード設定信号、１５はシフトデータ、１６はシ
フトモード設定信号、１７はフリップフロップを駆動す
るためのクロック信号、１８はりセット信号、１ｉ、ｔ
バス信号、２０はバス信号であるバスデータ信号、２１
はバス信号であるパリティビット信号、２２ばシフトパ
ス信号、２３はパリティチェッカ、２４はパリティエラ
ー信号、２５はシフトアウトデータ、２６はパリティエ
ラー発生回路、２６ａは制御回路、２６ｂは反転回路、
２７は生成パリティビット信号を示している。

第２図は第１図に示したパリティエラー発生回路２６の
一実施例を示し、２８はシフト機能をもたないフリップ
フロップ、２９は前記シフトバス信号２２とフリップフ
ロップ２８とを入力するＯＲゲート、３０は前記ＯＲゲ
ート２９の出力とリセット信号１８とを入力するＡＮＤ
ゲート、３１は前記シフトモード設定信号１６とクロッ
ク信号１７とを入力するＡＮＤゲート、３２は前記フリ
ップフロップ２８のコンブリメント出力とパリティピッ
ト信号２１とを入力するＡＮＤゲート、３３は入力段に
インバータを備え、前記フリップフロップ２８のコンブ
リメント出力Ｑとパリティピッ１−信号２１とをそれぞ
れ反転して入力とするＡＮＤゲート、３４は前記ＡＮＤ
ゲート３２とＡＮＤゲート３３との出力を入力とするＯ
Ｒゲートである。

次に上記のように構成されたパリティエラー発生回路２
６の動作について第３図に示すタイミングチャートを用
いて説明を行う。

まず、パリティエラー発生回路２６において、クロック
信号１７を制御回路２６ａ内のＡＮＤゲート３１に入力
しておき、次いでシフトモード設定信号１６を“Ｈｌ＋
にしてＡＮＤゲート３１に入力すればクロック信号１７
はフリップフロップ２８にも入力され、これが駆動され
る。次に、リセット信号１８を“Ｈ°′にして同じく制
御回路２６ａ内のＡＮＤゲート３１に入力すればフリッ
プフロップ２８への値のリセットが可能となり、シフト
モードは通常シフトモードからエラー発生モードに切り
換わる。次に、第１図に示したフリップフロッゾ１２に
ジフトデータ信号１５をＩ　Ｈｌ″として少なくとも１
回入力すれば、これがシフトパス信号２２としてＯＲゲ
ート２９を介してＡＮＤゲート３ｏに入力される。した
がってＡＮＤゲート３０からフリップフロップ２８には
Ｈ″が入力され、以後リセット信号１８を′Ｌ″にする
まで制御回路２６ａの出力となるフリップフロップ２８
のコンブリメント出力Ｑは”Ｌ”を保持する。フリップ
フロップ２８のコンプリメンＩ−出力Ｑが″Ｌ　Ｉ＋を
保持している間、パリティピット信号２１ば反転回路２
６ｂ内に入力段にインバータを備えたＡＮＤゲート３３
を通過することによって値が反転して生成パリティエラ
ー信号２７として出力されろため異常データが生成され
ることになる。したがってこれをパリティチェッカ２３
の入力とすれば、その出力としてパリティエラー信号２
４が得られる。

そしてフリップフロップ２８の保持を屏除して通常シフ
Ｉ・モードに切り換えるには、リセット信号１８を′Ｌ
′′に固定すればよく、“Ｌ　Ｉ＋に固定されている間
はフリップフロップ２８のコンブリメント出力Ｑは“Ｈ
゛°を保持するから、この場合、反転回路２６ｂに入力
されたパリティピット信号２１はそのまま出力されるこ
とになる。

なお、上記実施例では、エラーを発生するためにバス信
号１９中のパリティピット信号２１を反転した場合につ
いて説明したが、パスデータ信号２０を反転するように
してもよい。

〔発明の効果〕

この発明は以上説明したとおり、テストモードになると
制御回路により反転回路が動作して、パス信号中の所要
ビットを反転させるようにしたので、バス信号の入力位
置および入力データ値とは無関係で、かつ容易にエラー
処理回路の検証を行うことが可能になるという効果があ
る。

【図面の簡単な説明】

第１図はこの発明のパリティエラー発生回路の一実施例
を示す構成図、第２図は第１図に示したエラー発生回路
の一実施例を示す回路図、第３図はこの発明のパリティ
エラー発生回路の動作を説明するだめのタイミングチャ
ート、第４図は従来のパリティエラー発生方式を説明す
るための図である。 図において、１５はシフトデータ、１６はシフトモード
設定信号、１７はクロック信号、１８はりセット信号、
１９はバス信号、２６はパリティエラー発生回路、２６
ａは制御回路、２６ｂは反転回路である。 なお、各図中の同一符号は同一または相当部分を示す。 代理人　大　岩　増　雄　　　（外２名）第１図 １Ｕバスチーグイ乙号 第２図 ム 第３図 第４図 手続補正書（自発） 昭和　　年　　月　　日 １、事件の表示　　　特願昭ＧＯ−２８２７４１号２、
発明の名称　　　パリティエラー発生回路３、補正をす
る者 事件との関係　特許出願人 住　所　　　　東京都千代田区丸の内二丁目２番３号名
　称　　（６０１）三菱電機株式会社代表者志岐守哉 ４、代理人 住　所　　　　東京都千代田区丸の内二丁目２番３号５
、補正の対象 明細書の発明の詳細な説明の欄２図面の簡単な説明の欄
および図面 ６、補正の内容 （１）明細書第２頁７行の「（＝シフトモード）」を削
除する。 （２）同じく第２頁８行の「シフトモード」を、「テス
トモード」と補正する。 （３）同じく第４頁４行の「エラー処理回路の検証を」
を、「既存のシフトバスを利用してエラー処理回路の検
証を」と補正する。 （４）同じく第４頁１３〜１４行の「テストモードにな
ると反転回路が動作し、」を、「テストモードになると
制御回路が動作可能となり、反転回路が動作した場合、
」と補正する。 （５）同じく第５頁１行、１７行、第６頁１２〜１３行
の「シフトモード設定信号」を、いずれも「テストモー
ド設定信号」と補正する。 （６）同じく第６頁２行の「コンブリメント出力Ｑ」を
、「コンブリメント出力可」と補正する。 （７）同じく第６頁１７行のｒＡＮＤゲート３１」を、
ｒＡＮＤゲート３ｏ」と補正する。 （８）同じく第６頁１８行の「リセットが可能となり、
」を、「セットが可能となる。」と補正する。 （９）同じく第６頁１８〜２０行の「シフトモードは・
・・・・・切り換わる。」を削除する。 （１０）同じく第７頁１行の「シフトデータ信号１５」
を、「シフトデータ１５」と補正する。 （１１）同じく第８頁１１行の「制御回路により反転回
路が動作して、」を、「制御回路が動作可能となり、反
転回路が動作した場合、」と補正する。 （１２）同じく第９頁４〜５行の「１６はシフトモード
設定信号、」を、「１６はテストモード設定信号、」と
補正する。 （１３）第１図を別紙のように補正する。 以上 第１図 Ｚけバスチーグイδ号

Claims (1)

【特許請求の範囲】
1. 通常動作モードとテストモードとに切り換え可能なスキ
   ャンデザイン回路において、バス信号中の所要ビットを
   反転させる反転回路と、前記通常動作モードからテスト
   モードに切り換えたとき前記反転回路を作動させる制御
   回路とからなることを特徴とするパリティエラー発生回
   路。