JPH0544690B2 - - Google Patents
Info
- Publication number
- JPH0544690B2 JPH0544690B2 JP62035962A JP3596287A JPH0544690B2 JP H0544690 B2 JPH0544690 B2 JP H0544690B2 JP 62035962 A JP62035962 A JP 62035962A JP 3596287 A JP3596287 A JP 3596287A JP H0544690 B2 JPH0544690 B2 JP H0544690B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- latch
- line
- dcvs
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000000295 complement effect Effects 0.000 claims description 53
- 238000012360 testing method Methods 0.000 claims description 38
- 230000007547 defect Effects 0.000 claims description 20
- 230000004044 response Effects 0.000 claims description 5
- 230000008878 coupling Effects 0.000 claims description 4
- 238000010168 coupling process Methods 0.000 claims description 4
- 238000005859 coupling reaction Methods 0.000 claims description 4
- 238000013461 design Methods 0.000 description 11
- 238000000034 method Methods 0.000 description 10
- 238000013459 approach Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000010998 test method Methods 0.000 description 3
- 230000003213 activating effect Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 2
- 238000011156 evaluation Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000004913 activation Effects 0.000 description 1
- 238000007792 addition Methods 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 230000002085 persistent effect Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
- G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
- G01R31/318541—Scan latches or cell details
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
- G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
- G01R31/318544—Scanning methods, algorithms and patterns
- G01R31/318547—Data generators or compressors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
- H03K19/1733—Controllable logic circuits
- H03K19/1738—Controllable logic circuits using cascode switch logic [CSL] or cascode emitter coupled logic [CECL]
Description
【発明の詳細な説明】
Ａ 産業上の利用分野
この発明はデイジタル・コンピユータなどに使
われるシフト・レジスタ・ラツチ（SRL）の構
成に関するものであり、詳細にいえば、差動カス
ケード電圧スイツチ（DCVS）回路などの、相補
性の出力をもたらす特定の型式の組合せ論理回路
を完全にテストするため、このようなシステムを
作動させる、このようなシステムで使われる
SRL構成の構造に関するものである。
われるシフト・レジスタ・ラツチ（SRL）の構
成に関するものであり、詳細にいえば、差動カス
ケード電圧スイツチ（DCVS）回路などの、相補
性の出力をもたらす特定の型式の組合せ論理回路
を完全にテストするため、このようなシステムを
作動させる、このようなシステムで使われる
SRL構成の構造に関するものである。
Ｂ 従来の技術
DCVSはCMOS型式のデバイス用に最近開発さ
れた回路手法であつて、きわめて機能が高く、す
ぐれた性能特性を与えるだけでなく、すべての論
理トリーからの対となつた相補性の出力が存在し
ているため、独自の特性の固有のテスト性も有し
ている。この型式の回路は（IEEE国際ソリツ
ド・ステート回路会議議事録抄録（Digest of
Proceedings of IEEE International Solid−
State Circuits Conference）、Vol.27、サンフラ
ンシスコ（1984年２月）、pp.16−17に掲載された
ヘラー他（Heller et al）の「カスケード電圧ス
イツチ論理群−差動CMOS論理群（（Cascode
Voltage Switch Logic Family−Ａ
Differential CMOS Logic Family）」に開示さ
れている。
れた回路手法であつて、きわめて機能が高く、す
ぐれた性能特性を与えるだけでなく、すべての論
理トリーからの対となつた相補性の出力が存在し
ているため、独自の特性の固有のテスト性も有し
ている。この型式の回路は（IEEE国際ソリツ
ド・ステート回路会議議事録抄録（Digest of
Proceedings of IEEE International Solid−
State Circuits Conference）、Vol.27、サンフラ
ンシスコ（1984年２月）、pp.16−17に掲載された
ヘラー他（Heller et al）の「カスケード電圧ス
イツチ論理群−差動CMOS論理群（（Cascode
Voltage Switch Logic Family−Ａ
Differential CMOS Logic Family）」に開示さ
れている。
典型的なDCVS回路は任意の数の、論理モジユ
ールという基本構成ブロツクに分割されており、
これらのそれぞれは論理トリーと、関連したバツ
フアおよびプリチヤージ回路とで構成されてい
る。すべてのバツフアおよびプリチヤージ回路は
一般に同一のものであるが、各論理トリーがどの
論理機能を表すように設計されているかによつ
て、論理トリーの内部構造は異なつていてもかま
わない。DCVS回路はすべての点に相補性信号が
存在することに依存するものである。各一次入力
はそれぞれ相補性のものおよび真のものを有して
いる。論理トリーを含む論理モジユールのトリー
の出力は、同じ論理信号の相補性のものおよび真
のものを有している。論理トリーへの入力は一次
入力と相補性のものであるか、あるいは異なる論
理トリーのトリーの出力の相補性のもののいずれ
かである。
ールという基本構成ブロツクに分割されており、
これらのそれぞれは論理トリーと、関連したバツ
フアおよびプリチヤージ回路とで構成されてい
る。すべてのバツフアおよびプリチヤージ回路は
一般に同一のものであるが、各論理トリーがどの
論理機能を表すように設計されているかによつ
て、論理トリーの内部構造は異なつていてもかま
わない。DCVS回路はすべての点に相補性信号が
存在することに依存するものである。各一次入力
はそれぞれ相補性のものおよび真のものを有して
いる。論理トリーを含む論理モジユールのトリー
の出力は、同じ論理信号の相補性のものおよび真
のものを有している。論理トリーへの入力は一次
入力と相補性のものであるか、あるいは異なる論
理トリーのトリーの出力の相補性のもののいずれ
かである。
これらのモジユールの論理的挙動を支配する規
則の詳細については、1985年３月８日出願の、本
出願人に係る米国特許第709612号を参照された
い。
則の詳細については、1985年３月８日出願の、本
出願人に係る米国特許第709612号を参照された
い。
DCVS回路には多くの利点がある。論理トリー
のNMOSスイツチの差動対を互いに適切に結合
するか、あるいは相補性のトリーの出力を、他の
論理トリーにこれらの相補性入力として結合し、
これによつて一群の論理モジユールからなるより
強力なDCVS回路を形成するかのいずれかによつ
て、すべての論理機能を実施することができる。
後者の場合、このようなDCVS回路を、複数対の
相補性入力と複数対の相補性出力を有する、組合
せ論理回路として形成してもよい。他の重要な点
は相補性入力信号の任意の組合せに対する正常な
動作において、DCVS回路が本質的に複数のもの
でなければならない、すなわち、この場合の
DCVS回路の各論理モジユールがこれの実行する
機能の結果を示す一対の相補性出力をもたらさな
けらばならないということである。
のNMOSスイツチの差動対を互いに適切に結合
するか、あるいは相補性のトリーの出力を、他の
論理トリーにこれらの相補性入力として結合し、
これによつて一群の論理モジユールからなるより
強力なDCVS回路を形成するかのいずれかによつ
て、すべての論理機能を実施することができる。
後者の場合、このようなDCVS回路を、複数対の
相補性入力と複数対の相補性出力を有する、組合
せ論理回路として形成してもよい。他の重要な点
は相補性入力信号の任意の組合せに対する正常な
動作において、DCVS回路が本質的に複数のもの
でなければならない、すなわち、この場合の
DCVS回路の各論理モジユールがこれの実行する
機能の結果を示す一対の相補性出力をもたらさな
けらばならないということである。
大規模集積回路（LSI）型の上述のDCVS回路
をテストする際の問題を軽減するため、「レベル
感知走査設計（level sensitive scan design）」
すなわちLSSD手法にしたがつて、シフト・レジ
スタ・ラツチをDCVSの設計に組み込むことが提
案されている。この手法の詳細は、「第14回設計
オートメーシヨン会議議事録（Proceedings of
14th Design Automation Conference）」1977年
６月、pp.462−468に掲載された「LSIのテスト
可能性に関する論理設計構造（Ａ Logic
Design Structure for LSI Testability）」とい
うＥ・Ｂ・アイケルバーガ他（E.B.Eichelberger
et al）の技術記事に記載されている。
をテストする際の問題を軽減するため、「レベル
感知走査設計（level sensitive scan design）」
すなわちLSSD手法にしたがつて、シフト・レジ
スタ・ラツチをDCVSの設計に組み込むことが提
案されている。この手法の詳細は、「第14回設計
オートメーシヨン会議議事録（Proceedings of
14th Design Automation Conference）」1977年
６月、pp.462−468に掲載された「LSIのテスト
可能性に関する論理設計構造（Ａ Logic
Design Structure for LSI Testability）」とい
うＥ・Ｂ・アイケルバーガ他（E.B.Eichelberger
et al）の技術記事に記載されている。
この従来の方法においては、DCVS回路をSRL
にラツチすることによつて観察されるのは、
DCVS回路からの単一のトリーの出力だけであ
る。残念ながら、上述の米国出願に詳述したよう
に、単一の固執（stuck−at）欠陥としてモデル
化することもできる、DCVS回路のほとんどの製
造欠陥は、互いに相補性ではない、DCVSからの
真のトリー出力および相補性のトリー出力をもた
らす。したがつて、この従来手法の問題は、製造
欠陥をテストする際に観察可能な点の数が少なく
なることである。
にラツチすることによつて観察されるのは、
DCVS回路からの単一のトリーの出力だけであ
る。残念ながら、上述の米国出願に詳述したよう
に、単一の固執（stuck−at）欠陥としてモデル
化することもできる、DCVS回路のほとんどの製
造欠陥は、互いに相補性ではない、DCVSからの
真のトリー出力および相補性のトリー出力をもた
らす。したがつて、この従来手法の問題は、製造
欠陥をテストする際に観察可能な点の数が少なく
なることである。
さらに、「IBMテクニカル・デイスクロージ
ヤ・ブルテン」Vol.27、No.10B、1985年３月、
pp.6148−6152に掲載された、Ｊ・Ｂ・ヒクソン
他（J.B.Hickson et al）による「差動カスケー
ド電圧スイツチ回路のテスト方式（Testing
Scheme for Differential Cascode Voltage
Switch Circuits）」という最近の技術記事には、
排他的OR回路をあらゆるDCVS回路の出力に入
れ、かつその出力値が妥当な状態にあるかどうか
を検出することによつて、DCVS回路の観察可能
性を拡張するテスト方式が記載されている。しか
しながら、このテスト方式は既存のLSSD方式と
は大幅に異なるものであつて、各DCVS論理トリ
ーに単一の排他的OR回路を設けるという点で、
かなりのオーバーヘツドを必要とするものであ
る。さらに、このテスト方式は適正な信号強度を
確保するために、エラー・フラグ・ラインの幾つ
かに複雑な階層的な配線構成を必要とするもので
ある。
ヤ・ブルテン」Vol.27、No.10B、1985年３月、
pp.6148−6152に掲載された、Ｊ・Ｂ・ヒクソン
他（J.B.Hickson et al）による「差動カスケー
ド電圧スイツチ回路のテスト方式（Testing
Scheme for Differential Cascode Voltage
Switch Circuits）」という最近の技術記事には、
排他的OR回路をあらゆるDCVS回路の出力に入
れ、かつその出力値が妥当な状態にあるかどうか
を検出することによつて、DCVS回路の観察可能
性を拡張するテスト方式が記載されている。しか
しながら、このテスト方式は既存のLSSD方式と
は大幅に異なるものであつて、各DCVS論理トリ
ーに単一の排他的OR回路を設けるという点で、
かなりのオーバーヘツドを必要とするものであ
る。さらに、このテスト方式は適正な信号強度を
確保するために、エラー・フラグ・ラインの幾つ
かに複雑な階層的な配線構成を必要とするもので
ある。
Ｃ 発明が解決しようとする問題点
したがつて、この発明の目的は既存のLSSD方
式に適合し、しかもDCVS回路などの特定の型式
の組合せ論理回路に高度なテスト可能性を提供す
るのに必要なオーバーヘツドが最小な、改善され
たシフト・レジスタ・ラツチ（SRL）構成を提
供することである。
式に適合し、しかもDCVS回路などの特定の型式
の組合せ論理回路に高度なテスト可能性を提供す
るのに必要なオーバーヘツドが最小な、改善され
たシフト・レジスタ・ラツチ（SRL）構成を提
供することである。
この発明の他の目的は組合せ論理回路の真の出
力線および相補性の出力線に接続された排他的
OR回路を含んでおり、これによつて排他的論理
和のとられた結果を、SRL構成のラツチのひと
つにラツチする、上述の型式の改善されたSRL
構成を提供することである。
力線および相補性の出力線に接続された排他的
OR回路を含んでおり、これによつて排他的論理
和のとられた結果を、SRL構成のラツチのひと
つにラツチする、上述の型式の改善されたSRL
構成を提供することである。
Ｄ 問題点を解決するための手段
この発明の上述の目的によれば、少なくとも一
対の出力線を有するDCVS回路などの特定な型式
の組合せ論理回路をテストするようになされた基
本SRL構成が提供されるものであり、この構成
は欠陥がない場合に行なわれる論理機能の結果を
示す相補性の出力信号か、あるいは組合せ論理回
路の欠陥がこれらの出力線に伝播した場合に出力
線上の非相補性出力信号のいずれかをもたらすも
のである。この発明の基本SRL構成は既存の
LSSD方式と合致して構成された第１ラツチ装置
と第２ラツチ装置の他に、組合せ論理回路の上述
の特性を効果的に使用できるように設計された、
独立の制御回路からなるものである。この制御回
路は第２ラツチ装置用の入力手段と、テスト・デ
ータ入力手段とを包含しており、テスト・データ
入力手段は次いで組合せ論理回路の出力線に接続
された排他的OR回路手段を包含している。さら
に、制御回路は使用禁止手段を包含しており、こ
の手段は第２ラツチ装置の入力手段を使用禁止と
するための特別なTEST信号線に応答し、これに
よつて排他的論理和のとられた結果を第２ラツチ
装置にラツチすることが可能となる。
対の出力線を有するDCVS回路などの特定な型式
の組合せ論理回路をテストするようになされた基
本SRL構成が提供されるものであり、この構成
は欠陥がない場合に行なわれる論理機能の結果を
示す相補性の出力信号か、あるいは組合せ論理回
路の欠陥がこれらの出力線に伝播した場合に出力
線上の非相補性出力信号のいずれかをもたらすも
のである。この発明の基本SRL構成は既存の
LSSD方式と合致して構成された第１ラツチ装置
と第２ラツチ装置の他に、組合せ論理回路の上述
の特性を効果的に使用できるように設計された、
独立の制御回路からなるものである。この制御回
路は第２ラツチ装置用の入力手段と、テスト・デ
ータ入力手段とを包含しており、テスト・データ
入力手段は次いで組合せ論理回路の出力線に接続
された排他的OR回路手段を包含している。さら
に、制御回路は使用禁止手段を包含しており、こ
の手段は第２ラツチ装置の入力手段を使用禁止と
するための特別なTEST信号線に応答し、これに
よつて排他的論理和のとられた結果を第２ラツチ
装置にラツチすることが可能となる。
Ｅ 実施例
従来技術のDCVS回路の例を第４図に示す。こ
の回路は任意数の論理モジユールと呼ばれる基本
構成ブロツクに分割されており、その各々は論理
トリー１０と、これに関連するバツフアおよびプ
リチヤージ回路１２からなつている。これらのバ
ツフアおよびプリチヤージ回路１２は一般に同一
のものであるが、論理トリー１０の内部構造は各
論理トリー１０が表すように設計された論理機能
によつて、異なつていてもよい。DCVS回路はす
べての点に相補性信号が存在することに依存する
ものである。各一次入力はそれぞれ相補性のもの
および真のものPIOiおよびPIliを有している。論
理トリーを含む論理モジユールのトリーの出力
は、同じ論理信号の相補性のものおよび真のもの
FOiおよびFliを有している。論理トリー１０へ
の入力は一次入力PIOiおよびPIliと相補性のもの
であるか、あるいは異なる論理トリー１０のトリ
ー出力FOiおよびFliの相補性のもののいずれか
である。
の回路は任意数の論理モジユールと呼ばれる基本
構成ブロツクに分割されており、その各々は論理
トリー１０と、これに関連するバツフアおよびプ
リチヤージ回路１２からなつている。これらのバ
ツフアおよびプリチヤージ回路１２は一般に同一
のものであるが、論理トリー１０の内部構造は各
論理トリー１０が表すように設計された論理機能
によつて、異なつていてもよい。DCVS回路はす
べての点に相補性信号が存在することに依存する
ものである。各一次入力はそれぞれ相補性のもの
および真のものPIOiおよびPIliを有している。論
理トリーを含む論理モジユールのトリーの出力
は、同じ論理信号の相補性のものおよび真のもの
FOiおよびFliを有している。論理トリー１０へ
の入力は一次入力PIOiおよびPIliと相補性のもの
であるか、あるいは異なる論理トリー１０のトリ
ー出力FOiおよびFliの相補性のもののいずれか
である。
第１図には、DCVS論理モジユールの内部構造
の例が示されており、こは論理トリー１０と、バ
ツフアおよびプリチヤージ回路１２からなつてい
る。差動対２６を相互に接続することによつて論
理トリー１０を構築する際に守らなければならな
い一般的な規則によつて、相補性入力信号の任意
の組合せ（たとえば、図示のように、ａと、ｂ
となど）に対して、相補性内部ノードT0また
は真の内部ノードT1のいずれかから、接地ノー
ドＲへの導電路が１本だけ存在していることを確
実とすることができる。このことは論理トリー１
０のNMOSスイツチが適正に動作しており、し
かも対となつた入力信号が互いに相補性である限
り、あてはまるものである。この規則の詳細につ
いては、前述の米国特許第709612号を参照された
い。
の例が示されており、こは論理トリー１０と、バ
ツフアおよびプリチヤージ回路１２からなつてい
る。差動対２６を相互に接続することによつて論
理トリー１０を構築する際に守らなければならな
い一般的な規則によつて、相補性入力信号の任意
の組合せ（たとえば、図示のように、ａと、ｂ
となど）に対して、相補性内部ノードT0また
は真の内部ノードT1のいずれかから、接地ノー
ドＲへの導電路が１本だけ存在していることを確
実とすることができる。このことは論理トリー１
０のNMOSスイツチが適正に動作しており、し
かも対となつた入力信号が互いに相補性である限
り、あてはまるものである。この規則の詳細につ
いては、前述の米国特許第709612号を参照された
い。
DCVS回路の構成ブロツクすなわち最も単純な
形状であるDCVS論理モジユールの動作を簡単に
説明する。プリチヤージ期間中に、上方の
PMOSプリチヤージ・スイツチ１４，１６およ
び下方のNMOSプリチヤージ・スイツチ１８を
制御するプリチヤージ信号は低くなり、それ故論
理トリー１０を接地から絶縁し、正の電圧源に接
続する。それ故、内部ノードT0およびT1は高い
信号レベルに充電され、このレベルによつて相補
性トリー出力ノードF0および真のトリー出力ノ
ードF1が、右側にCMOSインバータ２０，２２
が、また左側に対応する部分が存在するため、低
くなる。PMOSフイードバツク・スイツチ２４
およびその対応部分は、プリチヤージ期間中内部
ノードT0およびT1を静的に高い状態に保持す
る。これらのスイツチは論理トリー１０内の電化
共有ノイズを減し、ノイズに対するマージンを改
善するものである。プリチヤージ信号が高くな
り、下方のプリチヤージ・スイツチ１８が閉じ
る、プリチヤージ期間後の評価期間中に、論理ト
リー１０に印加される相補性入力信号の値がどう
なつているかによつて、内部ノードT0またはT1
のいずれかが放電する。評価後、トリー出力ノー
ドF0およびF1と同様に、内部ノードT0の信号
は、内部ノードT1の信号と相補性にならなけれ
ばならない。CMOSインバータによつて、トリ
ー出力ノードF0およびF1は対応する内部ノード
T0およびT1と相補性になる。
形状であるDCVS論理モジユールの動作を簡単に
説明する。プリチヤージ期間中に、上方の
PMOSプリチヤージ・スイツチ１４，１６およ
び下方のNMOSプリチヤージ・スイツチ１８を
制御するプリチヤージ信号は低くなり、それ故論
理トリー１０を接地から絶縁し、正の電圧源に接
続する。それ故、内部ノードT0およびT1は高い
信号レベルに充電され、このレベルによつて相補
性トリー出力ノードF0および真のトリー出力ノ
ードF1が、右側にCMOSインバータ２０，２２
が、また左側に対応する部分が存在するため、低
くなる。PMOSフイードバツク・スイツチ２４
およびその対応部分は、プリチヤージ期間中内部
ノードT0およびT1を静的に高い状態に保持す
る。これらのスイツチは論理トリー１０内の電化
共有ノイズを減し、ノイズに対するマージンを改
善するものである。プリチヤージ信号が高くな
り、下方のプリチヤージ・スイツチ１８が閉じ
る、プリチヤージ期間後の評価期間中に、論理ト
リー１０に印加される相補性入力信号の値がどう
なつているかによつて、内部ノードT0またはT1
のいずれかが放電する。評価後、トリー出力ノー
ドF0およびF1と同様に、内部ノードT0の信号
は、内部ノードT1の信号と相補性にならなけれ
ばならない。CMOSインバータによつて、トリ
ー出力ノードF0およびF1は対応する内部ノード
T0およびT1と相補性になる。
DCVS回路には多くの利点がある。論理トリー
１０のNMOSスイツチの差動対２６を互いに適
切に結合するか、あるいは相補性のトリー出力ノ
ードF0，F1を、他の論理トリーにこれらの相補
性入力として結合し、これによつて第１図に示す
一群の論理モジユールからなるより強力なDCVS
回路を形成するかのいずれかによつて、すべての
論理機能を実施することができる。後者の場合、
このようなDCVS回路を、複数対の相補性入力と
複数対の相補性出力を有する、組合せ論理回路と
して形成してもよい。他の重要な点は相補性入力
信号の任意の組合せに対する正常な動作におい
て、DCVS回路が本質的に複線のものでなければ
ならない、すなわち、この場合のDCVS回路の各
論理モジユールがこれの実行する機能の結果を示
す一対の相補性出力をもたらさなけらばならない
ということである。
１０のNMOSスイツチの差動対２６を互いに適
切に結合するか、あるいは相補性のトリー出力ノ
ードF0，F1を、他の論理トリーにこれらの相補
性入力として結合し、これによつて第１図に示す
一群の論理モジユールからなるより強力なDCVS
回路を形成するかのいずれかによつて、すべての
論理機能を実施することができる。後者の場合、
このようなDCVS回路を、複数対の相補性入力と
複数対の相補性出力を有する、組合せ論理回路と
して形成してもよい。他の重要な点は相補性入力
信号の任意の組合せに対する正常な動作におい
て、DCVS回路が本質的に複線のものでなければ
ならない、すなわち、この場合のDCVS回路の各
論理モジユールがこれの実行する機能の結果を示
す一対の相補性出力をもたらさなけらばならない
ということである。
大規模集積回路（LSI）型の上述のDCVS回路
をテストする際の問題を軽減するため、「レベル
感知走査設計（level sensitive scan design）」
すなわちLSSD手法にしたがつて、シフト・レジ
スタ・ラツチ（SRL）をDCVSの設計に組み込む
ことが提案されている。この手法の詳細は、「第
14回設計オートメーシヨン会議議事録
（Proceedings of 14th Design Automation
Conference）」1977年６月、pp.462−468に掲載
された「LSIのテスト可能性に関する論理設計構
造（Ａ Logic Design Structure for LSI
Testability）」というＥ・Ｂ・アイケルバーガ他
（E.B.Eichelberger et al）の技術記事に記載さ
れている。従来の手法の一般的な構成を、第５図
に論理的に示す。この手法において、単一のトリ
ー出力（第１図に示す相補性トリー出力ノード
F0または真のトリー出力ノードF1のいずれかに
おける信号であつてもかまわない）が、DATA
線３０に与えられ、Ｃ−CLOCK線が高くなると
L1ラツチ３２にラツチされる。次いで、L1ラツ
チ３２の真の出力および相補性の出力＋L1、−L1
を使つて、L2ラツチ３４を駆動する。この手法
の他の実施方法の詳細は、Ｅ・Ｂ・アイケルバー
ガ他による上述の記事で説明されているものと同
じであることに、留意されたい。一方、上述の米
国出願に詳述したように、単一の固執欠陥として
モデル化することもできる、DCVS回路のほとん
どの製造欠陥または実際の故障は、互いに相補性
ではない、DCVSからの真及び補のトリー出力を
もたらす。このことが実際に生じるには、故障セ
ツト内の故障がDCVS回路に存在し、このような
故障がこの回路に出力に伝播した場合である。し
たがつて、この従来手法の問題は、製造欠陥をテ
ストする際に観察可能な点の数が少なくなること
である。
をテストする際の問題を軽減するため、「レベル
感知走査設計（level sensitive scan design）」
すなわちLSSD手法にしたがつて、シフト・レジ
スタ・ラツチ（SRL）をDCVSの設計に組み込む
ことが提案されている。この手法の詳細は、「第
14回設計オートメーシヨン会議議事録
（Proceedings of 14th Design Automation
Conference）」1977年６月、pp.462−468に掲載
された「LSIのテスト可能性に関する論理設計構
造（Ａ Logic Design Structure for LSI
Testability）」というＥ・Ｂ・アイケルバーガ他
（E.B.Eichelberger et al）の技術記事に記載さ
れている。従来の手法の一般的な構成を、第５図
に論理的に示す。この手法において、単一のトリ
ー出力（第１図に示す相補性トリー出力ノード
F0または真のトリー出力ノードF1のいずれかに
おける信号であつてもかまわない）が、DATA
線３０に与えられ、Ｃ−CLOCK線が高くなると
L1ラツチ３２にラツチされる。次いで、L1ラツ
チ３２の真の出力および相補性の出力＋L1、−L1
を使つて、L2ラツチ３４を駆動する。この手法
の他の実施方法の詳細は、Ｅ・Ｂ・アイケルバー
ガ他による上述の記事で説明されているものと同
じであることに、留意されたい。一方、上述の米
国出願に詳述したように、単一の固執欠陥として
モデル化することもできる、DCVS回路のほとん
どの製造欠陥または実際の故障は、互いに相補性
ではない、DCVSからの真及び補のトリー出力を
もたらす。このことが実際に生じるには、故障セ
ツト内の故障がDCVS回路に存在し、このような
故障がこの回路に出力に伝播した場合である。し
たがつて、この従来手法の問題は、製造欠陥をテ
ストする際に観察可能な点の数が少なくなること
である。
さらに、「IBMテクニカル・デイスクロージ
ヤ・ブルテン」Vol.27、No.10B、1985年３月、
pp.6148−6152に掲載された、Ｊ・Ｂ・ヒクソン
他（J.B.Hickson et al）による「差動カスケー
ド電圧スイツチ回路のテスト方式（Testing
Scheme for Differential Cascode Voltage
Switch Circuits）」という最近の技術記事には、
排他的OR回路をあらゆるDCVS回路の出力に入
れ、かつその出力値が妥当な状態にあるかどうか
を検出することによつて、DCVS回路の観察可能
性を拡張するテスト方式が記載されている。しか
しながら、このテスト方式は既存のLSSD方式と
は大幅に異なるものであつて、各DCVS論理トリ
ーに単一の排他的OR回路を設けるという点で、
かなりの間接費を必要とするものである。さら
に、このテスト方式はチツプを通るバスとなつて
いるSTILLHI？というエラー・フラグ線の他に、
適正な信号強度を確保するための複雑な階層的な
配線を必要とするものである。
ヤ・ブルテン」Vol.27、No.10B、1985年３月、
pp.6148−6152に掲載された、Ｊ・Ｂ・ヒクソン
他（J.B.Hickson et al）による「差動カスケー
ド電圧スイツチ回路のテスト方式（Testing
Scheme for Differential Cascode Voltage
Switch Circuits）」という最近の技術記事には、
排他的OR回路をあらゆるDCVS回路の出力に入
れ、かつその出力値が妥当な状態にあるかどうか
を検出することによつて、DCVS回路の観察可能
性を拡張するテスト方式が記載されている。しか
しながら、このテスト方式は既存のLSSD方式と
は大幅に異なるものであつて、各DCVS論理トリ
ーに単一の排他的OR回路を設けるという点で、
かなりの間接費を必要とするものである。さら
に、このテスト方式はチツプを通るバスとなつて
いるSTILLHI？というエラー・フラグ線の他に、
適正な信号強度を確保するための複雑な階層的な
配線を必要とするものである。
第２図には、この発明の基本シフト・レジス
タ・ラツチ（SRL）構成のブロツク線図が示さ
れている。多数の論理機能を行なわなければなら
ないデータ処理システムなどの設計において、大
規模集積回路（LSI）が半導体チツプを与え、こ
れらチツプの各々は関連するDCVS回路（図示せ
ず）に結合しなければならない、多数の第２図に
示した基本SRL構成を有している。基本SRL構
成はシステム論理の単一の２進ビツト位置を表
し、L1ラツチ３２とL2ラツチ３４からなるもの
であり、上述のアイケルバーガ他の記事に詳細に
開示されている単一ラツチ構成または２重ラツチ
構成のいずれかにしたがつて、構成できるもので
ある。第２図には、例として単一ラツチ形式だけ
が示されていることに留意されたい。従来の
SRL構成とは異なり、この発明の基本SRL構成
は付加的な制御回路３６を有するように調整され
ているので、「機能モード」および「LSSDモー
ド」という従来の動作モードの他に、「DCVSテ
スト捕捉モード」という独自のモードをサポート
することができる。
タ・ラツチ（SRL）構成のブロツク線図が示さ
れている。多数の論理機能を行なわなければなら
ないデータ処理システムなどの設計において、大
規模集積回路（LSI）が半導体チツプを与え、こ
れらチツプの各々は関連するDCVS回路（図示せ
ず）に結合しなければならない、多数の第２図に
示した基本SRL構成を有している。基本SRL構
成はシステム論理の単一の２進ビツト位置を表
し、L1ラツチ３２とL2ラツチ３４からなるもの
であり、上述のアイケルバーガ他の記事に詳細に
開示されている単一ラツチ構成または２重ラツチ
構成のいずれかにしたがつて、構成できるもので
ある。第２図には、例として単一ラツチ形式だけ
が示されていることに留意されたい。従来の
SRL構成とは異なり、この発明の基本SRL構成
は付加的な制御回路３６を有するように調整され
ているので、「機能モード」および「LSSDモー
ド」という従来の動作モードの他に、「DCVSテ
スト捕捉モード」という独自のモードをサポート
することができる。
DCVSテスト捕捉モードを説明する前に、他の
２つのモードの動作を第２図を参照して説明す
る。DCVS回路の各々は前述の構成ブロツクすな
わち論理モジユールを任意に組み合せたものでよ
く、少なくとも一対の真のトリー出力と相補性の
トリー出力をもたらす。これらの対となつたトリ
ー出力はそれぞれ、対応するDATA線３０と−
DATA線３８に与えられる。機能モードの際に、
基本SRL構成は通常、Ｃ−CLOCK信号を受け取
り、この信号はL1ラツチ３２をDATA線３０に
よつて提示される状態にセツトするように動作可
能である。L1ラツチ３２にラツチされ、＋L1線４
０および−L1線４２に相補性信号として与えら
れたDATA信号を次いで、以降のDCVS回路
（図示せず）に供給し、正規のシステム動作を行
なわせることができる。機能モードにおいて、線
４４のTEST信号と、Ｂ−CLOCK信号は不動作
であるから、＋L1線４０の信号はL2ラツチ３４に
ラツチされない。
２つのモードの動作を第２図を参照して説明す
る。DCVS回路の各々は前述の構成ブロツクすな
わち論理モジユールを任意に組み合せたものでよ
く、少なくとも一対の真のトリー出力と相補性の
トリー出力をもたらす。これらの対となつたトリ
ー出力はそれぞれ、対応するDATA線３０と−
DATA線３８に与えられる。機能モードの際に、
基本SRL構成は通常、Ｃ−CLOCK信号を受け取
り、この信号はL1ラツチ３２をDATA線３０に
よつて提示される状態にセツトするように動作可
能である。L1ラツチ３２にラツチされ、＋L1線４
０および−L1線４２に相補性信号として与えら
れたDATA信号を次いで、以降のDCVS回路
（図示せず）に供給し、正規のシステム動作を行
なわせることができる。機能モードにおいて、線
４４のTEST信号と、Ｂ−CLOCK信号は不動作
であるから、＋L1線４０の信号はL2ラツチ３４に
ラツチされない。
SCANIN線のデータがDCVS回路以外の何ら
かの入力源からL1ラツチ３２およびL2ラツチ３
４へシフトされたとき、あるいはこれらのラツチ
の内容がシフト・アウトされるものであるとき、
基本SRL構成はLSSDモードで動作するようにな
されている。LSSDモードにおいて、Ａ−
CLOCKおよびＢ−CLOCKの信号は論理０とな
つている線４４上のTEST信号によつて作動させ
られ、第２図の基本SRL構成をこの技術で周知
の他のSRL構成と、シフト・レジスタ的に互い
に接続することを可能とするようになる。Ａ−
CLOCK信号の活動化は、SCANIN線に提示され
るデータにしたがつてL1ラツチ３２をセツトす
るのに有効である。次いで、Ｂ−CLOCK信号が
活動化されたときに、L1ラツチ３２からの＋L1
線４０の出力信号はAND回路４６によつてL2ラ
ツチ３４にラツチされる。AND回路４６への他
の使用許可入力は、インバータ５０の出力であ
り、この出力は次いでTEST線４４に接続され
る。もちろん、線５２または５４上のL2ラツチ
３４の出力を、Ａ−CLOCKおよびＢ−CLOCK
信号を反復して活動化することによつて、
SCANIN線から以降のSRL構成に与えることが
できる。
かの入力源からL1ラツチ３２およびL2ラツチ３
４へシフトされたとき、あるいはこれらのラツチ
の内容がシフト・アウトされるものであるとき、
基本SRL構成はLSSDモードで動作するようにな
されている。LSSDモードにおいて、Ａ−
CLOCKおよびＢ−CLOCKの信号は論理０とな
つている線４４上のTEST信号によつて作動させ
られ、第２図の基本SRL構成をこの技術で周知
の他のSRL構成と、シフト・レジスタ的に互い
に接続することを可能とするようになる。Ａ−
CLOCK信号の活動化は、SCANIN線に提示され
るデータにしたがつてL1ラツチ３２をセツトす
るのに有効である。次いで、Ｂ−CLOCK信号が
活動化されたときに、L1ラツチ３２からの＋L1
線４０の出力信号はAND回路４６によつてL2ラ
ツチ３４にラツチされる。AND回路４６への他
の使用許可入力は、インバータ５０の出力であ
り、この出力は次いでTEST線４４に接続され
る。もちろん、線５２または５４上のL2ラツチ
３４の出力を、Ａ−CLOCKおよびＢ−CLOCK
信号を反復して活動化することによつて、
SCANIN線から以降のSRL構成に与えることが
できる。
さらに、Ａ−CLOCK信号はＢ−CLOCK信号
と重ならない、またはこの信号と位相がずれてい
る。アイケルバーガ他の上述の記事に詳述されて
いるように、これらのクロツク信号の実施時の詳
細（周波数、幅および位相の違い）はL1ラツチ
３２またはL2ラツチ３４を確実にセツトするの
に必要な時間と、関連するDCVS回路によるある
程度の最大遅延量の関数である。
と重ならない、またはこの信号と位相がずれてい
る。アイケルバーガ他の上述の記事に詳述されて
いるように、これらのクロツク信号の実施時の詳
細（周波数、幅および位相の違い）はL1ラツチ
３２またはL2ラツチ３４を確実にセツトするの
に必要な時間と、関連するDCVS回路によるある
程度の最大遅延量の関数である。
ここで、DCVSテスト捕捉モードを説明する。
このモードをサポートするのに追加しなければな
らない事項には、排他的OR（XOR）回路５６が
含まれており、この回路はDATA線３０および
−DATA線３８に接続されている。XOR回路５
６をL2ラツチ３４の前に導入し、機能モードに
おける性能への影響を少なくする。さらに、
TEST線４４をこのモードにおいて活動させ、
AND回路４６を使用禁止とし、かつＢ−
CLOCK信号が活動化されたときに、線３０およ
び３８の相補性トリー出力の排他的論理和のとら
れた結果を、AND回路５８およびOR回路４８を
会してL2ラツチ３４にラツチする。DCVSテス
ト捕捉モードを単独で使つて、DCVS回路をテス
トすることはできないが、以下で説明するよう
に、LSSDモードと組み合わせて使うことができ
ることに留意されたい。
このモードをサポートするのに追加しなければな
らない事項には、排他的OR（XOR）回路５６が
含まれており、この回路はDATA線３０および
−DATA線３８に接続されている。XOR回路５
６をL2ラツチ３４の前に導入し、機能モードに
おける性能への影響を少なくする。さらに、
TEST線４４をこのモードにおいて活動させ、
AND回路４６を使用禁止とし、かつＢ−
CLOCK信号が活動化されたときに、線３０およ
び３８の相補性トリー出力の排他的論理和のとら
れた結果を、AND回路５８およびOR回路４８を
会してL2ラツチ３４にラツチする。DCVSテス
ト捕捉モードを単独で使つて、DCVS回路をテス
トすることはできないが、以下で説明するよう
に、LSSDモードと組み合わせて使うことができ
ることに留意されたい。
第３図は複数個の第２図のSRL構成をDCVS回
路の出力側で、どのように相互接続するかを略図
的に示したものである。図面を簡潔にするため、
第３図がDCVS回路の入力側で同じ態様で相互接
続されている同様なSRL構成を示していないこ
とに留意されたい。既存のLSSD方式と比較した
場合、与えなければならない付加的な線が、
TEST線４４だけであることが、第３図より明ら
かであろう。図示のように、複数個のL1ラツチ
３２とL2ラツチ３４が、カスケード状に相互接
続されている。L2ラツチ３４の出力線５２また
は５４のいずれかが以降のL1ラツチ３２の
SCANIN線に接続されている。最後のSRL構成
がカスケードに接続されると、そのL2ラツチ３
４の出力線５２または５４のいずれかが
SCANOUT端子に接続される。外部入力源が最
初のL1ラツチ３２へのSCANIN線に接続されて
おり、この線は走査データを相互接続されたすべ
ての基本SRL構成に入力する。さらに、基本
SRL構成のそれぞれはDCVS回路に接続されてい
るので、線３０および３８の対応する相補性トリ
ー出力を受け取る。L1ラツチ３２の各々からの
出力線４０および４２は、以降のDCVS回路に接
続されている。
路の出力側で、どのように相互接続するかを略図
的に示したものである。図面を簡潔にするため、
第３図がDCVS回路の入力側で同じ態様で相互接
続されている同様なSRL構成を示していないこ
とに留意されたい。既存のLSSD方式と比較した
場合、与えなければならない付加的な線が、
TEST線４４だけであることが、第３図より明ら
かであろう。図示のように、複数個のL1ラツチ
３２とL2ラツチ３４が、カスケード状に相互接
続されている。L2ラツチ３４の出力線５２また
は５４のいずれかが以降のL1ラツチ３２の
SCANIN線に接続されている。最後のSRL構成
がカスケードに接続されると、そのL2ラツチ３
４の出力線５２または５４のいずれかが
SCANOUT端子に接続される。外部入力源が最
初のL1ラツチ３２へのSCANIN線に接続されて
おり、この線は走査データを相互接続されたすべ
ての基本SRL構成に入力する。さらに、基本
SRL構成のそれぞれはDCVS回路に接続されてい
るので、線３０および３８の対応する相補性トリ
ー出力を受け取る。L1ラツチ３２の各々からの
出力線４０および４２は、以降のDCVS回路に接
続されている。
再度第３図を参照して、この発明の改善された
テスト可能性を使用するテスト・プロトコルを説
明する。LSSDモードでの作動中に、入力テス
ト・パターン（確定的またはランダムな）が論理
０のTEST信号によるＡ−CLOCK信号およびＢ
−CLOCK信号の複数サイクルを使つて、DCVS
回路の入力側に配置されたカスケード接続された
基本SRL構成中へ走査される。ついで、DCVSテ
スト捕捉モードでの作動中に、論理１の線４４上
のTEST信号によるＢ−CLOCK信号を使つて、
DCVS回路の応答がDCVS回路の出力側に配置さ
れた、複数個の基本SRL構成にラツチされる。
結果として、DCVS回路からの相補性トリー出力
の排他的論理和のとられた結果が、それぞれ対応
するL2ラツチ３４にラツチされる。この応答は
次いで、LSSDモードでの作動中に、論理０の線
４４上のTEST信号によるＡ−CLOCK信号およ
びＢ−CLOCK信号の複数サイクルを使つて、ス
キヤン・アウトされる、すなわちSCANOUT端
子へ順次提示される。SCANOUT端子に現れる
この応答が、DCVS回路が単一の欠陥を内部に含
んでいるかどうかを示すものであることが、当分
野の技術者には容易に理解できよう。また、L1
ラツチ３２のＣ−CLOCKポートおよびDATAポ
ートをテストし、上述のように適正なテスト動作
を確認しなければならないが、これは比較的単純
なものであつて、TEST信号を線４４上で論理０
に保持し、若干のパターンを走査し、応答をＣ−
CLOCKを使つてラツチし、かつ結果をスキヤ
ン・アウトすることによつて行なうことができる
ものである。この発明による手法の有効性を評価
するために、上述の米国出願に記載したDCVS回
路をブーリアン・レベルで表したものに基づいた
欠陥シミユレータを使つて、各種のDCVS構成に
対して、欠陥範囲統計値（すなわち、所定数のテ
スト・パターンについて検出された欠陥の割合）
を与えた。これを行なうにあたつて、トリー出力
（真のものおよび相補性のもの）の各々をマスク
したので、あらゆる場合に、次の組合せのうちひ
とつだけが可能となる（すべての論理トリーに対
して）。
テスト可能性を使用するテスト・プロトコルを説
明する。LSSDモードでの作動中に、入力テス
ト・パターン（確定的またはランダムな）が論理
０のTEST信号によるＡ−CLOCK信号およびＢ
−CLOCK信号の複数サイクルを使つて、DCVS
回路の入力側に配置されたカスケード接続された
基本SRL構成中へ走査される。ついで、DCVSテ
スト捕捉モードでの作動中に、論理１の線４４上
のTEST信号によるＢ−CLOCK信号を使つて、
DCVS回路の応答がDCVS回路の出力側に配置さ
れた、複数個の基本SRL構成にラツチされる。
結果として、DCVS回路からの相補性トリー出力
の排他的論理和のとられた結果が、それぞれ対応
するL2ラツチ３４にラツチされる。この応答は
次いで、LSSDモードでの作動中に、論理０の線
４４上のTEST信号によるＡ−CLOCK信号およ
びＢ−CLOCK信号の複数サイクルを使つて、ス
キヤン・アウトされる、すなわちSCANOUT端
子へ順次提示される。SCANOUT端子に現れる
この応答が、DCVS回路が単一の欠陥を内部に含
んでいるかどうかを示すものであることが、当分
野の技術者には容易に理解できよう。また、L1
ラツチ３２のＣ−CLOCKポートおよびDATAポ
ートをテストし、上述のように適正なテスト動作
を確認しなければならないが、これは比較的単純
なものであつて、TEST信号を線４４上で論理０
に保持し、若干のパターンを走査し、応答をＣ−
CLOCKを使つてラツチし、かつ結果をスキヤ
ン・アウトすることによつて行なうことができる
ものである。この発明による手法の有効性を評価
するために、上述の米国出願に記載したDCVS回
路をブーリアン・レベルで表したものに基づいた
欠陥シミユレータを使つて、各種のDCVS構成に
対して、欠陥範囲統計値（すなわち、所定数のテ
スト・パターンについて検出された欠陥の割合）
を与えた。これを行なうにあたつて、トリー出力
（真のものおよび相補性のもの）の各々をマスク
したので、あらゆる場合に、次の組合せのうちひ
とつだけが可能となる（すべての論理トリーに対
して）。
(1) 両方のトリー出力が現れる。
(2) 真のトリー出力だけが現れる（相補性のトリ
ー出力はマスクされ、一定値に保持される）。
ー出力はマスクされ、一定値に保持される）。
(3) 相補性のトリー出力だけが現れる。
(4) 両方のトリー出力の排他的論理和だけが現れ
る。
る。
この構成によつて、DCVSの構成をシミユレー
トし、範囲内での出力の出現性の影響を評価する
ことができる。この場合も、上述のマスキングの
影響を受けるトリー出力だけが、SRL構成への
入力に現れる出力となる。
トし、範囲内での出力の出現性の影響を評価する
ことができる。この場合も、上述のマスキングの
影響を受けるトリー出力だけが、SRL構成への
入力に現れる出力となる。
シミユレートした多数のDCVS構成のうち、こ
の明細書ではシミユレーシヨンの結果の２つの例
を示す。最初の例は第２図に示した論理モジユー
ル構造である。入力の組合せの数が少ないため
（たとえば、16）、入力パターンとして使うことの
できるパターンがすべて、論理モジユール構造に
印加できた。露呈した結果を以下の表１にまとめ
た。
の明細書ではシミユレーシヨンの結果の２つの例
を示す。最初の例は第２図に示した論理モジユー
ル構造である。入力の組合せの数が少ないため
（たとえば、16）、入力パターンとして使うことの
できるパターンがすべて、論理モジユール構造に
印加できた。露呈した結果を以下の表１にまとめ
た。
表１ 第１図の論理モジユールで露呈しなかつた
欠陥 出力の出現性 露呈しなかつた欠陥 両方のトリー出力 ０ 真のトリー出力のみ ５ 相補性のトリー出力のみ ８ XOR ０ 一方のトリー出力だけが現れる場合、２つの形
式の欠陥は露呈しない。この特定のトリー出力を
固定させるもの（すなわち、バツフアおよびプリ
チヤージ回路１２の欠陥）またはトリー出力の一
方のみに影響をおよぼすもののいずれかが存在す
る。後者の場合の例は、第１図のNMOSスイツ
チＸの０に固定される欠陥、または１に固定され
る欠陥であつて、相補性のトリー出力F0だけを
現わすものである。表１に示した結果から、
XORの出現性は両方のトリー出力の出現性と等
しいことが明らかである。また、いずれもトリー
出力の一方だけが現れる場合よりもすぐれている
ことが、明らかである。
欠陥 出力の出現性 露呈しなかつた欠陥 両方のトリー出力 ０ 真のトリー出力のみ ５ 相補性のトリー出力のみ ８ XOR ０ 一方のトリー出力だけが現れる場合、２つの形
式の欠陥は露呈しない。この特定のトリー出力を
固定させるもの（すなわち、バツフアおよびプリ
チヤージ回路１２の欠陥）またはトリー出力の一
方のみに影響をおよぼすもののいずれかが存在す
る。後者の場合の例は、第１図のNMOSスイツ
チＸの０に固定される欠陥、または１に固定され
る欠陥であつて、相補性のトリー出力F0だけを
現わすものである。表１に示した結果から、
XORの出現性は両方のトリー出力の出現性と等
しいことが明らかである。また、いずれもトリー
出力の一方だけが現れる場合よりもすぐれている
ことが、明らかである。
DCVSの構成の第２の例はテキサス・インスト
ルメント社の74181ALUとほぼ等しいものであ
る。この構成には他の論理トリーに対する入力を
制御することに役立つ数種類のトリー出力を有す
る18の論理トリーがある。この構成に対して、機
能的な入力だけを使うように注意して、擬似ラン
ダム入力を使用した。すなわち、互いに相補性で
あると考えられる、一対の入力の一方だけをラン
ダムに取り上げ、他方の入力を明示的に相補性に
セツトする。この場合に、100000個の入力パター
ンの後で露呈した結果を、表２に挙げる。
ルメント社の74181ALUとほぼ等しいものであ
る。この構成には他の論理トリーに対する入力を
制御することに役立つ数種類のトリー出力を有す
る18の論理トリーがある。この構成に対して、機
能的な入力だけを使うように注意して、擬似ラン
ダム入力を使用した。すなわち、互いに相補性で
あると考えられる、一対の入力の一方だけをラン
ダムに取り上げ、他方の入力を明示的に相補性に
セツトする。この場合に、100000個の入力パター
ンの後で露呈した結果を、表２に挙げる。
表２ ALU構成で露呈しなかつた欠陥
出力の出現性 露呈しなかつた欠陥
両方のトリー出力 ３
真のトリー出力のみ 43
相補性のトリー出力のみ 33
XOR ３
この場合も、XOR方式がトリー出力の一方だ
けが現れる場合よりも有利なことが判明した。興
味深いのは、XORが現れる場合、または両方の
トリー出力が現れる場合のいずれにおいても露呈
しない欠陥のひとつが、ALU構成の冗長性に関
連していることがわかることである。この特定の
場合について、実施される機能は３方XORで、
２つの入力が互いに依存しているものである。入
力を再配列するだけのXOR論理トリーの簡単な
変更によつて、ALU構成の機能を変更せずに、
この問題を解決できた（すなわち、欠陥として考
えられるものがすべて露呈した）。
けが現れる場合よりも有利なことが判明した。興
味深いのは、XORが現れる場合、または両方の
トリー出力が現れる場合のいずれにおいても露呈
しない欠陥のひとつが、ALU構成の冗長性に関
連していることがわかることである。この特定の
場合について、実施される機能は３方XORで、
２つの入力が互いに依存しているものである。入
力を再配列するだけのXOR論理トリーの簡単な
変更によつて、ALU構成の機能を変更せずに、
この問題を解決できた（すなわち、欠陥として考
えられるものがすべて露呈した）。
XOR回路５６からなる付加的な制御回路を含
んでおり、付加的なTEST入力４４の制御を受け
たトリー出力の両方の排他的論理和により、
DCVS回路の単一のトリー出力のラツチングを置
き換えることを可能とする基本SRL構成を説明
した。上記形態の基本SRL構成が有利なのは、
テスト中に完全な観察可能性を維持できるだけで
なく、高度な観測可能性を与えるのに、既存の
LSSD方式に必要な変更が最小限のものですむと
いうことである。
んでおり、付加的なTEST入力４４の制御を受け
たトリー出力の両方の排他的論理和により、
DCVS回路の単一のトリー出力のラツチングを置
き換えることを可能とする基本SRL構成を説明
した。上記形態の基本SRL構成が有利なのは、
テスト中に完全な観察可能性を維持できるだけで
なく、高度な観測可能性を与えるのに、既存の
LSSD方式に必要な変更が最小限のものですむと
いうことである。
この発明の基本SRL構成はDCVS回路をテスト
するためのものであるが、理解しなければならな
いのは、この構成をDCVS回路と同じ作動特性を
有する他の組合せ論理回路をテストするのにも使
えるということである。関連技術分野の技術者に
は、この発明の改変や変更をこの発明の精神およ
び範囲を逸脱することなく行なえることが明らか
であろう。たとえば、機能モード中に単にＢ−
CLOCK信号をも活動させ、かつL2ラツチ３４の
出力を（L1ラツチ３２の出力ではなく）以降の
DCVS回路に接続することによつて、第２図また
は第３図に示した単一ラツチ形態の基本SRL構
成を２重ラツチ形態に簡単に変更できる。この変
更によつて、正規のシステム動作を以前と同様に
続けられることは明らかである。
するためのものであるが、理解しなければならな
いのは、この構成をDCVS回路と同じ作動特性を
有する他の組合せ論理回路をテストするのにも使
えるということである。関連技術分野の技術者に
は、この発明の改変や変更をこの発明の精神およ
び範囲を逸脱することなく行なえることが明らか
であろう。たとえば、機能モード中に単にＢ−
CLOCK信号をも活動させ、かつL2ラツチ３４の
出力を（L1ラツチ３２の出力ではなく）以降の
DCVS回路に接続することによつて、第２図また
は第３図に示した単一ラツチ形態の基本SRL構
成を２重ラツチ形態に簡単に変更できる。この変
更によつて、正規のシステム動作を以前と同様に
続けられることは明らかである。
Ｆ 発明の効果
以上説明したように、この発明によれば、既存
のLSSD方式に適合しており、DCVS回路などの
特定の型式の組合せ論理回路の高度なテスト可能
性を提供するにあたつて必要なオーバー・ヘツド
が最小限なものである、改善されたシフト・レジ
スタ・ラツチ（SRL）構成が与えられる。
のLSSD方式に適合しており、DCVS回路などの
特定の型式の組合せ論理回路の高度なテスト可能
性を提供するにあたつて必要なオーバー・ヘツド
が最小限なものである、改善されたシフト・レジ
スタ・ラツチ（SRL）構成が与えられる。
第１図は、論理トリーとこれに関連するバツフ
アおよびプリチヤージ回路からなる、DCVS論理
モジユールの例の図である。第２図は、この発明
による基本シフト・レジスタ・ラツチ（SRL）
構成の構造の図である。第３図は、複数個の第２
図のSRL構成を相互に接続し、シフト・レジス
タ・チエインを与える太陽を示す図である。第４
図は、従来技術のDCVS回路の図である。第５図
は、SRLをDCVSの設計に組み込むための従来技
術の構造の図である。 １０……論理トリー、１２……バツフアおよび
プリチヤージ回路、１４，１６……PMOSプリ
チヤージ・スイツチ、１８……NMOSプリチヤ
ージ・スイツチ、２０，２２……CMOSインバ
ータ、２４……PMOSフイードバツク・スイツ
チ、２６……差動対、３０……DATA線、３２
……L1ラツチ、３４……L2ラツチ、３６……制
御回路、３８……−DATA線、４０……＋L1線、
４２……−L1線、４４……線、４４……TEST
線、４６……AND回路、４８……OR回路、５０
……インバータ、５２，５４……線、５２，５４
……出力線、５６……排他的OR（XOR）回路、
５８……AND回路、F0……相補性トリー出力ノ
ード、F1……真のトリー出力ノード、F0i，F1i
……トリー出力、＋L1……真の出力、−L1……相
補性の出力、PI0i，PI1i……一次入力、T0……
相補性内部ノード、T1……真の内部ノード。
アおよびプリチヤージ回路からなる、DCVS論理
モジユールの例の図である。第２図は、この発明
による基本シフト・レジスタ・ラツチ（SRL）
構成の構造の図である。第３図は、複数個の第２
図のSRL構成を相互に接続し、シフト・レジス
タ・チエインを与える太陽を示す図である。第４
図は、従来技術のDCVS回路の図である。第５図
は、SRLをDCVSの設計に組み込むための従来技
術の構造の図である。 １０……論理トリー、１２……バツフアおよび
プリチヤージ回路、１４，１６……PMOSプリ
チヤージ・スイツチ、１８……NMOSプリチヤ
ージ・スイツチ、２０，２２……CMOSインバ
ータ、２４……PMOSフイードバツク・スイツ
チ、２６……差動対、３０……DATA線、３２
……L1ラツチ、３４……L2ラツチ、３６……制
御回路、３８……−DATA線、４０……＋L1線、
４２……−L1線、４４……線、４４……TEST
線、４６……AND回路、４８……OR回路、５０
……インバータ、５２，５４……線、５２，５４
……出力線、５６……排他的OR（XOR）回路、
５８……AND回路、F0……相補性トリー出力ノ
ード、F1……真のトリー出力ノード、F0i，F1i
……トリー出力、＋L1……真の出力、−L1……相
補性の出力、PI0i，PI1i……一次入力、T0……
相補性内部ノード、T1……真の内部ノード。
Claims (1)
- 【特許請求の範囲】 １ 少なくとも一つの出力線対を有し、正常に機
能する時に前記出力線対上に相補性の出力信号を
発生し、欠陥を有する時に前記出力線対上に非相
補性出力を発生する組合せ論理回路をテストする
ためのシフト・レジスタ・ラツチ装置において、 (a) 前記組合せ論理回路の前記出力線対の一方に
結合され且つ第１クロツク信号列が供給され
て、前記第１クロツク信号列の各期間中に、前
記出力線対の前記一方からの信号を出力して保
持する第１ラツチ装置と、 (b) 前記第１ラツチ装置に結合され且つ第２クロ
ツク手段が供給されて、前記第２クロツク信号
列の各期間中に、前記第１ラツチ装置から出力
される信号を出力線上に発生して保持する第２
ラツチ装置と、 (c) 前記組合せ論理回路の前記出力線対に接続さ
れた排他的OR回路手段と、前記第１ラツチ装
置から前記第２ラツチ装置への結合をデイスエ
ーブルする手段とを有し、且つテスト制御信号
が供給され、前記テスト制御信号に応答して、
前記第２ラツチ装置の前記出力線上に前記出力
線対の排他的論理和の結果を発生して保持する
制御回路手段と、 を備えたことを特徴とする前記シフト・レジス
タ・ラツチ装置。 ２ 特許請求の範囲第１項記載のシフト・レジス
タ・ラツチ装置において、 複数の前記出力線対と、 前記各出力線対に対応する前記第１ラツチ装置
と前記第２ラツチ装置と前記制御回路手段とを含
む組と、 スキヤン・イン線と、 スキヤン・アウト線と、 前記第１ラツチ装置に設けられたスキヤン・イ
ン入力端子と、 前記第２クロツク信号列と位相のずれた関係の
第３クロツク信号列が供給されて、前記第３クロ
ツク信号列の各期間中に、前記スキヤン・イン入
力端子上の信号を前記第１ラツチ装置の出力に発
生して保持する前記第１ラツチ装置に設けられた
第３クロツク信号入力端子と、 前記組の最後以外の組の前記第２ラツチ装置の
前記出力線を連続する組の前記第１ラツチ装置の
前記スキヤン・イン入力端子に結合する接続手段
と、前記組の最初の組の前記第１ラツチ装置の前
記スキヤン・イン入力端子を前記スキヤン・イン
線に接続する手段と、 前記組の最後の組の前記第２ラツチ装置の前記
出力線を前記スキヤン・アウト線に接続する手段
と、を有する前記シフト・レジスタ・ラツチ装
置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US850189 | 1986-04-10 | ||
| US06/850,189 US4698830A (en) | 1986-04-10 | 1986-04-10 | Shift register latch arrangement for enhanced testability in differential cascode voltage switch circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62243037A JPS62243037A (ja) | 1987-10-23 |
| JPH0544690B2 true JPH0544690B2 (ja) | 1993-07-07 |
Family
ID=25307502
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62035962A Granted JPS62243037A (ja) | 1986-04-10 | 1987-02-20 | シフト・レジスタ・ラツチ装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4698830A (ja) |
| EP (1) | EP0240719B1 (ja) |
| JP (1) | JPS62243037A (ja) |
| CA (1) | CA1260079A (ja) |
| DE (1) | DE3776178D1 (ja) |
Families Citing this family (26)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR900008022B1 (ko) * | 1986-10-16 | 1990-10-29 | 페어차일드 세미콘덕터 코퍼레이션 | 동기배열논리회로 및 시스템 |
| DE3639577A1 (de) * | 1986-11-20 | 1988-05-26 | Siemens Ag | Logikbaustein zur erzeugung von ungleich verteilten zufallsmustern fuer integrierte schaltungen |
| JPH0682146B2 (ja) * | 1986-12-22 | 1994-10-19 | 日本電気株式会社 | スキヤンパス方式の論理集積回路 |
| JPS63182585A (ja) * | 1987-01-26 | 1988-07-27 | Toshiba Corp | テスト容易化機能を備えた論理回路 |
| JPH071493B2 (ja) * | 1987-06-11 | 1995-01-11 | 三菱電機株式会社 | テスト補助回路 |
| US4935646A (en) * | 1989-02-22 | 1990-06-19 | International Business Machines Corporation | Fully static CMOS cascode voltage switch logic systems |
| US5018144A (en) * | 1989-04-28 | 1991-05-21 | International Business Machines Corporation | Logic performance verification and transition fault detection |
| JPH0787040B2 (ja) * | 1990-01-26 | 1995-09-20 | 株式会社東芝 | シフトレジスタ |
| US5045801A (en) * | 1990-05-29 | 1991-09-03 | The United States Of America As Represented By The Secretary Of The Air Force | Metastable tolerant asynchronous interface |
| US5228045A (en) * | 1990-08-06 | 1993-07-13 | Ncr Corporation | Test driver for connecting a standard test port integrated circuit chip to a controlling computer |
| US5299136A (en) * | 1991-06-05 | 1994-03-29 | International Business Machines Corp. | Fully testable DCVS circuits with single-track global wiring |
| US5272397A (en) * | 1992-03-27 | 1993-12-21 | International Business Machines Corp. | Basic DCVS circuits with dual function load circuits |
| US5389836A (en) * | 1993-06-04 | 1995-02-14 | International Business Machines Corporation | Branch isolation circuit for cascode voltage switch logic |
| US5416362A (en) * | 1993-09-10 | 1995-05-16 | Unisys Corporation | Transparent flip-flop |
| US5642362A (en) * | 1994-07-20 | 1997-06-24 | International Business Machines Corporation | Scan-based delay tests having enhanced test vector pattern generation |
| US6353903B1 (en) | 1994-10-28 | 2002-03-05 | International Business Machines Corporation | Method and apparatus for testing differential signals |
| US5640402A (en) * | 1995-12-08 | 1997-06-17 | International Business Machines Corporation | Fast flush load of LSSD SRL chains |
| US7444575B2 (en) * | 2000-09-21 | 2008-10-28 | Inapac Technology, Inc. | Architecture and method for testing of an integrated circuit device |
| DE10109558C1 (de) * | 2001-02-28 | 2003-01-30 | Siemens Ag | Empfängerseitige Zusatzschaltung für den Boundary Scan bei der Datenübertragung mit differentiellen Signalen |
| JP3955196B2 (ja) * | 2001-09-05 | 2007-08-08 | 富士通株式会社 | 試験回路および半導体集積回路装置 |
| US8001439B2 (en) * | 2001-09-28 | 2011-08-16 | Rambus Inc. | Integrated circuit testing module including signal shaping interface |
| US20040019841A1 (en) * | 2002-07-25 | 2004-01-29 | Ong Adrian E. | Internally generating patterns for testing in an integrated circuit device |
| US7313740B2 (en) * | 2002-07-25 | 2007-12-25 | Inapac Technology, Inc. | Internally generating patterns for testing in an integrated circuit device |
| US8286046B2 (en) | 2001-09-28 | 2012-10-09 | Rambus Inc. | Integrated circuit testing module including signal shaping interface |
| US8166361B2 (en) | 2001-09-28 | 2012-04-24 | Rambus Inc. | Integrated circuit testing module configured for set-up and hold time testing |
| US7194706B2 (en) * | 2004-07-27 | 2007-03-20 | International Business Machines Corporation | Designing scan chains with specific parameter sensitivities to identify process defects |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5778698A (en) * | 1980-08-07 | 1982-05-17 | Ibm | Carry register for check and test |
| JPS57182855A (en) * | 1981-05-07 | 1982-11-10 | Toshiba Corp | Operation confirming system for one-chip microcomputer |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4070648A (en) * | 1976-06-18 | 1978-01-24 | Ncr Corporation | Computer to computer communication system |
| JPS5745750A (en) * | 1980-09-01 | 1982-03-15 | Fanuc Ltd | Transmission switching device having open line detecting function and industrial robot using said device |
| JPS5928725A (ja) * | 1982-08-09 | 1984-02-15 | Hitachi Ltd | 論理方式 |
| US4542505A (en) * | 1983-11-14 | 1985-09-17 | Burroughs Corporation | Adjustable system for skew comparison of digital signals |
| US4602210A (en) * | 1984-12-28 | 1986-07-22 | General Electric Company | Multiplexed-access scan testable integrated circuit |
-
1986
- 1986-04-10 US US06/850,189 patent/US4698830A/en not_active Expired - Fee Related
-
1987
- 1987-02-20 JP JP62035962A patent/JPS62243037A/ja active Granted
- 1987-02-27 CA CA000530803A patent/CA1260079A/en not_active Expired
- 1987-03-04 EP EP87103051A patent/EP0240719B1/en not_active Expired
- 1987-03-04 DE DE8787103051T patent/DE3776178D1/de not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5778698A (en) * | 1980-08-07 | 1982-05-17 | Ibm | Carry register for check and test |
| JPS57182855A (en) * | 1981-05-07 | 1982-11-10 | Toshiba Corp | Operation confirming system for one-chip microcomputer |
Also Published As
| Publication number | Publication date |
|---|---|
| DE3776178D1 (de) | 1992-03-05 |
| EP0240719A3 (en) | 1989-11-29 |
| JPS62243037A (ja) | 1987-10-23 |
| EP0240719B1 (en) | 1992-01-22 |
| EP0240719A2 (en) | 1987-10-14 |
| US4698830A (en) | 1987-10-06 |
| CA1260079A (en) | 1989-09-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0544690B2 (ja) | ||
| Reddy et al. | Fault detection and design for testability of CMOS logic circuits | |
| US4768196A (en) | Programmable logic array | |
| US4800564A (en) | High performance clock system error detection and fault isolation | |
| KR0131185B1 (ko) | 논리회로 | |
| US5422891A (en) | Robust delay fault built-in self-testing method and apparatus | |
| JPS6062222A (ja) | レベル応答走査設計型テスト可能なラツチ回路装置 | |
| Reddy et al. | Detecting FET stuck-open faults in CMOS latches and flip-flops | |
| KR0147619B1 (ko) | 플립플롭 제어기 | |
| JP3197026B2 (ja) | 遅延試験能力を有する走査可能なレジスタ | |
| EP0218794B1 (en) | Test circuit for differential cascode voltage switch | |
| JP2667334B2 (ja) | 集積論理回路装置 | |
| US6904554B2 (en) | Logic built-in self test (BIST) | |
| US5381418A (en) | Testable latch self checker | |
| Goessel et al. | Scan-path with directly duplicated and inverted duplicated registers | |
| JPH0750149B2 (ja) | シフトレジスタのテスト方法 | |
| Grassl et al. | A function-independent self-test for large programmable logic arrays | |
| JPH0772219A (ja) | 半導体論理チップ | |
| US5130575A (en) | Testable latch self checker | |
| Ke et al. | Path-delay-fault testable nonscan sequential circuits | |
| Cheema et al. | Totally self-checking CMOS circuit design for breaks and stuck-on faults | |
| JP2874984B2 (ja) | デジタル論理装置のスキャン回路 | |
| JP2004012399A (ja) | スキャン機能付きフリップフロップ回路、スキャンテスト回路および半導体集積回路 | |
| Vierhaus et al. | Fault behavior and testability of asynchronous CMOS circuits | |
| Lee et al. | Testable CMOS design for robust and logical testability of stuck-open/stuck-on faults |