JPS62243037A - シフト・レジスタ・ラツチ装置 - Google Patents

シフト・レジスタ・ラツチ装置

Info

Publication number
JPS62243037A
JPS62243037A JP62035962A JP3596287A JPS62243037A JP S62243037 A JPS62243037 A JP S62243037A JP 62035962 A JP62035962 A JP 62035962A JP 3596287 A JP3596287 A JP 3596287A JP S62243037 A JPS62243037 A JP S62243037A
Authority
JP
Japan
Prior art keywords
output
latch device
line
latch
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP62035962A
Other languages
English (en)
Other versions
JPH0544690B2 (ja
Inventor
ジーヴ・バージライ
ヴイジヤイ・サウリラジヤン・イエンガール
ガブリエル・モーリシオ・シルバーマン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPS62243037A publication Critical patent/JPS62243037A/ja
Publication of JPH0544690B2 publication Critical patent/JPH0544690B2/ja
Granted legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318541—Scan latches or cell details
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318544—Scanning methods, algorithms and patterns
    • G01R31/318547—Data generators or compressors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/1733—Controllable logic circuits
    • H03K19/1738—Controllable logic circuits using cascode switch logic [CSL] or cascode emitter coupled logic [CECL]

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 Ａ、産業上の利用分野 この発明はディジタル・コンピュータなどに使われるシ
フト・レジスタ・ラッチ（ＳＲＬ）の構成に関するもの
であり、詳細にいえば、差動カスケード電圧スイッチ（
ＤＣＶＳ）回路などの、相補性の出力をもたらす特定の
型式の組合せ論理回路を完全にテストするため、このよ
うなシステムψを作動させる、このようなシステムで使
われるＳＲＬ構成の構造に関するものであ名。
Ｂ、従来技術 ＤＣＶＳはＣＭＯ８型式のデバイス用に最近開発された
回路手法であって、きわめて機能が高く、すぐれた性能
特性を与えるだけでなく、すべての論理トリーからの対
となった相補性の出力が存在しているため、独自の特性
の固有のテスト性も有している。この型式の回路はｒＩ
ＥＥＥ国際ソリッド・ステート回路会議議事録抄録（Ｄ
ｉｇｅｓｔ　ｏｆＰｒｏｃｅｅｄｉｎｇｓ　　ｏｆ　　
ＩＥＩＥＩＥ　　Ｉｎｔｅｒｎａｔｉｏｎａｌ　　５ｏ
ｌｉｄ−３ｔａｔｅ　Ｃ１ｒｃｕｉｔｓ　Ｃｏｎｆｅｒ
ａｎｃａ）　、　Ｖ　ｏ　１　、２７、サンフランシス
コ（１９８４年２月）、ｐｐ、１６−１７に掲載された
ヘラー他（Ｈｅｌｌｅｒ　ａｔ　ａｌ）の「カスケード
電圧スイッチ論理群−差動ＣＭＯ８論理群（ｃａｓｃｏ
ｄａ　Ｖｏｌｔａｇｅ　５ｗ１ｔｃｈ　ＬｏｇｉｃＦａ
ｍｉｌｙ　−Ａ　Ｄｉｆｆｅｒｅｎｔｉａｌ　ＣＭＯＳ
　Ｌｏｇｉｃ　Ｆａｍｉｌｙ）　Ｊに開示されている。
典型的なりＣＶＳ回路は任意の数の、論理モジュールと
いう基本構成ブロックに分割されており、これらのそれ
ぞれは論理トリーと、関連したバッファおよびプリチャ
ージ回路とで構成されている。
すべてのバッファおよびプリチャージ回路は一般に同一
のものであるが、各論理トリーがどの論理機能を表すよ
うに設計されているかによって、論理トリーの内部構造
は異なっていてもかまわない。
ＤＣＶＳ回路はすべての点に相補性信号が存在すること
に依存するものである。各−次入力はそれぞれ相補性の
ものおよび真のものを有している。
論理トリーを含む論理モジュールのトリーの出方は、同
じ論理信号の相補性のものおよび真のものを有している
。論理トリーへの入力は一次入方と相補性のものである
か、あるいは異なる論理トリーのトリーの出力の相補性
のもののいずれがである。
これらのモジュールの論理的挙動を支配する規則の詳細
については、１９８５年３月８日出願の。
本出願人に係る米国特許願第７０９６１２号を参照され
たい。
ＤＣＶＳ回路には多くの利点がある。論理トリーのＮＭ
ＯＳスイッチの差動対を互いに適切に結合するか、ある
いは相補性のトリーの出方を、他の論理トリーにこれら
の相補性入力として結合し。
これによって一群の論理モジュールからなるより強力な
りＣＶＳ回路を形成するがのいずれかによって、すべて
の論理機能を実施することができる。
後者の場合、このようなりＣＶＳ回路を、笹薮対の相補
性入力と複数対の相補性出方を有する１組合せ論理回路
として形成してもよい。他の重要な点は相補性入力信号
の任意の組合せに対する正常な動作において、ＤＣＶＳ
回路が本質的に複線のものでなければならない、すなわ
ち、この場合のＤＣＶＳ回路の各論理モジュールがこれ
の実行する機能の結果を示す一対の相補性出力をもたら
さなければならないということである。
大規模集積回路（ＬＳＩ）型の上述のＤＣＶＳ回路をテ
ストする際の問題を軽減するため、「レベル感知走査設
計（ｌｅｖｅｌ　５ｅｎｓｉｔｉｖｅ　ｓｃａｎｄｅｓ
ｉｇｎ）　ＪすなわちＬＳＳＤ手法にしたがって、シフ
ト・レジスタ・ラッチをＤＣＶＳの設計に組み込むこと
が提案されている。この手法の詳細は、「第１４回設計
オートメーション会議議事録（Ｐｒｏｃｅｅｄｉｎｇｓ
　ｏｆ　１４ｔｈ　Ｄｅｓｉｇｎ　Ａｕｔｏｍａｔｉｏ
ｎＣｏｎｆｅｒｅｎｃｅ）　Ｊ　１９７７年６月、ｐＰ
、４６２−４６８に掲載されたｒＬＳＩのテスト可能性
に関する論理設計構造（Ａ　Ｌｏｇｉｃ　Ｄｅｓｉｇｎ
　５ｔｒｕｃｔｕｒｅｆｏｒ　ＬＳＩ　Ｔｅ５ｔａｂｉ
ｌｉｔｙ）　ＪというＥ−Ｂ−アイケルバーガ他（Ｅ、
Ｂ、Ｅｉｃｈｅｌｂｅｒｇｅｒ　ａｔ　ａｌ）の技術記
事に記載されている。
この従来の方法においては、ＤＣＶＳ回路をＳＲＬにラ
ッチすることによってＷｔ察されるのは、ＤＣＶＳ回路
からの単一のトリーの出力だけである。残念ながら、上
述の米国出願に詳述したように、単一の固執（ｓｔｕｃ
ｋ−ａｔ）欠陥としてモデル化することもできる、ＤＣ
ＶＳ回路のほとんどの製造欠陥は、互いに相補性ではな
い、ＤＣＶＳからの真の１−り一出力および相補性のト
リー出力をもたらす。したがって、この従来手法の問題
は、製造欠陥をテストする際に観察可能な点の数が少な
くなることである。
さらに、ｒＩＢＭテクニカル・ディスクロージャ・プル
テンＪＶｏ１．２７、Ｎｏ、１０Ｂ、１９８５年３月、
ｐｐ、６１４８−６１５２に掲載された、Ｊ−Ｂ・ヒク
ソン他（Ｊ、　Ｂ、　Ｈｉｃｋｓｏｎ　ｅｔａｌ）によ
る「差動カスケード電圧スイッチ回路のテスト方式（Ｔ
ｅｓｔｉｎｇ　Ｓｃｈｅｍｅ　ｆｏｒ　Ｄｉｆｆｅｒｅ
ｎｔｉａｌＣａｓｃｏｄｅ　Ｖｏｌｔａｇｅ　５ｔｚｉ
ｔｃｈ　Ｃ１ｒｃｕｉｔｓ）　Ｊ　という最近の技術記
事には、排他的ＯＲ回路をあらゆる００７８回路の出力
に入れ、かつその出力値が妥当な状態にあるかどうかを
検出することによって、ＤＣＶＳ回路のｗｔ察可能性を
拡張するテスト方式が記載されている。しかしながら、
このテスト方式は既存のＬＳＳＤ方式とは大幅に異なる
ものであって、各ＤＣＶＳ論理トリーに単一の排他的Ｏ
Ｒ回路を設けるという点で、かなりのオーバーヘッドを
必要とするものである。さらに、このテスト方式は適正
な信号強度を確保するために、エラー・フラグ・ライン
の幾つかに複雑な階層的な配線構成を必要とするもので
ある。
Ｃ９発明が解決しようとする問題点 したがって、この発明の目的は既存のＬＳＳＤ方式に適
合し、しかもＤＣＶＳ回路などの特定の型式の組合せ論
理回路に高度なテスト可能性を提供するのに必要なオー
バーヘッドが最小な、改善されたシフト・レジスタ・ラ
ッチ（ＳＲＬ）構成を提供することである。
この発明の他の目的は組合せ論理回路の真の出力線およ
び相補性の出力線に接続された排他的ＯＲ回路を含んで
おり、これによって排他的論理和のとられた結果を、Ｓ
ＲＬ構成のラッチのひとつにラッチする。上述の型式の
改善されたＳＲＬ構成を提供することである。
Ｄ０問題点を解決するための手段 この発明の上述の目的によれば、少なくとも一対の出力
線を有するＤＣＶＳ回路な暑の特定な型式の組合せ論理
回路をテストするようになされた基本ＳＲＬ構成が提供
されるものであり、この構成は欠陥がない場合に行なわ
れる論理機能の結果を示す相補性の出力信号か、あるい
は組合せ論理回路の欠陥がこれらの出力線に伝播した場
合の出力線上の非相補性出力信号のいずれかをもたらす
ものである。この発明の基本ＳＲＬ構成は既存のＬＳＳ
Ｄ方式と合致して構成された第１ラッチ装置と第２ラッ
チ装置の他に１組合せ論理回路の上述の特性を効果的に
使用できるように設計された、独立の制御回路からなる
ものである。この制御回路は第２ラッチ装置用の入力手
段と、テスト・データ入力手段とを包含しており、テス
ト・データ入力手段は次いで組合せ論理回路の出力線に
接続された排他的ＯＲ回路手段を包含している。さらに
、制御回路は使用禁止手段を包含しており、この手段は
第２ラッチ装置の入力手段を使用禁止とするための特別
なＴＥＳＴ信号線に応答し、これによって排他的論理和
のとられた結果を第２ラッチ装置にラッチすることが可
能となる。
Ｅ、実施例 従来技術のＤＣＶＳ回路の例を第４図に示す。
この回路は任意数の論理モジュールと呼ばれる基本構成
ブロックに分割されており、その各々は論理トリー１０
と、これに関連するバッファおよびプリチャージ回路１
２からなっている。これらのバッファおよびプリチャー
ジ回路１２は一般に同一のものであるが、論理トリー１
０の内部構造は各論理トリー１０が表すように設計され
た論理機能によって、異なっていてもよい。ＤＣＶＳ回
路はすべての点に相補性信号が存在することに依存する
ものである。各−次入力はそれぞれ相補性のものおよび
真のものＰＩＯｉおよびＰｌｌｉを有している。論理ト
リーを含む論理モジュールのトリーの出力は、同じ論理
信号の相補性のものおよび真のものＦＯｉおよびＦｌｉ
を有している。論理トリー１０への入力は一次入力ＰＩ
ＯｉおよびＰＩｌｉと相補性のものであるか、あるいは
異なる論理ｌ・リ−１０のトリー出力ＦＯｉおよびＦｌ
ｌの相補性のもののいずれかである。
第１図には、ＤＣＶＳ論理モジュールの内部構造の例が
示されており、これは論理トリー１０と、バッファおよ
びプリチャージ回路１２からなっている。差動対２６を
相互に接続することによって論理トリー１０を構築する
際に守らなければならない一般的な規則によって、相補
性入力信号の任意の組合せ（たとえば１図示のように、
ａとａ。
ｂとｂなど）に対して、相補性内部ノードＴＯまたは真
の内部ノードＴ１のいずれかから、接地ノードＲへの導
電路が１本だけ存在していることを確実とすることがで
きる。このことは論理トリー１０のＮＭＯＳスイッチが
適正に動作しており、しかも対となった入力信号が互い
に相補性である限り、あてはまるものである。この規則
の詳細については、前述の米国特許願第７０９６１２号
を参照されたい。
ＤＣＶＳ回路の構成ブロックすなわち最も単純な形状で
あるＤＣＶＳ論理モジュールの動作を簡単に説明する。
プリチャージ期間中に、上方のＰＭＯＳプリチャージ・
スイッチ１４．１６および下方のＮＭＯＳプリチャージ
・スイッチ１８を制御するプリチャージ信号は低くなり
、それ故論理トリー１０を接地から絶縁し、正の電圧源
に接続する。それ故、内部ノードＴｏおよびＴ１は高い
信号レベルに充電され、このレベルによって相補性トリ
ー出力ノードＦＯおよび真のトリー出力ノードＦ１が、
右側にＣＭＯＳインバータ２０，２２が、また左側に対
応する部分が存在するため、低くなる。ＰＭＯＳフィー
ドバック・スイッチ２４およびその対応部分は、プリチ
ャージ期間中内部ノードＴｏおよびＴ１を静的に高い状
態に保持する。これらのスイッチは論理トリー１０内の
電化共有ノイズを減し、ノイズに対するマージンを改善
するものである。プリチャージ信号が高くなり、下方の
プリチャージ・スイッチ１８が閉じる。
プリチャージ期間後の評価期間中に、論理トリー１０に
印加される相補性入力信号の値がどうなっているかによ
って、内部ノードＴＯまたはＴ１のいずれかが放電する
。評価後、トリー出力ノードＦＯおよびＦｌと同様に、
内部ノードＴｏの信号は、内部ノードＴ１の信号と相補
性にならなければならない、ＣＭＯＳインバータによっ
て、トリー出力ノードＦＯおよびＦｌは対応する内部ノ
ードＴｏおよびＴ１と相補性になる。
ＤＣＶＳ回路には多くの利点がある。論理トリー１０の
ＮＭＯＳスイッチの差動対２６を互いに適切に結合する
か、あるいは相補性のトリー出力ＦＯ，Ｆｌを、他の論
理トリーにこれらの相補性入力として結合し、これによ
って第１図に示す一群の論理モジュールからなるより強
力なりＣＶＳ回路を形成するかのいずれかによって、す
べての論理機能を実施することができる。後者の場合、
このようなりＣＶＳ回路を、複数対の相補性入力と複数
対の相補性出力を有する、組合せ論理回路として形成し
てもよい、他の重要な点は相補性入力信号の任意の組合
せに対する正常な動作において、ＤＣＶＳ回路が本質的
に複線のものでなげればならない、すなわち、この場合
のＤＣＶＳ回路の各論理モジュールがこれの実行する機
能の結果を示す一対の相補性出力をもたらさなければな
らないということである。
大規模集積回路（ＬＳＩ）型の上述のＤＣＶＳ回路をテ
ストする際の問題を軽減するため、「レベル感知走査設
計（ｌｅｖｅｌ　５ｅｎｓｉｔｉνｅ　Ｓｃａｎｄｅｓ
ｉｇｎ）　ＪすなわちＬＳＳＤＳＳ上したがって、シフ
ト・レジスタ・ラッチ（ＳＲＬ）をＤＣＶＳの設計に組
み込むことが提案されている。この手法の詳細は、「第
１４回設計オートメーション会議議事録（Ｐｒｏｃｅｅ
ｄｉｎｇｓ　ｏｆ　１４ｔｈ　ＤｅｓｉｇｎＡｕｔｏｍ
ａｔｉｏｎ　Ｃｏｎｆｅｒｅｎｃｅ）　Ｊ　１９７７年
６月、ｐｐ、４６２−４６８に掲載されたｒＬＳＩのテ
スト可能性に関する論理設計構造（Ａ　ＬｏｇｉｃＤｅ
ｓｉｇｎ　５ｔｒｕｃｔｕｒｅ　ｆｏｒ　ＬＳＩ　Ｔｅ
５ｔａｂｉｌｉｔｙ）　ＪというＥ−Ｂ・アイケルバー
ガ他（Ｅ、　Ｂ。
Ｅｉｃｈｅｌｂｅｒｇｅｒ　ａｔ　ａｌ）の技術記事に
記載されている。従来の手法の一般的な構成を、第５図
に論理的に示す。この手法において、単一のトリー出力
（第１図に示す相補性トリー出力ノードＦＯまたは真の
トリー出力ノードＦ１のいずれかにおける信号であって
もかまわない）が、ＤＡＴＡ線３０に与えられ、Ｃ−Ｃ
ＬＯＣＫ線が高くなるとＬ１ラッチ３２にラッチされる
。次いで、Ｌ１ラッチ３２の真の出力および相補性の出
力子Ｌ１、−Ｌｌを使って、Ｌ２ラッチ３４を駆動する
。この手法の他の実施方法の詳細は、Ｅ−Ｂ・アイケル
バーガ他による上述の記事で説明されているものと同じ
であることに、留意されたい。一方、上述の米国出願に
詳述したように、噴−の固執欠陥としてモデル化するこ
ともできる、ＤＣＶＳ回路のほとんどの製造欠陥または
実際の故障は、互いに相補性ではない、ＤＣＶＳからの
真で相補性のトリー出力をもたらす。このことが実際に
生じるのは、故障セット内の故障がＤＣＶＳ回路に存在
し、このような故障がこの回路の出力に伝播した場合で
ある。したがって、この従来手法の間悪は、製造欠陥を
テストする際にａｍ可能な点の数が少なくなることであ
る。
さらに、ｒＩ　ＢＭテクニカル・ディスクロージャ・プ
ルテンＪＶｏ１．２７、Ｎｏ、１０Ｂ、１９８５年３月
、ｐｐ、６１４８−６１５２に掲載された、Ｊ−Ｂ−ヒ
クソン他（Ｊ、Ｂ、１ｉｃｋｓｏｎ　ａｔａｌ）による
［差動カスケード電圧スイッチ回路のテスト方式（Ｔｅ
ｓｔｉｎｇ　Ｓｃｈｅｍｅ　ｆｏｒ　Ｄｉｆｆｅｒｅｎ
ｔｉａｌＣａｓｃｏｄｅ　Ｖｏｌｔａｇｅ　５ｕｉｔ：
Ｃｈ　Ｃ１ｒｃｕｉｔｓ）　Ｊ　という最近の技術記事
には、排他的ＯＲ回路をあらゆる００７８回路の出力に
入れ、かつその出力値が妥当な状態にあるかどうかを検
出することによって、ＤＣＶＳ回路のｖＡ察可能性を拡
張するテスト方式が記載されている。しかしながら、こ
のテスト方式は既存のＬＳＳＤ方式とは大幅に異なるも
のであって、各ＤＣＶＳ論理トリーに単一の排他的○Ｒ
回路を設けるという点で、かなりの間接費を必要とする
ものである。さらに、゛このテスト方式はチップを通る
バスとなっている５ＴＩＬＬＨＩ？というエラー・フラ
グ線の他に、適正な信号強度を確保するための複雑な階
層的な配線を必要とするものである。
第２図には、この発明の基本シフト・レジスタ・ラッチ
（ＳＲＬ）構成のブロック線図が示されている。多数の
論理機能を行なわなければならないデータ処理システム
などの設計において、大規模集積回路（ＬＳＩ）が半導
体チップを与え、これらチップの各々は関連するＤＣＶ
Ｓ回路（図示せず）に結合しなければならない、多数の
第２図に示した基本ＳＲＬ構成を有している。基本ＳＲ
Ｌ構成はシステム論理の単一の２進ビット位置を表し、
Ｌ１ラッチ３２とＬ２ラッチ３４からなるものであり、
上述のフイケルバーガ他の記事に詳細に開示されている
単一ラッチ構成または２重ラッチ構成のいずれかにした
がって、構成できるものである。第２図には、例として
単一ラッチ形式だけが示されていることに留意されたい
。従来のＳＲＬ構成とは異なり、この発明の基本ＳＲＬ
構成は付加的な制御回路３６を有するように調整されて
いるので、「機能モード」およびｒＬＳＳＤＬＳＳＤ方
式う従来の動作モードの他に、ｒＤＣＶＳテスト捕捉モ
ード」という独自のモードをサポ−卜することができる
。
ＤＣＶＳテスト捕捉モードを説明する前に、他の２つの
モードの動作を第２図を参照して説明する。ＤＣＶＳ回
路の各々は前述の構成ブロックすなわち論理モジュール
を任意に組み合わせたものでよく、少なくとも一対の真
のトリー出力と相補性の１−り一出力をもたらす。これ
らの対となったトリー出力はそれぞれ、対応するＤＡＴ
Ａ線３０線上０ＡＴＡ線３８に与えられる。機能モード
の際に、基本ＳＲＬ構成は通常、Ｃ−ＣＬＯＣＫ信号を
受は取り、この信号はＬ１ラッチ３２をＤＡＴＡ線３０
線上０て提示される状態にセットするように動作可能で
ある。Ｌ１ラッチ３２にラッチされ、＋Ｌ１線４０およ
び−Ｌｌ線４２に相補性信号として与えられたＤＡＴＡ
信号を次いで、以降のＤＣＶＳ回路（図示せず）に供給
し、正規のシステム動作を行なわせることができる。機
能モードにおいて、線４４のＴＥＳＴ信号と、Ｂ−ＣＬ
ＯＣＫ信号は不動作であるから、＋Ｌ１線４０の信号は
Ｌ２ラッチ３４にラッチされない。
５ＣＡＮＩＮ線のデータがＤＣＶＳ回路以外の何らかの
入力源からＬ１ラッチ３２およびＬ２ラッチ３４ヘシフ
トされたとき、あるいはこれらのラッチの内容がシフト
・アウトされるものであるとき、基本５ＲＬＩ成はＬＳ
ＳＤＳＳ上で動作するようになされている。ＬＳＳＤＳ
Ｓ上において、Ａ−ＣＬＯＣＫおよびＢ−ＣＬＯＣＫの
信号は論理０となっている線４４上のＴＥＳＴ信号によ
って作動させられ、第２図の基本ＳＲＬ構成をこの技術
で周知の他のＳＲＬ構成と、シフト・レジスタ的に互い
に接続することを可能とするようになる。Ａ−ＣＬＯＣ
Ｋ信号の活動化は、５ＣＡＮＩＮ線に提示されるデータ
にしたがってＬ１ラッチ３２をセットするのに有効であ
る。次いで、Ｂ−ＣＬＯＣＫ信号が活動化されたときに
、Ｌ１ラッチ３２からの＋Ｌｌｌｉ４０の出力信号はＡ
ＮＤ回路４６によってＬ２ラッチ３４にラッチされる。
ＡＮＤ回路４６への他の使用許可入力は、インバータ５
０の出力であり、この出力は次いでＴＥＳＴ線４４に接
続される。もちろん、線５２または５４上のＬ２ラッチ
３４の出力を、Ａ−ＣＬＯＣＫおよびＢ−ＣＬＯＣＫ信
号を反復して活動化することによって、Ｓ　ＣＡ　Ｎ　
Ｉ　Ｎ線から以降のＳＲＬ構成に与えることができる。
さらに、Ａ−ＣＬＯＣＫ信号はＢ−ＣＬＯＣＫ信号と重
ならない、またはこの信号と位相がずれている。アイケ
ルバーガ他の上述の記事に詳述されているように、これ
らのクロック信号の実施時の詳細（周波数、幅および位
相の違い）はＬ１ラッチ３２またはＬ２ラッチ３４を確
実にセットするのに必要な時間と、関連するＤＣＶＳ回
路によるある程度の最大遅延量の関数である。
ここで、ＤＣＶＳテスト捕捉モードを説明する。
このモードをサポートするのに追加しなければならない
事項には、排他的ＯＲ（ＸＯＲ）回路５６が含まれてお
り、この回路はＤＡＴＡ線３０線上０−ＤＡＴＡ線３８
に接続されている。ＸＯＲ回路５６をＬ２ラッチ３４の
前に導入し１機能モードにおける性能への影響を少なく
する。さらに、ＴＥＳＴＭ４４をこのモードにおいて活
動させ、ＡＮＤ回路４６を使用禁止とし、かつＢ−ＣＬ
ＯＣＫ信号が活動化されたときに、線３０および３６の
相補性トリー出力の排他的論理和のとられた結果を、Ａ
ＮＤ回路５８およびＯＲ回路４８を介してＬ２ラッチ３
４にラッチする。ＤＣＶＳテスト捕捉モードを単独で使
って、ＤＣＶＳ回路をテストすることはできないが、以
下で説明するように、ＬＳＳＤＳＳ上と組み合わせて使
うことができることに留意されたい。
第３図は複数個の第２図のＳＲＬ構成をＤＣＶＳ回路の
出力側で、どのように相互接続するかを略図的に示した
ものである０図面を簡潔にするため、第３図がＤＣＶＳ
回路の入力側で同じ態様で相互接続されている同様なＳ
ＲＬ構成を示していないことに留意されたい。既存のＬ
ＳＳＤ方式と比較した場合、与えなければならない付加
的な線が、ＴＥＳＴ線４４だけであることが、第３図よ
り明らかであろう６図示のように、複数個のＬ１ラッチ
３２とＬ２ラッチ３４が、カスケード状に相互接続され
ている。Ｌ２ラッチ３４の出力線５２または５４のいず
れかが以降のＬ１ラッチ３２のＳ　ＣＡＮ　Ｉ　Ｎ線に
接続されている。最後のＳＲＬ構成がカスケードに接続
されると、そのＬ２ラッチ３４の出力線５２または５４
のいずれかが５ＣＡＮＯＵＴ端子に接続される。外部入
力源が最初のし１ラッチ３２への５ＣＡＮＩＮ線に接続
されており、この線は走査データを相互接続されたすべ
ての基本ＳＲＬ構成に入力する。さらに、基本ＳＲＬ構
成のそれぞれはｏｃｖｓ回路に接続されているので、線
３ｏおよび３８の対応する相補性トリー出力を受は取る
。Ｌ１ラッチ３２の各々からの出力線４０および４２は
、以降のＤＣＶＳ回路に接続されている。
再度第３図を参照して、この発明の改善されたテスト可
能性を使用するテスト・プロトコルを説明する。ＬＳＳ
ＤＳＳ上での作動中に、入力テスト・パターン（確定的
またはランダムな）が論理ＯのＴＥＳＴ信号によるＡ−
ＣＬＯＣＫ信号およびＢ−ＣＬＯＣＫ信号の複数サイク
ルを使って、ＤＣＶＳ回路の入力側に配置されたカスケ
ード接続された基本ＳＲＬ構成中へ走査される。次いで
、ＤＣＶＳテスト捕捉モードでの作動中に、論理１の線
４４上のＴＥＳＴ信号によるＢ−ＣＬＯＣＫ信号を使っ
て、ＤＣＶＳ回路の応答がＤＣＶＳ回路の出力側に配置
された、複数個の基本ＳＲＬ構成にラッチされる。結果
として、ＤＣＶＳ回路からの相補性トリー出力の排他的
論理和のとられた結果が、それぞれ対応するＬ２ラッチ
３４にラッチされる。この応答は次いで、ＬＳＳＤＳＳ
上での作ｌｊ中に、論理０の線４４上のＴＥＳＴ信号に
よるＡ、　−ＣＬ　ＯＣＫ信号およびＢ−ＣＬＯＣ’に
信号の複数サイクルを使って、スキャン・アウトされる
、すなわちＳＣＡＭＯＵＴ端子へ順次提示される。５Ｃ
ＡＮＯＵＴ端子に現れるこの応答が、ＤＣＶＳ回路が単
一の欠陥を内部に含んでいるかどうかを示すものである
ことが、当分野の技術者には容易に理解できよう。また
、Ｌ１ラッチ３２のＣ−ＣＬＯＣＫポートおよびＤＡＴ
Ａポートをテストし、上述のように適正なテスト動作を
確認しなければならないが、これは比較的単純なもので
あって、ＴＥＳＴ信号を線４４上で論理０に保持し、若
干のパターンを走査し、応答をＣ−ＣＬ○ＣＫを使って
ラッチし、かつ結果をスキャン・アウトすることによっ
て行なうことができるものである。この発明による手法
の有効性を評価するために、上述の米国出願に記載した
ＤＣＶＳ回路をブーリアン・レベルで表したものに基づ
いた欠陥シミュレータを使って、各種のＤＣＶＳ構成に
対して、欠陥範囲統計値（すなわち、所定数のテスト・
パターンについて検出された欠陥の割合）を与えた。こ
れを行なうにあたって、トリー出力（真のものおよび相
補性のもの）の各々をマスクしたので、あらゆる場合に
、次の組合せのうちひとつだけが可能となる（すべての
論理トリーに対して）。
（１）両方のトリー出力が現れる。
（２）真のトリー出力だけが現れる（相補性のトリー出
力はマスクされ、一定値に保持される）。
（３）相補性のトリー出力だけが現れる。
（４）両方のトリー出力の排他的論理和だけが現れる。
この構成によって、ＤＣＶＳの構成をシミュレートし、
範囲内での出力の出現性の影響を評価することができる
。この場合も、上述のマスキングの影響を受けるトリー
出力だけが、Ｓ　ＲＬ　４９成への入力に現れる出力と
なる。
シミュレートした多数のＤＣＶＳ構成のうち、この明細
書ではシミュレーションの結果の２つの例を示す。最初
の例は第２図に示した論理モジュール構造である。入力
の組合せの数が少ないため（たとえば、１６）、入カバ
ターンとして使うことのできるパターンがすべて、論理
モジュール構造に印加できた。露呈した結果を以下の表
１にまとめた。
表１　第１図の論理モジュールで露呈しなかった欠陥 両方のトリー出力　　　　　　Ｏ 真のトリー出力のみ　　　　　５ 相補性のトリー出力のみ　　　８ ＸＯＲＯ 一方のトリー出力だけが現れる場合、２つの形式の欠陥
は露呈しない。この特定のトリー出力を固定させるもの
（すなねち、バッファおよびプリチャージ回路１２の欠
陥）またはトリー出力の一方のみに影響をおよぼすもの
のいずれかが存在する。後者の場合の例は、第１図のＮ
ＭＯＳスイッチＸの０に固定される欠陥、または１に固
定される欠陥であって、相補性のトリー出力ＦＯだけを
現わすものである０表１に示した結果から、ＸＯＲの出
現性は両方のトリー出力の出現性と等しいことが明らか
である。また、いずれもトリー出力の一方だけが現れる
場合よりもすぐれていることが、明らかである。
ＤＣＶＳの構成の第２の例はテキサス・インストルメン
ト社の７４１８１ＡＬＵとほぼ等しいものである。この
構成には他の論理トリーに対する入力を制御することに
役立つ数種類のトリー出力を有する１８の論理トリーが
ある。この構成に対して、機能的な入力だけを使うよう
に注意して、擬似ランダム入力を使用した。すなわち、
互いに相補性であると考えられる、一対の入力の一方だ
けをランダムに取り上げ、他方の入力を明示的に相補性
にセットする。この場合に、１００，０００個の入カバ
ターンの後で露呈した結果を、表２に挙げる。
表２　　ＡＬＵ構成で露呈しなかった欠陥出力の出現性
　　　　露呈しなかった欠陥両方のトリー出力　　　　
　　３ 真のトリー出力のみ　　　　４３ 相補性のトリー出力のみ　　３３ ＸＯＲ３ この場合も、ＸＯＲ方式がトリー出力の一方だけが現れ
る場合よりも有利なことが判明した。興味深いのは、Ｘ
ＯＲが現れる場合、または両方のトリー出力が現れる場
合のいずれにおいても露呈しない欠陥のひとつが、ＡＬ
Ｕ構成の冗長性に関連していることがわかることである
。この特定の場合について、実施される機能は３方ＸＯ
Ｒで、２つの入力が互いに依存しているものである。入
力を再配列するだけのＸＯＲ論理トリーの簡単な変更に
よって、ＡＬＵ構成の機能を変更せずに、この問題を解
決できた（すなわち、欠陥として考えられるものがすべ
て露呈した）。
ＸＯＲ回路５６からなる付加的な制御回路を含んでおり
１．付加的なＴＥＳＴ入力４４の制御を受けたトリー出
力の両方の排他的論理和により、ＤＣｖＳ回路の単一の
トリー出力のラッチングを置き換えることを可能とする
基本ＳＲＬ構成を説明した。上記形態の基本ＳＲＬ構成
が有利なのは、テスト中に完全なｗｉ察可能性を維持で
きるだけでなく、高度な観測可能性を与えるのに、既存
のＬＳＳＤ方式に必要な変更が最小限のものですむとい
うことである。
この発明の基本ＳＲＬ構成はＤＣＶＳ回路をテストする
ためのものであるが、理解しなければならないのは、こ
の構成をＤＣＶＳ回路と同じ作動特性を有する他の組合
せ論理回路をテストするのにも使えるということである
。関連技術分野の技術者には、この発明の改変や変更を
この発明の精神および範囲を逸脱することなく行なえる
ことが明らかであろう、たとえば１機能モード中に単に
Ｂ−ＣＬＯＣＫ信号をも活動させ、かつＬ２ラッチ３４
の出力を（ＬＬクラッチ２の出力ではなく）以降のＤＣ
ＶＳ回路に接続することによって、第２図または第３図
に示した単一ラッチ形態の基本ＳＲＬ構成を２重ラッチ
形態に簡単に変更できる。
この変更によって、正規のシステム動作を以前と同様に
続けられることは明らかである。
Ｆ０発明の詳細 な説明したように、この発明によれば、既存のＬＳＳＤ
方式に適合しており、ｏｃｖｓ回路などの特定の型式の
組合せ論理回路の高度なテスト可能性を提供するにあた
って必要なオーバー・ヘッドが最小限なものである、改
善されたシフ１へ・レジスタ・ラッチ（ＳＲＬ）構成が
与えられる。
【図面の簡単な説明】
第１図は、論理トリーとこれに関連するバッファおよび
プリチャージ回路からなる、ＤＣＶＳ論理モジュールの
例の図である。 第２図は、この発明による基本シフト・レジスタ・ラッ
チ（ＳＲＬ）構成の構造の図である。 第３図は、複数個の第２図のＳＲＬ構成を相互に接続し
、シフト・レジスタ・チェインを与える太陽を示す図で
ある。 第４図は、従来技術のＤＣＶＳ回路の図である。 第５図は、ＳＲＬをＤＣＶＳの設計に組み込むための従
来技術の構造の図である。 １ｏ・・・・論理トリー、１２・・・・バッファおよび
プリチャージ回路、１４．１６・・・・ＰＭＯＳプリチ
ャージ・スイッチ、１８・・・・ＮＭＯＳプリチャージ
・スイッチ、２ｏ、２２・・・・ＣＭＯＳインバータ、
２４・・・・ＰＭＯＳフィードバック・スイッチ、２６
・・・・差動対、３０・・・・ＤＡＴＡ線、３２・・・
・Ｌ１ラッチ、３４・・・・Ｌ２ラッチ、３６・・・・
制御回路、３８・・・・−ＤＡＴＡ線、４０・・・・＋
Ｌ１線、４２・・・・−Ｌ１線、４４・・・・線、４４
・・・・ＴＥＳＴ線、４６・・・・ＡＮＤ回路、４８・
・・・ＯＲ回路、５０・・・・インバータ、５２．５４
・・・・線。 ５２．５４・・・・出力線、５６・・・・排他的ＯＲ（
ＸＯＲ）回路、５８・・・・ＡＮＤ回路、ＦＯ・・・・
相補性トリー出力ノード、Ｆｌ・・・・真のトリー出力
ノード、ＦＯｉ、Ｆｌｉ・・・・トリー出力、＋Ｌ１・
・・・真の出力、−ＬＬ・・・・相補性の出力、ＰＩＯ
ｉ、Ｐｌｌｉ・・・・−次入力、Ｔｏ・・・・相補性内
部ノード、Ｔ１・・・・真の内部ノード。 出願人　　インターナショナル・ビジネス・マシーンズ
・コーポレーション 代理人　　弁理士　　山　　本　　仁　　朗（外１名） 第５図 シフト　レジスタ・子Ｌイン 第８図 九采技釘 第４図

Claims (4)

    【特許請求の範囲】
  1. （１）少なくとも一対の出力線を有する組合せ論理回路
    をテストするようになされており、前記組合せ論理回路
    の欠陥が前記出力線に伝播するか否かによって、前記組
    合せ論理回路が前記出力線上に、行なわれた論理機能の
    結果を示す相補性の出力信号か、あるいは非相補性出力
    信号のいずれかをもたらすシフト・レジスタ・ラッチ装
    置において、（ａ）少なくとも１本の出力線を有する第
    １ラッチ装置と、 （ｂ）前記第１ラッチ装置に接続された入力手段、およ
    び少なくとも１本の出力線を有する第２ラッチ装置と、 （ｃ）前記組合せ論理回路の出力線に接続された排他的
    ＯＲ回路手段、および前記第２ラッチ装置の入力手段を
    使用禁止とするためにテスト制御信号線に接続され、か
    つこれに応答する手段を包含するテスト・データ入力手
    段とを具備し、（ｄ）前記第１ラッチ装置が前記組合せ
    論理回路の出力線の一方と第１クロック信号列に接続さ
    れ、これらに応答して、前記第１ラッチ装置出力線にお
    いて、前記第１クロック信号列の各期間中に前記組合せ
    論理回路出力信号の一方をラッチし、かつこれをもたら
    し、 （ｅ）前記第２ラッチ装置が前記第２ラッチ装置入力手
    段と第２クロック信号列に接続され、これらに応答して
    、前記第２ラッチ装置出力線において、前記第２クロッ
    ク信号列の各期間中に組合せ論理回路出力信号の前記一
    方をラッチし、かつこれをもたらし、 （ｆ）上記のテスト・データ入力手段の構成によって、
    前記第２ラッチ装置が前記組合せ論理回路の出力信号の
    排他的論理和の結果を前記第２ラッチ装置出力線にラッ
    チし、かつもたらすように構成された、 シフト・レジスタ・ラッチ装置。
  2. （２）前記テスト・データ入力手段がさらに、前記の排
    他的論理和の結果を前記第２ラッチ装置にラッチするた
    めに、前記テスト制御出力信号線に接続され、かつこれ
    に応答する、付加的な第２ラッチ装置の入力手段を包含
    している、特許請求の範囲第（１）項記載のシフト・レ
    ジスタ・ラッチ装置。
  3. （３）前記論理回路がひとつまたはそれ以上のカスケー
    ド接続された論理モジュールからなり、そのそれぞれが
    一対の出力信号をもたらす差動カスケード電圧スイッチ
    である、特許請求の範囲第（１）項記載のシフト・レジ
    スタ・ラッチ装置。
  4. （４）前記第１ラッチ装置がさらにスキャン・イン線と
    第３クロック信号列に接続され、かつこれらに応答し、
    該第３クロック信号列が前記第２信号列に関して位相が
    ずれたものであり、前記第１ラッチ装置出力線において
    、前記第３クロック信号列の各期間中に、信号を前記ス
    キャン・イン線にラッチし、かつもたらす、特許請求の
    範囲第（１）項記載のシフト・レジスタ・ラッチ装置。
JP62035962A 1986-04-10 1987-02-20 シフト・レジスタ・ラツチ装置 Granted JPS62243037A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/850,189 US4698830A (en) 1986-04-10 1986-04-10 Shift register latch arrangement for enhanced testability in differential cascode voltage switch circuit
US850189 1992-03-11

Publications (2)

Publication Number Publication Date
JPS62243037A true JPS62243037A (ja) 1987-10-23
JPH0544690B2 JPH0544690B2 (ja) 1993-07-07

Family

ID=25307502

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62035962A Granted JPS62243037A (ja) 1986-04-10 1987-02-20 シフト・レジスタ・ラツチ装置

Country Status (5)

Country Link
US (1) US4698830A (ja)
EP (1) EP0240719B1 (ja)
JP (1) JPS62243037A (ja)
CA (1) CA1260079A (ja)
DE (1) DE3776178D1 (ja)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0264334B1 (en) * 1986-10-16 1994-12-28 Fairchild Semiconductor Corporation Synchronous array logic circuit
DE3639577A1 (de) * 1986-11-20 1988-05-26 Siemens Ag Logikbaustein zur erzeugung von ungleich verteilten zufallsmustern fuer integrierte schaltungen
JPH0682146B2 (ja) * 1986-12-22 1994-10-19 日本電気株式会社 スキヤンパス方式の論理集積回路
JPS63182585A (ja) * 1987-01-26 1988-07-27 Toshiba Corp テスト容易化機能を備えた論理回路
JPH071493B2 (ja) * 1987-06-11 1995-01-11 三菱電機株式会社 テスト補助回路
US4935646A (en) * 1989-02-22 1990-06-19 International Business Machines Corporation Fully static CMOS cascode voltage switch logic systems
US5018144A (en) * 1989-04-28 1991-05-21 International Business Machines Corporation Logic performance verification and transition fault detection
JPH0787040B2 (ja) * 1990-01-26 1995-09-20 株式会社東芝 シフトレジスタ
US5045801A (en) * 1990-05-29 1991-09-03 The United States Of America As Represented By The Secretary Of The Air Force Metastable tolerant asynchronous interface
US5228045A (en) * 1990-08-06 1993-07-13 Ncr Corporation Test driver for connecting a standard test port integrated circuit chip to a controlling computer
US5299136A (en) * 1991-06-05 1994-03-29 International Business Machines Corp. Fully testable DCVS circuits with single-track global wiring
US5272397A (en) * 1992-03-27 1993-12-21 International Business Machines Corp. Basic DCVS circuits with dual function load circuits
US5389836A (en) * 1993-06-04 1995-02-14 International Business Machines Corporation Branch isolation circuit for cascode voltage switch logic
US5416362A (en) * 1993-09-10 1995-05-16 Unisys Corporation Transparent flip-flop
US5642362A (en) * 1994-07-20 1997-06-24 International Business Machines Corporation Scan-based delay tests having enhanced test vector pattern generation
US6353903B1 (en) 1994-10-28 2002-03-05 International Business Machines Corporation Method and apparatus for testing differential signals
US5640402A (en) * 1995-12-08 1997-06-17 International Business Machines Corporation Fast flush load of LSSD SRL chains
US7444575B2 (en) * 2000-09-21 2008-10-28 Inapac Technology, Inc. Architecture and method for testing of an integrated circuit device
DE10109558C1 (de) * 2001-02-28 2003-01-30 Siemens Ag Empfängerseitige Zusatzschaltung für den Boundary Scan bei der Datenübertragung mit differentiellen Signalen
JP3955196B2 (ja) * 2001-09-05 2007-08-08 富士通株式会社 試験回路および半導体集積回路装置
US20040019841A1 (en) * 2002-07-25 2004-01-29 Ong Adrian E. Internally generating patterns for testing in an integrated circuit device
US8001439B2 (en) * 2001-09-28 2011-08-16 Rambus Inc. Integrated circuit testing module including signal shaping interface
US8286046B2 (en) 2001-09-28 2012-10-09 Rambus Inc. Integrated circuit testing module including signal shaping interface
US7313740B2 (en) * 2002-07-25 2007-12-25 Inapac Technology, Inc. Internally generating patterns for testing in an integrated circuit device
US8166361B2 (en) 2001-09-28 2012-04-24 Rambus Inc. Integrated circuit testing module configured for set-up and hold time testing
US7194706B2 (en) * 2004-07-27 2007-03-20 International Business Machines Corporation Designing scan chains with specific parameter sensitivities to identify process defects

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5778698A (en) * 1980-08-07 1982-05-17 Ibm Carry register for check and test
JPS57182855A (en) * 1981-05-07 1982-11-10 Toshiba Corp Operation confirming system for one-chip microcomputer

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4070648A (en) * 1976-06-18 1978-01-24 Ncr Corporation Computer to computer communication system
JPS5745750A (en) * 1980-09-01 1982-03-15 Fanuc Ltd Transmission switching device having open line detecting function and industrial robot using said device
JPS5928725A (ja) * 1982-08-09 1984-02-15 Hitachi Ltd 論理方式
US4542505A (en) * 1983-11-14 1985-09-17 Burroughs Corporation Adjustable system for skew comparison of digital signals
US4602210A (en) * 1984-12-28 1986-07-22 General Electric Company Multiplexed-access scan testable integrated circuit

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5778698A (en) * 1980-08-07 1982-05-17 Ibm Carry register for check and test
JPS57182855A (en) * 1981-05-07 1982-11-10 Toshiba Corp Operation confirming system for one-chip microcomputer

Also Published As

Publication number Publication date
EP0240719B1 (en) 1992-01-22
DE3776178D1 (de) 1992-03-05
US4698830A (en) 1987-10-06
EP0240719A2 (en) 1987-10-14
CA1260079A (en) 1989-09-26
JPH0544690B2 (ja) 1993-07-07
EP0240719A3 (en) 1989-11-29

Similar Documents

Publication Publication Date Title
JPS62243037A (ja) シフト・レジスタ・ラツチ装置
Reddy et al. Fault detection and design for testability of CMOS logic circuits
US4768196A (en) Programmable logic array
JPS6062222A (ja) レベル応答走査設計型テスト可能なラツチ回路装置
US5422891A (en) Robust delay fault built-in self-testing method and apparatus
Jutman et al. Reliable health monitoring and fault management infrastructure based on embedded instrumentation and IEEE 1687
Kundu Design of multioutput CMOS combinational logic circuits for robust testability
WO2007011507A2 (en) Method and system for encryption-based design obfuscation for an integrated circuit
Liu et al. CMOS scan-path IC design for stuck-open fault testability
Girard et al. Comparison between random and pseudo-random generation for BIST of delay, stuck-at and bridging faults
JPH05157819A (ja) 差動カスコード電圧スイッチ回路
Majumder et al. Path delay testing: Variable-clock versus rated-clock
Goessel et al. Scan-path with directly duplicated and inverted duplicated registers
David et al. Some relationships between delay testing and stuck-open testing in CMOS circuits
JPH0440736B2 (ja)
Iyer et al. Surprises in sequential redundancy identification
JPH03131779A (ja) 記憶装置
Majumder et al. On delay-untestable paths and stuck-fault redundancy
Krasniewski et al. Random testability of redundant circuits
Das et al. Isomorph-redundancy in sequential circuits
Bhattacharya et al. Synthesis of single-output space compactors with application to scan-based IP cores
Ke et al. Path-delay-fault testable nonscan sequential circuits
Katoozi et al. A testable CMOS synchronous counter
JPH0750149B2 (ja) シフトレジスタのテスト方法
Pateras et al. Avoiding unknown states when scanning mutually exclusive latches