KR0131185B1 - 논리회로 - Google Patents

논리회로

Info

Publication number
KR0131185B1
KR0131185B1 KR1019930021984A KR930021984A KR0131185B1 KR 0131185 B1 KR0131185 B1 KR 0131185B1 KR 1019930021984 A KR1019930021984 A KR 1019930021984A KR 930021984 A KR930021984 A KR 930021984A KR 0131185 B1 KR0131185 B1 KR 0131185B1
Authority
KR
South Korea
Prior art keywords
circuit
signal
input signal
output
inverter
Prior art date
Application number
KR1019930021984A
Other languages
English (en)
Inventor
야스유키 노즈야마
Original Assignee
사토 후미오
가부시키가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 사토 후미오, 가부시키가이샤 도시바 filed Critical 사토 후미오
Application granted granted Critical
Publication of KR0131185B1 publication Critical patent/KR0131185B1/ko

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318544—Scanning methods, algorithms and patterns
    • G01R31/318547—Data generators or compressors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/693—Switching arrangements with several input- or output-terminals, e.g. multiplexers, distributors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
    • H03K19/21—EXCLUSIVE-OR circuits, i.e. giving output if input signal exists at only one input; COINCIDENCE circuits, i.e. giving output only if all input signals are identical
    • H03K19/215—EXCLUSIVE-OR circuits, i.e. giving output if input signal exists at only one input; COINCIDENCE circuits, i.e. giving output only if all input signals are identical using field-effect transistors

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

본 발명은 피검사회로와 LFSR을 구성하는 F/F회로의 데이터경로에 AND회로를 삽입하지 않고서 BILBO와 동등한 기능을 실현하는 논리회로 및 그 논리회로를 이용한 검사용이화회로를 제공하고자 하는 것이다.
이를 위해 본 발명은 제1제어신호에 따라 제2입력신호 및 그 반전값을 출력하는 제1회로(4)와, 제1입력신호에 따라 제2입력신호 또는 그 반전값을 선택출력하고, 선택한 신호를 반전시켜 제1입력신호와 제2입력신호의 배타적 부정논리합값을 출력하는 제2회로(5) 및 제3제어신호에 따라 제3입력신호 또는 고정값을 제2입력신호로 하여 제1회로에 인가하는 제1회로(6)로 이루어진 논리회로(3)를 구비하여 구성된다.

Description

논리회로
제1도는 본 발명의 제1실시예에 따른 논리회로를 이용한 검사용이화회로의 일부구성 및 동작을 나타낸 도면.
제2도는 본 발명의 제2실시예에 따른 논리회로의 구성 및 동작을 나타낸 도면.
제3도는 종래의 선형귀환 시프트 레지스터의 구성을 나타낸 도면.
제4도는 종래의 BILBO의 구성을 나타낸 도면.
제5도는 제4도에 나타낸 BILBO의 동작시에서의 등가회로의 구성을 나타낸 도면.
제6도는 피검사회로가 비율형 출력을 갖춘 BILBO의 구성을 나타낸 도면.
* 도면의 주요부분에 대한 부호의 설명
1,2 : 플립플롭(F/F)회로 3,3' : 논리회로
4,4' : 제1회로 5,5' : 제2회로
6,6' : 제3회로 7,15,16 : 클럭제어 인버터
8,21,22 : 전송게이트 9,17 : 인버터
[산업상의 이용분야]
본 발명은 반도체 집적회로의 검사용이화설계에 관한 것으로, 특히 조립자기검사에 적당한 논리회로에 관한 것이다.
[종래의 기술 및 그 문제점]
반도체 기술의 급속한 진보에 따라 LSI를 보다 한층 대규모화, 복잡화 및 고성능화한 VLSI가 등장하였고, 더욱이는 ULSI의 등장이 가까운 상황으로 되고 있는 중이다. 이에 따라 이들의 칩을 어떻게 해서든지 검사해야 한다는 문제가 대단히 심각한 문제로 되었다.
종래의 LSI칩에서는 통상 동작용으로 정의된 기능만을 이용하여 LSI테스터(tester)로 검사하는 것이 일반적으로 이루어지고 있었지만, VLSI나 ULSI에서는 방대한 양의 검사베터(test vector)를 작성할 필요가 있고, 게다가 이들 칩의 검사에 대응가능한 LSI테스터도 점점더 고성능화 됨에 따라 보다 고가인 것으로 한정된다.
더욱이, 이들 검사벡터가 어느 정도 충분히 칩을 검사하고 있는지의 객관적인 판정이 별도로 이루어지지 않으면 안되므로, 많은 CPU 비용이 필요하게 된다.
이러한 이유로 인해 종래의 방법으로 VLSI나 ULSI칩을 완전히 검사한다는 것은 현실적으로 보아 거의 불가능하다.
이러한 심각한 문제에 대한 해결책으로서 칩의 내부에 미리 검사를 용이하게 하기 위한 검사용 회로를 조립하여 저(低)비용으로 완전히 검사하는 검사용이화설계가 주목받아 보급되고 있는 중이다.
검사용이화설계의 일종인 조립자기검사(Built-In Self Test; 이하 BIST라 한다)는 피(被)검사회로(Device Under Test; 이하 DUT)인 LSI칩에 그 자신의 내부의 회로블록에 대한 검사데이터 발생회로와 검사결과 판정회로를 내장하여, 외부로부터의 신호에 의해 검사를 개시시켜서 검사가 종료된 후, 양부판정결과신호 또는 판정을 위한 검사결과를 출력시킨다는 검사로 LSI테스터가 거의 필요없게 되어 검사비용의 삭감에 대단히 유효하다. 게다가 칩을 실제사용과 동일한 조건하에서 검사할 수 있고, 시스템에 조립한 후에도 검사할 수 있다. 이들의 많은 두드러진 잇점에 의해 VLSI 및 ULSI의 검사에 있어서, BIST는 대단히 중요한 역할을 담당할 것으로 기대되고 있다.
상기와 같은 BIST에 있어서, 가장 기본적인 기술은 서명해석(Signature Aanlysis)이라 불리우는 것으로, 이 기술은 선형귀환 시프트 레지스터(Linear Feedback Shift Register; 이하, LFSR)를 기본으로 하고 있고, 먼저 이것에 대하여 설명한다.
LFSR(n비트폭으로 한다)은, 검사데이터 발생회로 및 검사결과 판정회로로서도 이용할 수 있다. 검사데이터 발생회로로서의 LFSR은 제3도(a; n=8인 경우)에 나타낸 바와 같이 직렬접속된 n개의 D형 플립플롭(31)과, 소정의 플립플롭(31)의 출력(Q)의 배타적 논리합(exclusive-OR; 이하 XOR)을 생성하여 상기 직렬접속된 제1번째의 플립플롭(31)의 D입력에 입력하는 귀환(feedback)회로(32)로 구성되는 간단한 레지스터회로이다.
상기 플립플롭(31)에 all-0이외의 초기치(이 LFSR에서는 초기화용 회로는 생략하고 있다)를 설정하고 나서 동작시키면, (2n-1)개의 거의 랜덤한 데이터(의사난수) 출력을 일정한 순서로 반복하게 된다. 이 의사난수는 n개의 플립플롭(31)의 출력중 어느것인가(Out I; I=0,…,7)를 이용하면 시퀀셜(sequential)로 취출할 수도 있고, 이들의 출력모두를 이용하면 병렬로 취출할 수도 있게 된다. 최근의 다(多)비트폭트로 데이터처리가 이루어지는 VLSI나 ULSI에서는 후자의 방식이 일반적이면서 중요하다.
더욱이 서명해석은 LFSR을 검사결과 판정회로로서 이용하는 기술로, 이 경우도 DUT로부터의 출력을 직렬로 입력하는 형태의 LFSR과 MISR(Multiple Input Signature Register)으로도 불리우는 병렬입력형태의 LFSR이 있지만, VLSI나 ULSI에서는 역시 후자의 쪽이 압도적으로 중요하다. 그래서 이후는 이것으로 좁혀 설명하기로 한다.
제3도(b; n=8인 경우)는 n비트 병렬입력형태의 LFSR의 구성예를 나타낸 것으로, LFSR내의 비트i(i=0,…,6)의 플립플롭(33)의 Q출력과 비트i의 외부데이터(INi)가 부가된 XOR회로(34)를 매개로 비트(i+1)의 플립플롭(33)의 D입력으로 입력되도록 되어 있고, 또한 비트0의 플립플롭(33)의 D입력에는 상술한 LFSR의 귀환회로(32)의 출력과 비트0의 외부데이터가 XOR회로(34)를 매개로 입력되도록 되어 있다.
이 구성에 의해 어떤 확정치가 격납된 LFSR에 DUT로부터의 응답출력이 순차적으로 인가되어 가면, 그들의 값에 따라 내부의 플립플롭에 거의 랜덤한 데이터가 형성되어 가서 최종적으로는 어떤 고유의 검사결과 데이터가 LFSR내에 형성되어 가게 된다. 이 LFSR내부에 생성되는 데이터를 서명(signature)이라 부르고, DUT로부터의 응답출력을 인가하여 서명을 생성하여 가는 동작을 서명압축동작이라 부른다.
서명해석은 일련의 검사데이터에 대한 DUT로부터의 응답출력을 서명압축하여 최후에 LFSR내에 남겨진 검사결과(서명)를 기대값과 1회만큼 비교함으로써, DUT(자신의 내부회로블록)의 양부판정을 수행하는 해석법이다. 일반적으로 충분한 검사데이터로 서명압축을 실행한 후에 상기 서명이 올바를 확률은 정상시와 다른 출력이 있더라도 관계없이 최종의 서명이 결과로서 정상시와 동일하게 되어 버릴[거짓(Aliasing)]확률을 1로부터 뺀 즉(1-2-n)로 될[거짓]확률은, 일반적으로 n이 크다면(n24) 무시할 수 있으므로, 다(多) 비트(n≥32)폭의 데이터처리가 일반적인 VLSI나 ULSI에서는 서명해석의 신뢰성은 대단히 높아지게 된다. 또, 상기의 LFSR은 BIST전용으로 설치하는 것도 있지만, 검사용 회로의 절약이라는 의미로 인해 통상 동작용 레지스터를 전용하는 것도 많이 이루어지고 있다.
상기와 같은 BIST에도 문제점은 존재하고, 그중 가장 중요한 것은 BIST의 잇점의 역행에 있는데, 즉 BIST실행 후에는 기본적으로 다수의 검사데이터에 대한 피검사회로(DUT)로부터의 응답데이터를 서명압축한 1개의 검사결과 데이터밖에 남아있지 않기 때문에 고장의 존재를 검출할 수 있지만, 고장이 발생한 사이클 및 그때의 출력데이터를 알 수가 없기 때문에 고장장소를 특정하는 고장진단은 용이하지 않다는 문제이다.
이것으로의 대책으로서 가장 간편하면서 유효한 방법은 적당한 검사모드상태에 있어서 LFSR의 배타적 논리합의 귀환루프가 차단됨과 더불어 LFSR을 구성하는 플립플롭의 직렬접속부분이 칩외부에 접속된 데이터경로[스캔체인(scan chain)이라 한다] 포함되어 그 내용이 직렬로 독출되도록(스캔전송이라 한다) 하는 것이다. 더욱이, LFSR에 고정데이터를 설정할 수 있도록 해두면, BIST개시시의 초기화가 이루어지게 된다(이 초기화는 스캔동작에 의해 직렬로 수행하는 것도 가능하다).
이와 같이, BIST용 레지스터회로에 있어서는 통상동작, 서명압축동작, 스캔동작 및 고정데이터설정의 4종류의 동작을 간이(簡易)한 검사용 부가회로로 가능하게 한 것이 고장진단에서의 약점도 보강한 BIST를 실현하기 위해 대단히 중요하다.
상기와 같은 특징을 갖춘 BIST용 레지스터의 대표예가 BILBO(BUILT-IN Logic Block Observer)이다. 이것을 제4도에 나타낸다(8비트폭).
이 회로의 동작은 2개의 모드신호 모드신호(B1,B2)에 의해 결정된다. B1=1, B2=1인 때 통상동작 DUT로부터의 각 출력(Z1∼Z8)이 별개의 D형 플립플롭(41)에 격납된다]을 하고[제5도(a)], B1=1, B2=0인 때, 8개의 플립플롭(41)은 병렬입력(LFSR)으로서 동작하여[제5도(c)], 병렬서명압축이 가능하게 된다. 또한, B1=1, B2=0인 때 각 플립플롭(41)은 시프트 레지스터(shift registor)로 되어 스캔동작이 가능하게 된다[제5도(b)]. 더욱이 도시되어 있지 않지만, B1=1, B2=1인 때 고정데이터설정(리세트)이 가능하게 된다.
이상과 같이 BILBO방식은 상술한 고장진단에서의 약점도 보강한 BIST를 실현하는 BIST용 레지스터를 간소한 구성으로 제공하고 있지만, BILBO방식은 스캔동작(및 고정데이터설정)의 실현이기 때문에 DUT의 출력으로부터 LFSR내부의 플립플롭까지의 사이에 서명압축을 위해 불가결한 배타적 논리합회로(42)에 추가하여 AND회로(43)를 삽입할 필요가 있어서 통상 동작시의 성능을 저하시켜 버린다는 큰 결점이 있었다.
이 BILBO방식의 결점에 대해서는 DUT가 비율형 또는 선충전형 출력을 갖춘 경우에 한해서는 비교적 간단한 대책이 있다. 즉 제6도의 비율형 ROM(51)에 있어서 도시된 바와 같이, 그 각 출력과 접지전위 사이에 접속되고, 공통의 신호에 의해 온/오프되는 소자를 설치하여 스캔동작 및 초기치설정은 이들 소자를 온상태로 함으로써 AND회로의 삽입없이 실현할 수 있게 된다.
제6도에 있어서, 참조부호 53은 워드선, 54는 비트선, 52는 항시 온상태인 PMOS소자로 구성되는 비트선의 로드(load)회로이다. ROM(51)의 데이터는 비트선(54)과 워드선(53)이 교차하는 위치에 NMOS소자(55)가 배치되는 (논리0)인지 (논리1)인지의 여부에 의해 결정되도록 되어 있다. 또한, 상술한 공통신호는 A이고, 이에 의해 온/오프되는 소자는 참조부호 56이다.
이 제6도로부터 알 수 있는 바와 같이 공통신호(A=1)로 설정하면 비트선(54)의 출력은 강제적으로 논리0으로 되기 때문에 신호(B)값에 의해 스캔동작(B=1인 때) 또는 고정데이터설정(B=0인 때)이 실현되어(A=0이면서 B=0에서는 통상동작하고, A=0이면서 B=1에서는 병렬서명압축), BILBO에서 볼 수 있는 것과 같은 AND회로는 필요없게 된다.
그렇지만, 상기와 같은 대책이 가능한 것은 개방될 때까지 DUT의 출력이 비율형 또는 선충전형으로 되어 있는 경우만으로, 보다 일반적인 출력으로 되어 있는 경우의 해는 얻어지지 않았다.
한편, 특개평 3-91942호 공보에는 외부입력선(I1∼I5)과 D형 플립플롭회로(F1∼F5)의 출력(Q1∼Q5)을 입력으로 하는 셀렉터회로(S1∼S5)를 구비하여 외부입력을 셀렉터회로를 매개로 출력함으로써, 레지스터부를 통과시키는 필드스루모드(field through mode)의 동작을 수행하지 않고서 연산속도를 향상시킨 반도체 집적회로장치의 조립(built in)검사회로가 개시되어 있다.
그렇지만, 이와 같은 검사회로에서도 제4도에 도시된 BILBO방식과 마찬가지로 서명압축에 필요한 배타적 논리합회로 및 스캔동작에 필요한 AND회로가 사용되고 있다.
상술과 같이 종래의 BILBO에 있어서는 피검사회로의 출력으로부터 LFSR을 구성하는 플립플롭의 데이터 입력단자(D)까지의 데이터경로 사이에 서명압축을 위해 불가결한 XOR회로에 추가하여 스캔동작실현을 위해 AND회로를 삽입할 필요가 있었다. 따라서, 통상동작시에 DUT로부터 인가되는 데이터는 XOR회로와 AND회로를 매개로 플립플롭에 세트되기 때문에 통상동작시의 동작속도가 저하하여 성능의 저하를 초래하였다.
[발명의 목적]
이에 본 발명은 상술한 문제점을 감안하여 이루어진 것으로, 피검사회로와 LFSR을 구성하는 플립플롭의 데이터경로에 AND회로를 사용하지 않고서 BILBO와 동등한 기능을 실현시키는 논리회로 및 그 논리회로를 이용한 검사용이화회로를 제공하고자 함에 그 목적이 있다.
[발명의 구성]
상기와 같은 목적을 달성하기 위해, 본 발명의 청구항 제1항에 기재된 발명은 제1입력신호와 제2입력신호 및 제1제어신호를 받아서 제1제어신호가 한쪽의 논리값에 있는 경우에는 제1입력신호와 제2입력신호의 배타적 논리합값 또는 배타적 부정논리합값을 출력하고, 제1제어신호가 다른쪽 논리값에 있는 경우에는 상기 배타적 논리합값 또는 배타적 부정논리합값의 출력까지의 지연보다도 적은 지연으로 제1입력신호의 논리값에 관계없이 제2입력신호 또는 그 반전값을 출력하는 논리회로로 구성된다.
청구항 제2항에 기재된 발명은 제2입력신호와 제1제어신호를 받아서 제1제어신호가 한쪽의 논리값에 있는 경우에는 제2입력신호 및 그 반전값을 출력하고, 제1제어신호가 다른쪽의 논리값에 있는 경우에는 제2입력신호를 출력하는 제1회로와, 제1입력신호와 제1회로의 출력을 받아서 제1제어신호가 한쪽의 논리값에 있는 경우에는 제1입력신호의 논리값에 따라 제1회로로부터 출력되는 제2입력신호 또는 그 반전값을 택일적으로 선택하여 출력함으로써 제1입력신호와 제2입력신호의 배타적 논리합값을 출력하고, 제1제어신호가 다른쪽 논리값에 있는 경우에는 제1입력신호의 논리값에 관계없이 제1회로로부터 출력되는 제2입력신호를 출력하는 제2회로로 구성된다.
청구항 제3항에 기재된 발명은 제2입력신호와 제1제어신호를 받아서 제1제어신호가 한쪽의 논리값에 있는 경우에는 제2입력신호 및 그 반전값을 출력하고, 제1제어신호가 다른쪽의 논리값에 있는 경우에는 제2입력신호를 출력하는 제1회로와, 제1입력신호와 제1회로의 출력신호를 받아서 제1제어신호가 한쪽의 논리값에 있는 경우에는 제1입력신호의 논리값에 따라 제1회로로부터 출력되는 제2입력신호 또는 그 반전값을 택일적으로 선택하고 선택한 신호를 반전시켜 출력함으로써 제1입력신호와 제2입력신호의 배타적 부정논리합값을 출력하며, 제1제어신호가 다른쪽 논리값에 있는 경우에는 제1입력신호의 논리값에 관계없이 제1회로로부터 출력되는 제2입력신호를 반전시켜 출력하는 제2회로로 구성된다.
청구항 제4항에 기재된 발명은 제2항의 논리회로와 제3입력신호와 제2제어신호를 받아서 제2제어신호가 한쪽의 논리값에 있는 경우에는 제3입력신호를 제2입력신호로서 제1회로에 출력하고, 제2제어신호가 다른쪽의 논리값에 있는 경우에는 고정값을 제2입력신호로서 제1회로에 출력하는 제3회로로 구성된다.
청구항 제5항에 기재된 발명은 제3항의 논리회로와 제3입력신호와 제2제어신호 받아서 제2제어신호가 한쪽의 논리값에 있는 경우에는 제3입력신호의 반전값을 제2입력신호로서 제1회로에 출력하고 제2제어신호가 다른쪽의 논리값에 있는 경우에는 고정값을 제2입력신호로서 제1회로에 출력하는 제3회로로 구성된다.
청구항 제6항에 기재된 회로는 제1제어신호를 반전출력하는 제1인버터와 제1제어신호 및 제1인버터의 출력신호에 따라 제2입력신호를 받아서 반전출력하는 제1클럭제어 인버터 및 제1제어신호 및 제1인버터의 출력신호에 따라 제1클럭제어 인버터가 온상태에 있을 때에 제1클럭제어 인버터의 입출력단자를 비접속상태로 하고 제1클럭제어 인버터가 오프상태에 있을 때에는 제1클럭제어 인버터의 입출력단자를 접속하는 제1전송게이트로 이루어진 제1회로와; 제1입력신호를 반전출력하는 제2인버터, 제1입력신호 및 제2인버터의 출력신호에 따라 제1클럭제어 인버터의 출력단자와 제2회로의 출력단자를 접속/비접속제어하는 제2전송게이트와 제1입력신호 및 제2인버터의 출력신호에 따라 제2전송게이트의 접속/비접속제어와는 반대로 제1클럭제어 인버터의 입력단자와 제2회로의 출력단자를 비접속/접속제어하는 제3전송게이트로 이루어진 제2회로로 구성된다.
청구항 제7항의 발명은 제1제어신호를 반전출력하는 제1인버터와 제1제어신호 및 제1인버터의 출력신호에 따라 제2입력신호를 받아서 반전출력하는 제1클럭제어 인버터, 제1제어신호 및 제1인버터의 출력신호에 따라 제1클럭제어 인버터가 온상태에 있는 때에 제1클럭제어 인버터의 입출력단자를 비접속상태로 하고 제1클럭제어 인버터가 오프상태에 있는 때에는 제1클럭제어 인버터의 입출력단자를 접속하는 제1전송게이트로 이루어진 제1회로와; 제1입력신호를 반전출력하는 제2인버터와, 입력단자가 제1클럭제어 인버터의 출력단자에 접속되어 제1입력신호 및 제2인버터의 출력신호에 따라 온/오프제어되는 제2클럭제어 인버터 및, 입력단자가 제1클럭제어 인버터의 입력단자에 접속되고, 출력단자가 제2클럭제어 인버터의 출력단자에 접속되어 제1입력신호 및 제2인버터의 출력신호에 따라 제2클럭제어 인버터의 온/오프제어와는 반으로 온/오프제어되는 제3클럭제어 인버터로 이루어진 제2회로로 구성된다.
여기서, 본 발명의 논리회로를 이용한 제1검사용이화회로는 청구항 제4항 또는 제5항에 기재된 논리회로와, 논리회로의 제3입력신호가 전단의 플립플롭(F/F)회로의 출력으로 되어 논리회로의 제2회로의 출력신호가 차단의 F/F회로의 입력으로 되도록 논리회로를 매개로 종속접속된 n개의 F/F회로, n번째의 F/F회로를 포함하는 소정의 F/F회로의 출력의 배타적 논리합을 취하는 배타적 논리합회로로 이루어진 귀환회로와, 제1제어신호에 기초해서 스캔체인의 출력신호 또는 귀환회로의 출력신호를 선택하고, 선택된 신호를 제3입력신호로 하는 논리회로를 매개로 최초단의 F/F회로에 접속되어 이루어진 선택회로로 구성된다.
또한, 본 발명의 논리회로를 이용한 제2검사용이화회로는 제1 및 제2제어신호에 따라 제1 및 제2제어신호가 한쪽의 논리값에 있는 경우에는 제1입력신호로서 피검사회로의 출력을 병렬입력하여 서명압축하고, 제1제어신호가 한쪽의 논리값이면서 제2제어신호가 다른쪽의 논리값에 있는 경우에는 제1입력신호로서 피검사회로의 출력을 각각 대응하는 F/F회로에 세트하고, 제1제어신호가 다른쪽의 논리값이면서 제2제어신호가 한쪽의 논리값에 있는 경우에는 F/F회로에 세트된 내용을 스캔시켜 순차적으로 독출하고, 제1 및 제2제어신호가 다른쪽의 논리값에 있는 경우에는 고정값을 F/F에 세트하여 이루어진 청구항 제4항 또는 제5항에 기재된 논리회로로 구성된다.
[적용]
상기 구성에 있어서, 청구범위 제1항에 기재된 발명은 제1제어신호에 따라 2개의 입력신호의 배타적 논리합값 또는 배타적 부정논리합값을 얻거나 한쪽의 입력신호 또는 그 반전값을 얻도록 하고 있다.
청구항 제2항에 기재된 발명은 제1제어신호에 따라 제2입력신호 및 그 반전값을 출력하고 제1입력신호에 따라 제2입력신호 또는 그 반전값을 선택출력하여 제1입력신호와 제2입력신호의 배타전 논리합값을 얻도록 하고 있다.
청구항 제3항에 기재된 발명은 제1제어신호에 따라서 제2입력신호 및 그 반전값을 출력하고 제1입력신호에 따라 제2입력신호 또는 그 반전값을 선택출력하며, 선택된 신호를 반전시켜 제1입력신호와 제2입력신호의 배타적 부정논리합값을 얻도록 하고 있다.
청구항 제4항 또는 제5항에 기재된 발명은 제1 및 제2제어신호가 한쪽의 논리값에 있는 경우에는 제1입력신호와 제3입력신호의 배타적 논리합값을 출력하고, 제1제어신호가 한쪽의 논리값, 제2제어신호가 다른쪽의 논리값에 있는 경우에는 제1입력신호를 출력하고, 제1제어신호가 다른쪽의 논리값 제2제어신호가 한쪽의 논리값에 있는 경우에는 제3입력신호를 출력하며, 제1 및 제2제어신호가 다른쪽의 논리값에 있는 경우에는 고정값을 출력하도록 하고 있다.
청구항 제6항에 기재된 발명은 제1제어신호가 한쪽의 논리값에 있는 경우에는 제1클럭제어 인버터를 온상태로 하고, 제1전송게이트를 비접속상태로 하며, 제1입력신호에 따라 제1클럭제어 인버터의 출력 또는 제2입력신호를 선택출력하고, 제1제어신호가 다른쪽의 논리값에 있는 경우에는 제1클럭제어 인버터를 오프상태로 하며, 제1전송게이트를 접속상태로 하고, 제1입력신호에 관계없이 제2입력신호를 출력하도록 하고 있다.
청구항 제7항에 기재된 발명은 제1제어신호가 한쪽의 논리값에 있을 경우에는 제1클럭제어 인버터를 온상태로 하고, 제1전송게이트를 비접속상태로 하며, 제1입력신호에 따라 제1클럭제어 인버터의 출력 또는 제2입력신호를 선택하여 반전출력하고 제1제어신호가 다른쪽 논리값에 있는 경우에는 제1클럭제어 인버터를 오프상태로 하고, 제1전송게이트를 접속상태로 하며, 제1입력신호에 관계없이 제2입력신호의 반전값을 출력하도록 하고 있다.
여기서, 본 발명의 논리회로를 이용한 제1 및 제2검사용이화회로는 제1 및 제2제어신호에 따라서 서명압축동작, 피검사회로로부터의 검사데이터를 F/F회로에 세트하는 통상의 동작, 스캔동작 및 각각의 F/F회로에 공정값을 세트하는 리세트동작으로 이루어진 4개의 동작모드를 수행하도록 하고 있다.
[실시예]
이하, 도면을 참조해서 본 발명의 실시예를 상세히 설명한다.
제1도는 본 발명의 제1실시예에 따른 논리회로를 갖춘 검사용이화회로의 일부를 나타낸 도면으로 동 도면(a)은 구성도이고, 동 도면(b)는 동 도면(a)의 일부구성도이며, 동 도면(c)는 동 도면(a)의 동작설명도이다.
제1도(a)에 나타낸 검사용이화회로는 n비트폭의 BIST용 레지스터내부의 LFSR의 일부로 LFSR의 i[i=1,2…,(n-1)]번째의 D형 플립플롭(F/F)회로(1) 및 (i+1)번째의 D형 플립플롭(F/F)회로(2)와 양F/F회로(1,2)를 접속하는 논리회로(3)의 부분만을 도시한 것이다.
또한 제1도(a)에 나타낸 검사용이화회로는 그 첫 번째의 F/F회로가 그 입력(D)이 논리회로(3)를 매개로 제4도에 나타낸 멀티플렉서(44)와 동일한 멀티플렉서(도시하지 않음)의 출력에 접속되어 있다. 이 멀티플렉서는 스캔동작시에는 칩외부로부터 접속되어 있는 스캔체인의 출력신호를 선택하고, 서명압축동작시에는 n번째의 F/F회로를 포함하는 소정의 F/F회로의 출력의 배타적 논리합을 취하는 베타적논리합(XOR)회로로 이루어진 LFSR의 귀환회로(도시하지 않음)의 출력신호를 선택하는 선택회로로서 가능하다.
제1도에 있어서 본 발명의 특징으로 되는 논리회로(3)는 제1회로(4), 제2회로(5) 및 제3회로(6)로 구성되어 있다.
제1회로(4)는 클럭제어 인버터(clocked invertor; 7)와, N채널 및 P채널 FET로 이루어진 전송게이트(8) 및 인버터(9)로 구성되어 있다. 클럭제어 인버터(7)는 제1도(b)에 나타낸 바와 같이 P채널의 FET(11,12)와 N채널의 FET(13,14)로 구성되고, P채널의 FET(111)를 도통제어하는 신호(B)와 N채널의 FET(14)를 도통제어하는 신호(A)는 서로 역상으로 된다.
상기 클럭제어 인버터(7)는 노드a에 인가되는 제1회로(4)의 입력신호를 받아서 제1제어신호(A)를 인버터(9)로 반전시킨 신호에 의해 온/오프제어된다. 즉, 클럭제어 인버터(7)는 제1제어신호(A)가 1(하이레벨)인 때에는 오프상태로 되고 제1제어신호가 0(로우레벨)인 때에는 온상태로 되므로, 인버터로서 기능하게 된다.
전송게이트(8)는 제1제어신호(A)와 제1제어신호(A)를 인버터(9)로 반전시킨 신호에 의해 클럭제어 인버터(7)의 입출력단자를 접속/비접속제어하고 있다. 즉 전송게이트(8)는 제1제어신호(A)가 1인 때에는 클럭제어 인버터(7)의 입출력단자 노드a와 노드b를 비접속상태로 하고, 제1제어신호(A)가 0인 때에는 클럭제어 인버터(7)의 입출력단자 노드a와 노드b를 접속상태로 한다.
따라서, 제1회로(4)는 제1제어신호(A)가 1인 때에는 노드a에 인가되는 입력신호를 그대로 출력함과 더불어, 전송게이트(8)를 매개로 노드b로부터 출력한다.
제2회로(5)는 두개의 클럭제어 인버터(15,16)와 인버터(17)로 구성되어 있다.
상기 클럭제어 인버터(15)는 제1회로(4)의 한쪽의 출력인 노드b로부터 입력신호를 받아서 DUT로부터의 출력신호(Din) 및 그 출력신호(Din)를 인버터(17)로 반전시킨 신호를 제어신호로 하여 온/오프제어된다. 클럭제어 인버터(16)는 제1회로(4)의 다른쪽 출력인 노드a로부터 입력신호를 받아서, DUT로부터의 출력신호(Din) 및 그 출력신호(Din)를 인버터로 반전시킨 신호를 제어신호로 하여 클럭제어 인버터(15)의 온/오프제어와는 반대로 온/오프제어된다.
즉, 제2도의 회로(5)는 DUT로부터의 출력신호(Din)가 1에 있는 때에는 클럭제어 인버터(15)가 온상태로 클럭제어 인버터(16)가 오프상태로 되므로, 노드b에 인가된 입력신호를 반전시킨 신호를 노드c에 출력한다. 한편 DUT로부터의 출력신호(Din)가 0에 있는 때에는 클럭제어 인버터(15)가 오프상태, 클럭제어 인버터(16)가 오프상태로 되므로, 노드a에 인가된 입력신호를 반전시킨 신호를 노드c에 출력한다.
따라서, 제2회로(5)는 DUT로부터의 출력신호(Din)를 선택신호로 하여 제1회로(4)의 노드a 또는 노드b로부터 출력되는 출력신호중 어느 것인가 한쪽의 출력신호를 선택하는 셀렉터(selector)로서 기능하게 된다.
이와 같은 제1회로(4)와 제2회로(5)가 종속접속된 구성에 있어서, 제2회로에 인가되는 DUT로부터의 출력신호(Din)를 제2입력신호로 하면 제1제어신호(A)가 1인 때에 제1 및 제2입력신호가 1, 0이면 노드c의 출력신호가 0으로 된다. 따라서, 제1회로와 제2회로는 제1제어신호(A)가 1인 때에는 노드a에 인가되는 논리값과 DUT로부터의 출력신호(Din)의 논리값의 배타적 부정논리합을 취하는 배타적 부정논리합(XNOR)회로로서 기능하게 된다.
제3회로(6)는 I번째의 F/F회로(1)의 출력(Q)과 제2제어신호(B)를 입력으로 하는 부정논리곱(NAND)회로로 구성되고, 그 부정논리출력이 제1회로(4)의 입력으로 되는 노드a에 인가된다.
이와 같은 제1회로(4), 제2회로(5) 및 제3회로(6)가 종속접속되어 이루어진 논리회로(3)에 있어서 제1제어신호(A)가 1 또 제2제어신호(B)가 1인 때에는 제1회로(4)와 제2회로(5)는 XNOR회로, 제3회로(6)는 인버터로서 각각 기능하게 되므로, DUT로부터의 출력신호(Din)를 제1입력신호, I번째의 F/F회로(1)로부터의 출력(Q)을 제3입력신호로 하면, 논리회로(3)는 제1입력신호와 제3입력신호를 입력으로 하는 배타적 논리합(XOR)회로로서 기능하게 된다.
따라서, 제1도(c)에 나타낸 바와 같이 제1 및 제2제어신호(A,B)가 공히 1에 있는 때에는 제1도(a)에 나타낸 LFSR로서는 제5도(c)에 나타낸 바와 같이 DUT로부터의 출력을 병렬입력하여 서명압축하게 된다.
다음에 제1제어신호(A)가 1 또는 제2제어신호(B)가 0인 때에는 제1회로(4)와 제2회로(5)는 XNOR회로로서 기능하고, 제3회로(6)의 출력은 1로 되므로, 제1입력신호의 DUT로부터의 출력신호(Din)와 동일한 논리치가 논리회로(3)로부터 출력되어 (i+1)번째의 F/F회로(2)에 인가되게 된다.
따라서, 제1도(c)에 나타낸 바와 같이 이와 같은 조건에 있어서 LFSR로서는 제5도(a)에 나타낸 바와 같이 통상 동작이 이루어지게 된다.
한편 제1제어신호가 0인 때에는 제1회로(4)의 클럭제어 인버터(7)가 오프상태이고, 또 전송게이트(8)가 접속상태로 되어 제1회로(4)의 노드a와 노드b가 공히 제3회로(6)의 출력과 같아지므로, 논리회로(3)의 출력은 DUT로부터의 출력신호(Din)에 관계없이 제3회로(6)의 출력으로 된다. 이것은 제4도에 나타낸 BILBO방식에 있어서 DUT로부터의 출력신호(Din)와 LFSR의 F/F회로(41)의 데이터경로에 AND게이트(43)를 삽입하고, 이 AND게이트(43)의 출력을 0으로 해서 DUT로부터의 출력신호를 무효로 하고 있는 것과 등가로 되게 된다.
따라서 제1도(c)에 나타낸 바와 같이, 제1제어신호(A)가 0이고, 또 제2제어신호(B)가 1인 때에는 제5도(b)에 나타낸 바와 같이 각각의 F/F회로에 세트된 내용이 스캔(scan)되어 순차적으로 독출되는 스캔동작이 이루어진다.
한편, 제1 및 제2제어신호(A,B)가 공히 0인 때에는 고정값으로서 0이 모든 F/F회로에 세트되어 리세트동작이 이루어진다.
이상과 같이 본 발명의 검사용이화회로에서는 고장진단의 용이성이 부가되어 있는 BILBO와 마찬가지로 통상 동작, 서명압축동작, 스캔동작 및 고정데이터설정(리세트동작)을 간결한 구성으로 실현하고 있지만, 이때 제4도에 나타낸 바와 같이 BILBO에서는 필요한 피검사회로(DUT)와 내부의 LFSR의 플립플롭(41) 사이에 삽입되는 AND회로(43)는 본 발명에서는 필요없어서 통상 동작시의 성능의 저하를 BILBO보다 적게 구성할 수 있다.
BIST는 지금 이후의 사용자에 해방되는 것이 많아지리라 예상되고, 그 경우에 통상 동작과 동일한 클럭주파수로 실행되게 된다. 여기서 BIST는 피검사회로(DUT)의 통상 동작에서의 크리티컬 패스(critical path)를 검사할 수 있도록 되어 있는 것이 중요하지만, 최근 잘 눈에 띄는 극한까지의 고속동작이 요구되는 것과 같은 VLSI나 ULSI에서는 동작속도가 보틀네크(bottleneck)로 되는 경우가 많아서 BIST용 회로의 추가에 의한 통상 동작성능의 저하는 본래 양품을 되어야 할 칩이 BIST에 의해 불량품이라고 판정되게 되는 것을 의미한다.
따라서, 이들 VLSI나 ULSI에 있어서 BIST(서명압축)에서의 성능저하가 적지않다는 것은 제조수율(원료대 제품비)의 향상에 직접적으로 반영되게 때문에 대단히 중요한 것이다.
따라서, 본 발명에서는 BIST가 통상 동작시의 크리티컬 패스를 검사하도록 되어 있는 대단히 고속한 VLSI, ULSI에서는 제조수율의 향상을 기대할 수 있게 된다.
제2도는 본 발명의 제2실시예를 나타낸 도면으로 제2도에 도시된 실시예의 특징으로 되는 것은 제1도에 도시된 제1실시예의 구성에 비해 제2도의 회로(5)의 클럭제어 인버터(16,17)를 P채널과 N채널의 FET로 이루어진 전송게이트(21,22)로 치환하여 제1회로(4')와 제2회로(5')로 NAND회로를 구성하고, 제3회로(6')를 AND회로로 구성하며, 제2도(b)에 나타낸 바와 같이 제1도에 나타낸 구성과 동일한 기능을 실현한 것에 있다.
이와 같은 구성에 있어서도, 제1도에 나타낸 실시예와 동일한 효과를 달성할 수가 있다. 더욱이, 논리회로(3')를 구성하는 총소자수는 감소하지만, CMOS공정에 있어서는 반드시 레이아우트(layout) 면적이 유의하게 감소한다고는 한정할 수 없고, 또한 DUT로부터의 출력의 플립플롭으로의 세트 업(set up)시간도 약간 증가할 가능성이 있어서 채용에 따라서는 충분한 사전검토가 필요하다.
또한, 각 신호의 극성을 변경하는 더욱이는 클럭제어 인버터의 게이트 입력신호의 배치를 바꾸는[제1제어신호(A)와 Din 또는 제2제어신호(B)와 Din] 변경도 용이하다.
또, 본 발명은 상기 실시예에 한정되지 않고 본 발명의 논리회로(3)의 일부를 플립플롭과 조합시키는 것도 가능하고, 예컨대 제3회로(6)를 I번째의 F/F회로에 조립하여 제2회로(5)의 클럭제어 인버터(16,17)나 전송게이트(21,22)를 (i+1)번째의 F/F회로(2)에 조립하도록 해도 좋다.
한편, 본원 청구범위의 각 구성요건에 병기한 도면의 참조부호는 본원 발명의 이해를 용이하게 하기 위한 것으로, 본원 발명의 기술적 범위를 도면에 도시한 실시예에 한정할 의도로 병기한 것은 아니다.
[발명의 효과]
이상 설명한 바와 같이 본 발명에 의하면, 제1제어신호에 따라 제1입력신호와 제2입력신호의 배타적 논리합값을 출력하고, 또 제1입력신호에 관계없이 제2입력신호를 출력하도록 하였기 때문에 LFSR에서의 F/F회로를 접속하는 데에 적당한 논리회로를 제공할 수 있게 된다.
또한, 상기 논리회로를 이용해서 LFSR을 구성하여 이루어진 검사용이화회로에서는 피검사회로로부터 F/F회로의 입력까지의 데이터경로에 AND회로를 삽입하지 않고, 서명압축동작, 통상동작, 스캔동작 및 리세트동작을 수행하는 것이 가능하다.

Claims (7)

  1. 제1입력신호와 제2입력신호 및 제1제어신호를 받아서 제1제어신호가 한쪽의 논리값에 있는 경우에는 제1입력신호와 제2입력신호의 배타적 논리합값 또는 배타적 부정논리합값을 출력하고, 제1제어신호가 다른쪽 논리값에 있는 경우에는 상기 배타적 논리합값 또는 배타적 부정논리합값의 출력까지의 지연보다도 적은 지연으로 제1입력신호의 논리값에 관계없이 제2입력신호 또는 그 반전값을 출력하는 것을 특징으로 하는 논리회로.
  2. 제2입력신호와 제1제어신호를 받아서 제1제어신호가 한쪽의 논리값에 있는 경우에는 제2입력신호 및 그 반전값을 출력하고, 제1제어신호가 다른쪽의 논리값에 있는 경우에는 제2입력신호를 출력하는 제1회로(4')와, 제1입력신호와 제1회로(4')의 출력을 받아서 제1제어신호가 한쪽의 논리값에 있는 경우에는 제1입력신호의 논리값에 따라 제1회로(4')로부터 출력되는 제2입력신호 또는 그 반전값을 택일적으로 선택하여 출력함으로써 제1입력신호와 제2입력신호의 배타적 논리합값을 출력하고, 제1제어신호가 다른쪽 논리값에 있는 경우에는 제1입력신호의 논리값에 관계없이 제1회로(4')로부터 출력되는 제2입력신호를 출력하는 제2회로(5')를 갖춘 것을 특징으로 하는 논리회로.
  3. 제2입력신호와 제1제어신호를 받아서 제1제어신호가 한쪽의 논리값에 있는 경우에는 제2입력신호 및 그 반전값을 출력하고, 제1제어신호가 다른쪽의 논리값에 있는 경우에는 제2입력신호를 출력하는 제1회로(4)와, 제1입력신호와 제1회로(4)의 출력을 받아서 제1제어신호가 한쪽의 논리값에 있는 경우에는 제1입력신호의 논리값에 따라 제1회로(4)로부터 출력되는 제2입력신호 또는 그 반전값을 택일적으로 선택하여 선택한 신호를 반전시켜 출력함으로써 제1입력신호와 제2입력신호의 배타적 논리합값을 출력하고, 제1제어신호가 다른쪽 논리값에 있는 경우에는 제1입력신호의 논리값에 관계없이 제1회로(4)로부터 출력되는 제2입력신호를 반전시켜 출력하는 제2회로(5)를 갖춘 것을 특징으로 하는 논리회로.
  4. 제2항에 있어서, 제3입력신호와 제2제어신호를 받아서 제2제어신호가 한쪽의 논리값에 있는 경우에는 제3입력신호를 제2입력신호로서 제1회로(4')에 출력하고, 제2제어신호가 다른쪽의 논리값에 있는 경우에는 고정값을 제2입력신호로서 제1회로(4')에 출력하는 제3회로(6')를 더 갖춘 것을 특징으로 하는 논리회로.
  5. 제3항에 있어서, 제3입력신호와 제2입력신호를 받아서 제2입력신호가 한쪽의 논리값에 있는 경우에는 제3입력신호의 반전값을 제2입력신호로서 제1회로(4)에 출력하고, 제2제어신호가 다른쪽의 논리값에 있는 경우에는 고정값을 제2입력신호로서 제1회로(4)에 출력하는 제3회로(6')를 더 갖춘 것을 특징으로 하는 논리회로.
  6. 제2항 또는 제4항에 있어서, 상기 제1회로(4')가 제1제어신호를 반전출력하는 제1인버터(9)와 제1제어신호 및 제1인버터(9)의 출력신호에 따라 제2입력신호를 받아서 반전출력하는 제1클럭제어 인버터(7) 및 제1제어신호 및 제1인버터(9)의 출력신호에 따라 제1클럭제어 인버터(7)가 온상태에 있을 때에 제1클럭제어 인버터(7)의 입출력단자를 비접속상태로 하고 제1클럭제어 인버터(7)가 오프상태에 있을 때에는 제1클럭제어 인버터(7)의 입출력단자를 접속하는 제1전송게이트(8)로 이루어지고, 상기 제2회로(5')가 제1입력신호를 반전출력하는 제2인버터(17)와 제1입력신호 및 제2인버터(17)의 출력신호에 따라 제1클럭제어 인버터(7)의 출력단자와 제2회로(5')의 출력단자를 접속/비접속제어하는 제2전송게이트(22) 및 제1입력신호 및 제2인버터(17)의 출력신호에 따라 제2전송게이트(22)의 접속/비접속제어와는 반대로 제1클럭제어 인버터(7)의 입력단자와 제2회로(5')의 출력단자를 비접속/접속제어하는 제3전송게이트(21)로 이루어진 것을 특징으로 하는 논리회로.
  7. 제3항 또는 제5항에 있어서, 상기 제1회로(4)가 제1제어신호를 반전출력하는 제1인버터(9)와 제1제어신호 및 제1인버터(9)의 출력신호에 따라 제2입력신호를 받아서 반전출력하는 제1클럭제어 인버터(7) 및 제1제어신호 및 제1인버터(9)의 출력신호에 따라 제1클럭제어 인버터(7)가 온상태에 있을 때에 제1클럭제어 인버터(7)의 입출력단자를 비접속상태로 하고 제1클럭제어 인버터(7)가 오프상태에 있을 때에는 제1클럭제어 인버터(7)의 입출력단자를 접속하는 제1전송게이트(8)로 이루어지고, 상기 제2회로(5)가 제1입력신호를 반전출력하는 제2인버터(17)와 입력단자 및 제1클럭제어 인버터(7)의 출력단자에 접속되어 제1입력신호 및 제2인버터(17)의 출력신호에 따라 온/오프제어되는 클럭제어 인버터(15) 및 입력단자가 제1클럭제어 인버터(7)의 입력단자에 접속되고 출력단자가 제2클럭제어 인버터(15)의 출력단자에 접속되어 제1입력신호 및 제2인버터(17)의 출력신호에 따라 제2클럭제어 인버터(15)의 온/오프제어와는 반대로 온/오프제어되는 제3클럭제어 인버터(16)로 이루어진 것을 특징으로 하는 논리회로.
KR1019930021984A 1992-10-22 1993-10-22 논리회로 KR0131185B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP28410192A JP3474214B2 (ja) 1992-10-22 1992-10-22 論理回路及びこの論理回路を備えたテスト容易化回路
JP92-284101 1992-10-22

Publications (1)

Publication Number Publication Date
KR0131185B1 true KR0131185B1 (ko) 1998-10-01

Family

ID=17674218

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930021984A KR0131185B1 (ko) 1992-10-22 1993-10-22 논리회로

Country Status (4)

Country Link
US (1) US5588006A (ko)
JP (1) JP3474214B2 (ko)
KR (1) KR0131185B1 (ko)
GB (1) GB2271898B (ko)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5867409A (en) * 1995-03-09 1999-02-02 Kabushiki Kaisha Toshiba Linear feedback shift register
JP2985056B2 (ja) * 1995-09-29 1999-11-29 日本プレシジョン・サーキッツ株式会社 Ｉｃ試験装置
TW338159B (en) * 1996-04-29 1998-08-11 Texas Instruments Inc Apparatus and method for subarray testing in dynamic random access memories using a built-in-self-test unit
US20020071325A1 (en) * 1996-04-30 2002-06-13 Hii Kuong Hua Built-in self-test arrangement for integrated circuit memory devices
EP0805460B1 (en) * 1996-04-30 2004-07-07 Texas Instruments Incorporated Integrated circuit having a built-in selft-test arrangement
JP3691170B2 (ja) * 1996-08-30 2005-08-31 株式会社ルネサステクノロジ テスト回路
KR100206128B1 (ko) * 1996-10-21 1999-07-01 윤종용 선형 궤환 쉬프트레지스터, 다중 입력기호 레지스터 및 이들을 이용한 내장 자기 진단회로
US5936900A (en) * 1996-12-19 1999-08-10 Texas Instruments Incorporated Integrated circuit memory device having built-in self test circuit with monitor and tester modes
US6408410B1 (en) * 1997-06-13 2002-06-18 Intel Corporation Method and apparatus for built in self-test of buffer circuits for speed related defects
KR100455373B1 (ko) * 1997-11-12 2005-01-17 삼성전자주식회사 다중 입력 부호 레지스터를 이용한 자동 셀프 테스트 회로
GB9814608D0 (en) * 1998-07-07 1998-09-02 Lucas Ind Plc Data integrity checking apparatus
GB2345976B (en) * 1999-01-22 2003-06-25 Sgs Thomson Microelectronics Test circuit for memory
JP4183333B2 (ja) * 1999-03-23 2008-11-19 株式会社 沖マイクロデザイン 半導体集積回路およびその試験方法
US7493540B1 (en) 1999-11-23 2009-02-17 Jansuz Rajski Continuous application and decompression of test patterns to a circuit-under-test
US9664739B2 (en) 1999-11-23 2017-05-30 Mentor Graphics Corporation Continuous application and decompression of test patterns and selective compaction of test responses
US6353842B1 (en) 1999-11-23 2002-03-05 Janusz Rajski Method for synthesizing linear finite state machines
US6684358B1 (en) 1999-11-23 2004-01-27 Janusz Rajski Decompressor/PRPG for applying pseudo-random and deterministic test patterns
US8533547B2 (en) 1999-11-23 2013-09-10 Mentor Graphics Corporation Continuous application and decompression of test patterns and selective compaction of test responses
US6327687B1 (en) * 1999-11-23 2001-12-04 Janusz Rajski Test pattern compression for an integrated circuit test environment
US6557129B1 (en) 1999-11-23 2003-04-29 Janusz Rajski Method and apparatus for selectively compacting test responses
US6874109B1 (en) 1999-11-23 2005-03-29 Janusz Rajski Phase shifter with reduced linear dependency
US9134370B2 (en) 1999-11-23 2015-09-15 Mentor Graphics Corporation Continuous application and decompression of test patterns and selective compaction of test responses
EP1242885B1 (en) 1999-11-23 2009-10-07 Mentor Graphics Corporation Continuous application and decompression of test patterns to a circuit-under-test
JP2002100738A (ja) 2000-09-25 2002-04-05 Toshiba Corp 半導体集積回路及びテスト容易化回路の自動挿入方法
JP4863547B2 (ja) * 2000-12-27 2012-01-25 ルネサスエレクトロニクス株式会社 Ｂｉｓｔ回路内蔵半導体集積回路装置
US6711633B2 (en) * 2002-01-30 2004-03-23 International Business Machines Corporation 4:2 compressor circuit for use in an arithmetic unit
US7308616B2 (en) * 2004-08-26 2007-12-11 International Business Machines Corporation Method, apparatus, and computer program product for enhanced diagnostic test error reporting utilizing fault isolation registers
JP4864306B2 (ja) * 2004-09-27 2012-02-01 富士通セミコンダクター株式会社 半導体装置およびその試験方法
US10014899B2 (en) 2016-07-15 2018-07-03 Texas Instruments Incorporated System and method for built-in self-test of electronic circuits
US10460822B2 (en) * 2017-08-23 2019-10-29 Arm Limited Memory with a controllable I/O functional unit

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL7612223A (nl) * 1976-11-04 1978-05-08 Philips Nv Geintegreerde schakeling.
US4377757A (en) * 1980-02-11 1983-03-22 Siemens Aktiengesellschaft Logic module for integrated digital circuits
US4601033A (en) * 1984-01-16 1986-07-15 Siemens Corporate Research & Suppport, Inc. Circuit testing apparatus employing signature analysis
US4598401A (en) * 1984-05-03 1986-07-01 Siemens Corporate Research & Support, Inc. Circuit testing apparatus employing signature analysis
US4779273A (en) * 1984-06-14 1988-10-18 Data General Corporation Apparatus for self-testing a digital logic circuit
US5043990A (en) * 1987-12-04 1991-08-27 Hitachi, Ltd. Semiconductor integrated circuit device
US5189675A (en) * 1988-06-22 1993-02-23 Kabushiki Kaisha Toshiba Self-diagnostic circuit for logic circuit block
JP2937326B2 (ja) * 1988-06-22 1999-08-23 株式会社東芝 論理回路のテスト容易化回路
US5184067A (en) * 1988-07-12 1993-02-02 Kabushiki Kaisha Toshiba Signature compression circuit
US5042034A (en) * 1989-10-27 1991-08-20 International Business Machines Corporation By-pass boundary scan design

Also Published As

Publication number Publication date
GB2271898A (en) 1994-04-27
GB2271898B (en) 1996-11-27
JP3474214B2 (ja) 2003-12-08
GB9321756D0 (en) 1993-12-15
JPH06130134A (ja) 1994-05-13
US5588006A (en) 1996-12-24

Similar Documents

Publication Publication Date Title
KR0131185B1 (ko) 논리회로
JP3076185B2 (ja) 半導体メモリ装置及びその検査方法
US4768196A (en) Programmable logic array
EP0523973B1 (en) A configurable self-test for embedded RAMs
US4833676A (en) Interleaved method and circuitry for testing for stuck open faults
US6861866B2 (en) System on chip (SOC) and method of testing and/or debugging the system on chip
USRE41496E1 (en) Boundary-scan input circuit for a reset pin
US4698830A (en) Shift register latch arrangement for enhanced testability in differential cascode voltage switch circuit
US5341382A (en) Method and apparatus for improving fault coverage of system logic of an integrated circuit with embedded memory arrays
US7814383B2 (en) Compacting circuit responses
US6877119B2 (en) Circuit scan output arrangement
US5450418A (en) Pseudo master slave capture mechanism for scan elements
US4742293A (en) Pseudo-memory circuit for testing for stuck open faults
US4912395A (en) Testable LSI device incorporating latch/shift registers and method of testing the same
US4980889A (en) Multi-mode testing systems
US5184067A (en) Signature compression circuit
US20040139376A1 (en) Functional block for integrated circuit, semiconductor integrated circuit, method for testing semiconductor integrated circuit, and method for designing semiconductor integrated circuit
US5197070A (en) Scan register and testing circuit using the same
US5425035A (en) Enhanced data analyzer for use in bist circuitry
KR100527229B1 (ko) 반도체 집적 회로 장치
EP0151694B1 (en) Logic circuit with built-in self-test function
KR100410554B1 (ko) 반도체 메모리 장치에서의 패키지 맵 정보 출력방법 및그에 따른 회로
US6745356B1 (en) Scannable state element architecture for digital circuits
US6912681B1 (en) Circuit cell for test pattern generation and test pattern compression
US20030110431A1 (en) Scanning an allowed value into a group of latches

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20031030

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee