JPS62118505A - 積層チツプインダクタの製造方法 - Google Patents
積層チツプインダクタの製造方法Info
- Publication number
- JPS62118505A JPS62118505A JP25906585A JP25906585A JPS62118505A JP S62118505 A JPS62118505 A JP S62118505A JP 25906585 A JP25906585 A JP 25906585A JP 25906585 A JP25906585 A JP 25906585A JP S62118505 A JPS62118505 A JP S62118505A
- Authority
- JP
- Japan
- Prior art keywords
- conductive material
- hole
- reference unit
- laminated
- baked
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Manufacturing Cores, Coils, And Magnets (AREA)
- Coils Or Transformers For Communication (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
積層チップインダクタの製造方法であって、非導電材上
に多数の同形コイル導体パターンを形成して、それぞれ
９０°回転して積重ね、切断、焼成して側面に形成した
スルーホールを接続して積層チップインダクタの量産を
可能にした。
に多数の同形コイル導体パターンを形成して、それぞれ
９０°回転して積重ね、切断、焼成して側面に形成した
スルーホールを接続して積層チップインダクタの量産を
可能にした。
（産業上の利用分野〕
本発明は、混成集積回路等に用いる積層チップインダク
タの製造方法に係り、とくに量産を可能にした積層チン
ブインダクタの製造方法に関する。
タの製造方法に係り、とくに量産を可能にした積層チン
ブインダクタの製造方法に関する。
近年、電子機器は電子部品の小形化に伴なって、ユニッ
ト化された回路基板上に搭載するチップ形部品たとえば
、セラミック基板等に形成したチップ形インダクタが出
、現しているが、このチップ形インダクタはセラミック
基板上にスパイラルとなっているので、スペースファク
タが悪く高密度実装に適さないので、スペースファクタ
が良好で高密度実装に迩する積層チップインダクタの製
造方法の開発が強く要望されている。
ト化された回路基板上に搭載するチップ形部品たとえば
、セラミック基板等に形成したチップ形インダクタが出
、現しているが、このチップ形インダクタはセラミック
基板上にスパイラルとなっているので、スペースファク
タが悪く高密度実装に適さないので、スペースファクタ
が良好で高密度実装に迩する積層チップインダクタの製
造方法の開発が強く要望されている。
従来のチンブインダクタは、リング状の磁性材に導体か
らなるコイルを巻回するか、または誘電体たとえばセラ
ミック等からなる基板上に導体パターンをスパイラルに
形成した構造である。
らなるコイルを巻回するか、または誘電体たとえばセラ
ミック等からなる基板上に導体パターンをスパイラルに
形成した構造である。
（発明が解決しようとする問題点〕
」二記従来のインダクタにあっては、いずれも平面的構
成のためスペースファクタが悪く、高密度実装を阻害し
量産が困難で高価になる等の問題点があった。
成のためスペースファクタが悪く、高密度実装を阻害し
量産が困難で高価になる等の問題点があった。
本発明は、上記の問題点を解決してスペースファクタが
良好で高密度実装に適する積層チップインダクタの製造
方法を提供するものである。
良好で高密度実装に適する積層チップインダクタの製造
方法を提供するものである。
すなわち、４個を基準単位Ａとし、縦、横同数の基準単
位Ａの複数個＋１７２基準単位への寸法の非導電材上に
、該基準ｆ１′Ｌ位八を４等分する十字状の切断線の４
分線の中央にスルーホールの下孔を穿設し、前記基準単
位への１）１）１の中心に環状の一部を除き、その両端
に連なるパターンが前記下孔に達する導体パターンを形
成した前記非導電材それぞれ９０゛回転して複数枚積み
重ね、さらに上面にダミー非導電祠を■【ね、切断線に
沿って切断し焼成したるのら、全面に導体を塗布抜切断
面を前記スルーボールの）孔のＩ／２以下に研磨し焼成
したことによって解決される。
位Ａの複数個＋１７２基準単位への寸法の非導電材上に
、該基準ｆ１′Ｌ位八を４等分する十字状の切断線の４
分線の中央にスルーホールの下孔を穿設し、前記基準単
位への１）１）１の中心に環状の一部を除き、その両端
に連なるパターンが前記下孔に達する導体パターンを形
成した前記非導電材それぞれ９０゛回転して複数枚積み
重ね、さらに上面にダミー非導電祠を■【ね、切断線に
沿って切断し焼成したるのら、全面に導体を塗布抜切断
面を前記スルーボールの）孔のＩ／２以下に研磨し焼成
したことによって解決される。
上記積層デツプインダクタの製造方法は、同一磁性材か
らなる板上に４個を基準単位とした複数個＋１７２基準
単位を縦、横同数（完成時の数は奇数）とし、しかも基
準単位に同心で同形の導体パターンを形成し、それぞれ
を９０゛回転して積重ねてこれを切断し焼成して製造す
るので量産化に適する。
らなる板上に４個を基準単位とした複数個＋１７２基準
単位を縦、横同数（完成時の数は奇数）とし、しかも基
準単位に同心で同形の導体パターンを形成し、それぞれ
を９０゛回転して積重ねてこれを切断し焼成して製造す
るので量産化に適する。
第１図は、本発明の一実施例を説明する導体パターンを
形成した斜視図である。
形成した斜視図である。
図において、磁性材等からなる非導電材１上に、４個で
基準単位Ａを形成する。そして縦、横同数（図面では各
３．５枚）の基準単位Ａの複数個＋１７２基準単位への
大きさの非導電材１上に、基準単位Ａを４等分する十字
状の切断線９の４分線の中央にスルーホール２の下孔（
２１）を穿設する。そして基準単位Ａの１個の中心に環
状の一部を除き、その両端に連なるパターンが前記下孔
（２１）に達する導体パターン５を形成したものである
。
基準単位Ａを形成する。そして縦、横同数（図面では各
３．５枚）の基準単位Ａの複数個＋１７２基準単位への
大きさの非導電材１上に、基準単位Ａを４等分する十字
状の切断線９の４分線の中央にスルーホール２の下孔（
２１）を穿設する。そして基準単位Ａの１個の中心に環
状の一部を除き、その両端に連なるパターンが前記下孔
（２１）に達する導体パターン５を形成したものである
。
第２図は、本発明の一実施例を説明する図で、同図（ａ
）は分解斜視図、（ト））は組立斜視図で、（Ｃ）は回
路表示図で、第１図と同等の部分については同一符号を
付している。
）は分解斜視図、（ト））は組立斜視図で、（Ｃ）は回
路表示図で、第１図と同等の部分については同一符号を
付している。
図において、第１図で説明した磁性材等からなる非導電
材１をそれぞれ９０”回転して積み重ね、第１枚目の磁
性材１の導体パターン５の一方の半円のスルーホール２
が、第２枚目の９０°異なった半円のスルーポール２と
合致し、そして第２枚目の他の半円のスルーホール２は
第３枚目の９０°異なった半円のスルーホール２と合致
する。このようにして所用枚数の非導電材１を積重ねた
のち、さらに上面にダミー非導電材６を積重ね切断線９
に沿って個々に切断し焼成したるのち、全面に導体を塗
布抜切断面を前記スルーホール２の下孔（２１）の１７
２以下に研磨し焼成すれば第２図ｆｂｌの如き積層チッ
プインダクタとなる。そしてこの積層チップインダクタ
を回路表示で示したものが第２図ｃｃ＋である。
材１をそれぞれ９０”回転して積み重ね、第１枚目の磁
性材１の導体パターン５の一方の半円のスルーホール２
が、第２枚目の９０°異なった半円のスルーポール２と
合致し、そして第２枚目の他の半円のスルーホール２は
第３枚目の９０°異なった半円のスルーホール２と合致
する。このようにして所用枚数の非導電材１を積重ねた
のち、さらに上面にダミー非導電材６を積重ね切断線９
に沿って個々に切断し焼成したるのち、全面に導体を塗
布抜切断面を前記スルーホール２の下孔（２１）の１７
２以下に研磨し焼成すれば第２図ｆｂｌの如き積層チッ
プインダクタとなる。そしてこの積層チップインダクタ
を回路表示で示したものが第２図ｃｃ＋である。
なお、本実施例では非導電材に基準単位Ａを縦。
横３．５個について説明したが、完成時の数は奇数とな
れば良＜ １．５，２．５．３．５．Ｃ５・・・１００
．５個等であっても良い。また、導体パターンは円状に
ついて説明したが、円状に限らず三角、四角等の多角形
であっても構わない。さらに導体パターンを形成する非
導電材を磁性材について説明したが、磁性材に限らず絶
縁材であっても構わない。
れば良＜ １．５，２．５．３．５．Ｃ５・・・１００
．５個等であっても良い。また、導体パターンは円状に
ついて説明したが、円状に限らず三角、四角等の多角形
であっても構わない。さらに導体パターンを形成する非
導電材を磁性材について説明したが、磁性材に限らず絶
縁材であっても構わない。
以上の説明から明らかよように、本発明によれば積層チ
ンプインダクタの量産が可能となり、コストダウンが期
待できるとともに、搭載部品の高密度実装に極めて有効
である。
ンプインダクタの量産が可能となり、コストダウンが期
待できるとともに、搭載部品の高密度実装に極めて有効
である。
第１図は、本発明の一実施例を説明する導体パターンを
形成した斜視図、 第２図は、本発明の一実施例を説明する図で、同図（ａ
ｌは分解斜視図、（ｂ）は組立斜視図で、（Ｃ）は回路
表示図である。
形成した斜視図、 第２図は、本発明の一実施例を説明する図で、同図（ａ
ｌは分解斜視図、（ｂ）は組立斜視図で、（Ｃ）は回路
表示図である。
Claims (1)
- ４個を基準単位Ａとし、縦、横同数の基準単位Ａの複
数個＋１／２基準単位Ａの寸法の非導電材（１）上に、
該基準単位Ａを４等分する十字状の切断線（９）の４分
線の中央にスルーホール（２）の下孔（２１）を穿設し
、前記基準単位Ａの１個の中心に環状の一部を除き、そ
の両端に連なるパターンが前記下孔（２１）に達する導
体パターン（５）を形成した前記非導電材（１）をそれ
ぞれ９０°回転して複数枚を積み重ね、さらに上面にダ
ミー非導電材（６）を積重ね、切断線（９）に沿って切
断し焼成したるのち、全面に導体を塗布後切断面を前記
スルーホール（２）の下孔（２１）の１／２以下に研磨
し焼成したことを特徴とする積層チップインダクタの製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25906585A JPS62118505A (ja) | 1985-11-18 | 1985-11-18 | 積層チツプインダクタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25906585A JPS62118505A (ja) | 1985-11-18 | 1985-11-18 | 積層チツプインダクタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62118505A true JPS62118505A (ja) | 1987-05-29 |
| JPH0370887B2 JPH0370887B2 (ja) | 1991-11-11 |
Family
ID=17328832
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25906585A Granted JPS62118505A (ja) | 1985-11-18 | 1985-11-18 | 積層チツプインダクタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62118505A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03181191A (ja) * | 1989-12-11 | 1991-08-07 | Sanken Electric Co Ltd | 配線基板 |
| JPH04118910A (ja) * | 1990-02-23 | 1992-04-20 | Taiyo Yuden Co Ltd | 積層チップインダクタの製造方法 |
| JPH08227821A (ja) * | 1994-11-09 | 1996-09-03 | Dale Electronics Inc | 電子厚肉フィルム素子の成端及び電子厚肉フィルム素子の製造方法 |
| JP2010103176A (ja) * | 2008-10-21 | 2010-05-06 | Tdk Corp | 積層コンデンサの製造方法 |
| US8056199B2 (en) | 2008-10-21 | 2011-11-15 | Tdk Corporation | Methods of producing multilayer capacitor |
| CN107437453A (zh) * | 2016-05-27 | 2017-12-05 | 台湾积体电路制造股份有限公司 | 用于在info封装件上的无线充电结构的堆叠的线圈及其形成方法 |
| CN112687462A (zh) * | 2020-12-11 | 2021-04-20 | 全南群英达电子有限公司 | 一种磁头磁芯冲切和铆压一体机 |
-
1985
- 1985-11-18 JP JP25906585A patent/JPS62118505A/ja active Granted
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03181191A (ja) * | 1989-12-11 | 1991-08-07 | Sanken Electric Co Ltd | 配線基板 |
| JPH04118910A (ja) * | 1990-02-23 | 1992-04-20 | Taiyo Yuden Co Ltd | 積層チップインダクタの製造方法 |
| JPH08227821A (ja) * | 1994-11-09 | 1996-09-03 | Dale Electronics Inc | 電子厚肉フィルム素子の成端及び電子厚肉フィルム素子の製造方法 |
| JP2010103176A (ja) * | 2008-10-21 | 2010-05-06 | Tdk Corp | 積層コンデンサの製造方法 |
| US8056199B2 (en) | 2008-10-21 | 2011-11-15 | Tdk Corporation | Methods of producing multilayer capacitor |
| CN107437453A (zh) * | 2016-05-27 | 2017-12-05 | 台湾积体电路制造股份有限公司 | 用于在info封装件上的无线充电结构的堆叠的线圈及其形成方法 |
| TWI629698B (zh) * | 2016-05-27 | 2018-07-11 | 台灣積體電路製造股份有限公司 | 堆疊式線圈結構及其製造方法 |
| US10269481B2 (en) | 2016-05-27 | 2019-04-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Stacked coil for wireless charging structure on InFO package |
| US10304614B2 (en) | 2016-05-27 | 2019-05-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Stacked coil for wireless charging structure on InFO package |
| US10510478B2 (en) | 2016-05-27 | 2019-12-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Stacked coil for wireless charging structure on InFO package |
| US10825602B2 (en) | 2016-05-27 | 2020-11-03 | Taiwan Semiconductor Manufacturing Company, Ltd. | Stacked coil for wireless charging structure on InFO package |
| CN112687462A (zh) * | 2020-12-11 | 2021-04-20 | 全南群英达电子有限公司 | 一种磁头磁芯冲切和铆压一体机 |
| CN112687462B (zh) * | 2020-12-11 | 2022-06-07 | 全南群英达电子有限公司 | 一种磁头磁芯冲切和铆压一体机 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0370887B2 (ja) | 1991-11-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106328339B (zh) | 线圈部件 | |
| US6778058B1 (en) | Embedded 3D coil inductors in a low temperature, co-fired ceramic substrate | |
| US6169470B1 (en) | Coiled component and its production method | |
| JP2004235584A (ja) | インダクタンス素子と積層電子部品と積層電子部品モジュ−ルとこれらの製造方法 | |
| CN109390138A (zh) | 电感器部件 | |
| RU2007120247A (ru) | Миниатюрные схемы, индуктивные элементы и способы их производства | |
| JP2004127976A (ja) | インダクティブ素子とその製造方法 | |
| KR100304792B1 (ko) | 다층코일및그제조방법 | |
| JP2021532597A (ja) | 誘導素子を製造するための方法及び誘導素子 | |
| JPS62118505A (ja) | 積層チツプインダクタの製造方法 | |
| JPH11176691A (ja) | 積層チップ電子部品の製造方法 | |
| US6476690B1 (en) | Laminated LC component with rotationally symmetric capacitor electrodes | |
| JP3319449B2 (ja) | 積層インダクタ及びその製造方法 | |
| JP5516552B2 (ja) | 電子部品及びその製造方法 | |
| JPH02310905A (ja) | インダクタ | |
| JP2000269038A (ja) | チップインダクタとその製造方法 | |
| JP2003338410A (ja) | 積層インダクタ | |
| WO2020077928A1 (zh) | 贴片式电感及其制作方法 | |
| JP2001244119A (ja) | インダクタアレイ | |
| JPS62257709A (ja) | 積層トランス | |
| JPH0354808A (ja) | 積層型インダクタンス部品 | |
| JPH09199333A (ja) | コイル部品およびその製造方法 | |
| JPH09167714A (ja) | コイル部品の製造方法 | |
| JPH0228912B2 (ja) | ||
| JPS63136609A (ja) | チツプ型トランスの製造方法 |