JPH0228912B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は電子回路形成方法に関し、特に物質粒
子の付着による薄膜形成法を用いた電子回路形成
方法に関する。

一般にコンデンサ、コイル、抵抗などの受動素
子はトランジスタやダイオードなどの能動部品あ
るいはこれらを集積したウエーハ等のチツプない
しブロツクが特殊な半導体製造技術等で製作され
るのとは違つてそれぞれ別々に製作されるもの
で、セツトメーカでそれぞれを主プリント基板へ
組込むことが行われている。このように受動素子
と能動素子とはその製作工程上のちがいが大きく
工程の一貫化・能率化は困難であつた。

本発明は受動回路を同一の真空装置内でスパツ
タリングや蒸着などの乾式成膜法により、特定の
受動素子ごとに乾式形成及び配線した薄膜単位体
を製造し、他の特定の受動素子及び配線を有する
他の薄膜単位体を積層し、順次これを繰返して所
定の受動回路積層体を形成し、これをICウエー
ハ等の能動回路単位と合体して一貫した乾式成膜
による電子回路を形成するものである。本発明に
よると、受動回路が同一の真空装置内で形成され
るので、従来のような半田付による組立てが不要
となり、工程の能率化、管理の容易化などの利点
が得られる。能動回路単位は任意の方法で製造さ
れてもよいし、乾式成膜技術（蒸着法、スパツタ
法、気相成長法、エツチング、熱拡散、イオン注
入等）によつて受動回路積層体の上に直接形成し
ても良い。

コンデンサ用の誘電体層（酸化チタン、チタン
膜バリウムなど）や電極層、インダクタ用の磁性
体層（フエライトなど）や電極層、抵抗体層（酸
化ルテニウム、ニツケル等）、配線（Cu、Al、
Ag、Ag−Pd等）を乾式成膜法（スパツタリン
グ、蒸着法）により形成することはすでに本発明
者により提案されている。（例えば、特願昭55−
46876号、同55−46877号（特公昭62−48885号）、
同55−46878号（特公昭63−7017号）、同55−
46879号（特公昭62−48886号）、55−48026号、及
び同55−49567号）その際の工程条件は単一では
ないが、蒸発源温度、基質温度、真空度、時間等
のパラメータの組合せ及び値を大幅に変えなくて
所望の工程条件を得ることが可能である。例えば
所定のプログラムに従つてコンピユータ制御を行
うことで工程条件を容易に適正化することができ
る。

第１図は本発明を実施するのに使用する乾式成
膜装置の概略図であり、真空槽１を基本構成要素
とし、２はスパツタ材料源、３はシリコーンウエ
ーハなどの基板、４は各種パターンを有するマス
ク、５は高周波電源である。また真空槽内にはア
ルゴンガス、酸素ガス、窒素ガス等を導入するこ
とがある。乾式成膜装置は公知である。第２図な
いし第５図は本発明の方法の主要部を示す工程図
であり、第１図に示した乾式成膜装置によりこれ
らの工程は実施される。

第２図において、３は第１図に示した基板１で
あり、マスク４を通して先ずコンデンサ用電極層
６を所定個数蒸着又はスパツター形成する。次い
で電極間接続用の配線導体（簡単のため図示せ
ず）を蒸着又はスパツター形成する。その上に、
TiO₂などの誘電体層（図示せず）を基板３の全
面に蒸着またはスパツター形成する。その際、マ
スクを用いて接続を要する部分にスルーホール
（実際には溝状）を形成しておく。下側の電極層
に重畳する位置に再び電極層を次で配線導体乾式
成膜することにより、コンデンサ回路単位を得
る。第３図の工程に移つて、接続用スルーホール
７を有するフエライト等の絶縁性磁性体層８を乾
式成膜する。さらに配線導体（図示せず）を蒸着
する。次いで配線導体に接続する平面状渦巻状導
体パターンより成るインダクタとか、垂直軸線か
ら等半径部分を旋回するら旋状導体パターンとそ
れらの間に介在してターン間絶縁を行うフエライ
トなどの磁性体層とより成る所定数のインダクタ
９を磁性体層８の上に乾式成膜する。かかるイン
ダクタ９の製造法は公知である。次いで、第４図
に示すように所定のスルーホール１１を有する磁
性体膜又はセラミツク体層１０を積層体全表面に
乾式形成してインダクタ回路単位の積層を終る。
層１０は次の単位の基板を兼ねることができる。
第４図の工程に移つて抵抗体層１２を所定の個所
へ所定の大きさで乾式成膜する。次に、配線導体
（図示せず）を乾式成膜する。なお、この工程の
次に必要に応じて、セラミツクフイルタ（CF）
や、SAW素子等の受動素子を同じく乾式法によ
り形成してもよい。なお、この実施例では、コン
デンサ、インダクタ、抵抗の３種類の受動素子を
形成する例を記載したが、設計する回路に応じ
て、任意の受動素子を選ぶことができる。最後に
第５図のようにスルーホール１３を有するシリコ
ーン薄膜１４を乾式成膜して抵抗回路単位の形成
を終る。このシリコーン薄膜１４はIC回路単位
に対する基板として役立てることができるが、単
に絶縁材料の膜を形成して保護膜としても良い。

以上のように、本実施例ではＣ、Ｌ及びＲを所
定数含む受動回路単位が、スルーホールを介して
電気接続された積層構造を成している。この積層
構造物の上には任意の公知の乾式方法で製作され
た能動回路単位が積層接着される。すなわち第５
図の工程に続いて第６図のように別の真空槽中で
気相法（CVD）、イオン注入、エツチング等を応
用して所定のトランジスタやダイオード１５、配
線部分を有するIC単位１６を形成することがで
きる。そしてシリコーンラバー１７などで全表面
を保護する（第７図）。なおまた、能動回路は一
個の単位でなくても良く、上記の受動回路単位の
積層体の面に区分塔載され或いは受動回路と共に
塔載されても良い。以上の様にして得られる集積
体の周辺部には能動素子及び受動素子の引出し導
体を引出して複数の引出し端子に接続する。第５
図は集積体の周縁に直接外部端子を焼き付けた場
合であり、第９図は集積体の周辺に基板差し込み
用の脚となるリードピンの形の外部端子を取り付
けた場合である。る。これらの外部端子の構造は
いずれも周知である。

以上のように、本発明は受動回路を特定種類の
受動回路単位に分割形成し、スルーホールなどを
用いて回路単位間接続を行うことで、受動回路を
一貫した乾式成膜技術により製造することを可能
にしたものであり、従来法のように、各々の受動
素子を一々半田等により回路板へ組込む必要をな
くしたもので前記の種々の利益が提供されるもの
である。

【図面の簡単な説明】

第１図は本発明を実施する装置の概略図、及び
第２図ないし第９図は本発明の方法の順次工程を
示す斜視図である。

Claims (1)

【特許請求の範囲】
1. １ 支持基板の上に、複数の誘電体層とコンデン
   サ形成用電極層との交互積層体と、複数の絶縁性
   磁性体層とそれらを介在して周回するインダクタ
   用導電パターンとよりなる交互積層体と、絶縁層
   とその面に形成される抵抗層とよりなる抵抗体と
   の受動回路のうち特定の積層体の所定個数とこれ
   らを接続する配線を、乾式法により所定順序で被
   着・積層して受動体積層体を形成し、こうして得
   られた受動体積層体の上に更に能動素子を乾式法
   により一体的に形成することよりなり、更に前記
   誘電体層、絶縁層、絶縁性磁性体層は下側の配線
   を上側に導くための所定のスルーホールを有する
   ものである、電子回路形成方法。