JPS6211551B2 - - Google Patents
Info
- Publication number
- JPS6211551B2 JPS6211551B2 JP56215900A JP21590081A JPS6211551B2 JP S6211551 B2 JPS6211551 B2 JP S6211551B2 JP 56215900 A JP56215900 A JP 56215900A JP 21590081 A JP21590081 A JP 21590081A JP S6211551 B2 JPS6211551 B2 JP S6211551B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- liquid crystal
- circuit
- output
- crystal panel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004973 liquid crystal related substance Substances 0.000 claims description 66
- 238000001514 detection method Methods 0.000 claims description 12
- 239000011159 matrix material Substances 0.000 claims description 2
- 230000003321 amplification Effects 0.000 description 9
- 238000003199 nucleic acid amplification method Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 8
- 239000002131 composite material Substances 0.000 description 5
- 230000006866 deterioration Effects 0.000 description 3
- 230000010355 oscillation Effects 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 238000000926 separation method Methods 0.000 description 3
- 238000012935 Averaging Methods 0.000 description 2
- 239000000284 extract Substances 0.000 description 2
- 230000005856 abnormality Effects 0.000 description 1
- 239000008186 active pharmaceutical agent Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 230000005236 sound signal Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
- H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
- H04N3/12—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by switched stationary formation of lamps, photocells or light relays
- H04N3/127—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by switched stationary formation of lamps, photocells or light relays using liquid crystals
Landscapes
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Liquid Crystal Display Device Control (AREA)
- Transforming Electric Information Into Light Information (AREA)
- Liquid Crystal (AREA)
Description
【発明の詳細な説明】
本発明はマトリツクス型液晶素子を用いたテレ
ビ受像機に関する。
ビ受像機に関する。
マトリツクス型液晶素子を用いたテレビ受像機
では、液晶パネルの駆動は、垂直同期信号（以下
Ｖ信号と称す）と水平同期信号（以下Ｈ信号と称
す）とでタイミングをとつて、電圧平均化法に基
づく電圧波形を印加することにより行なわれてい
る。
では、液晶パネルの駆動は、垂直同期信号（以下
Ｖ信号と称す）と水平同期信号（以下Ｈ信号と称
す）とでタイミングをとつて、電圧平均化法に基
づく電圧波形を印加することにより行なわれてい
る。
第１図にこのような液晶テレビ受像機の一例を
示す。１は液晶パネルで、TN型、DS型その他の
液晶層を挾んで、Ｙ方向に配列された走査電極Ｙ
1、1〜Ｙ1、30、Ｙ2、1〜Ｙ2、30とＸ方向に配列さ
れた信号電極X11〜Ｘ1n，X21〜Ｘ2nとを備えてい
る。この例の液晶パネル１は、図のように信号電
極がＡ領域とＢ領域とに２分割され、走査電極は
Ａ、Ｂ領域に30本ずつ設けられ、両領域で共通に
走査される。２はチユーナー、中間周波数増幅回
路、映像検波回路などを備えたRFユニツトで、
アンテナ３からの信号を入力して複合映像信号を
出力する。４はRFユニツト２より出力される複
合映像信号からＶ信号及びＨ信号を得る同期分離
回路、５はこのＶ信号及びＨ信号を入力し、複合
映像信号のデイジタル化や液晶パネル１の駆動な
どに必要な各種タイミングパルスを作り出すクロ
ツクタイミング制御回路、６はフイールドの前半
と後半とで液晶パネル１に印加される液晶駆動電
圧を反転させる反転回路、７はクロツクタイミン
グ制御回路５からのＶ信号とラツチ信号Lsにタ
イミングを合わせて走査電極Ｙ1、1〜Ｙ1、30、Ｙ
2、1〜Ｙ2、30を走査駆動する走査駆動回路であ
る。８はRFユニツト２よりの複合映像信号から
映像信号を取り出す映像増幅回路、９はその映像
信号をクロツクタイミング制御回路５からのｍ個
のサンプリングパルスPsによりデイジタル信号
（例えば８階調の場合には３ビツトで表現され
る）に変換するＡ／Ｄコンバータ、１０はその映
像デイジタル信号の１フレーム分の全画素をクロ
ツクタイミング制御回路５からのライト・リード
信号（Ｗ／Ｒ）にて書き込みと読み出しを行なう
フレームメモリで、例えば半導体ランダムアクセ
スメモリ（以下RAMと称す）からなる。１１は
クロツクタイミング制御回路５からのクロツク信
号φにてフレームメモリ１０からの映像デイジタ
ル信号を取り入れるシフトレジスタ、１２はクロ
ツクタイミング制御回路５からのラツチ信号Ls
にてシフトレジスタ１１内の映像デイジタル信号
を保持するデータラツチ回路、１３は選択スイツ
チドライバで、データラツチ回路１２からのデー
タにより階調表示回路１４からの階調表示信号
（例えば８階調の場合にはて１〜て８で、この階
調表示信号は階調を決めるパルス幅変調信号であ
る。）の１つを選択し、この階調表示信号に基づ
いて信号電極X11〜Ｘ1n，X21〜Ｘ2nを駆動する。
１５は複合映像信号から音声信号を取り出す音声
回路、１６はスピーカである。
示す。１は液晶パネルで、TN型、DS型その他の
液晶層を挾んで、Ｙ方向に配列された走査電極Ｙ
1、1〜Ｙ1、30、Ｙ2、1〜Ｙ2、30とＸ方向に配列さ
れた信号電極X11〜Ｘ1n，X21〜Ｘ2nとを備えてい
る。この例の液晶パネル１は、図のように信号電
極がＡ領域とＢ領域とに２分割され、走査電極は
Ａ、Ｂ領域に30本ずつ設けられ、両領域で共通に
走査される。２はチユーナー、中間周波数増幅回
路、映像検波回路などを備えたRFユニツトで、
アンテナ３からの信号を入力して複合映像信号を
出力する。４はRFユニツト２より出力される複
合映像信号からＶ信号及びＨ信号を得る同期分離
回路、５はこのＶ信号及びＨ信号を入力し、複合
映像信号のデイジタル化や液晶パネル１の駆動な
どに必要な各種タイミングパルスを作り出すクロ
ツクタイミング制御回路、６はフイールドの前半
と後半とで液晶パネル１に印加される液晶駆動電
圧を反転させる反転回路、７はクロツクタイミン
グ制御回路５からのＶ信号とラツチ信号Lsにタ
イミングを合わせて走査電極Ｙ1、1〜Ｙ1、30、Ｙ
2、1〜Ｙ2、30を走査駆動する走査駆動回路であ
る。８はRFユニツト２よりの複合映像信号から
映像信号を取り出す映像増幅回路、９はその映像
信号をクロツクタイミング制御回路５からのｍ個
のサンプリングパルスPsによりデイジタル信号
（例えば８階調の場合には３ビツトで表現され
る）に変換するＡ／Ｄコンバータ、１０はその映
像デイジタル信号の１フレーム分の全画素をクロ
ツクタイミング制御回路５からのライト・リード
信号（Ｗ／Ｒ）にて書き込みと読み出しを行なう
フレームメモリで、例えば半導体ランダムアクセ
スメモリ（以下RAMと称す）からなる。１１は
クロツクタイミング制御回路５からのクロツク信
号φにてフレームメモリ１０からの映像デイジタ
ル信号を取り入れるシフトレジスタ、１２はクロ
ツクタイミング制御回路５からのラツチ信号Ls
にてシフトレジスタ１１内の映像デイジタル信号
を保持するデータラツチ回路、１３は選択スイツ
チドライバで、データラツチ回路１２からのデー
タにより階調表示回路１４からの階調表示信号
（例えば８階調の場合にはて１〜て８で、この階
調表示信号は階調を決めるパルス幅変調信号であ
る。）の１つを選択し、この階調表示信号に基づ
いて信号電極X11〜Ｘ1n，X21〜Ｘ2nを駆動する。
１５は複合映像信号から音声信号を取り出す音声
回路、１６はスピーカである。
この液晶テレビ受像機において、液晶パネル１
に画面を構成するには、リアルタイムにてシーケ
ンシヤルに送られてくる映像信号をＡ／Ｄコンバ
ータ９で映像デイジタル信号に変換してフレーム
メモリ１０に入力させる。シフトレジスタ１１、
データラツチ回路１２及び選択スイツチドライバ
１３を経て信号電極X11〜Ｘ1n，X21〜Ｘ2nを駆動
する際、映像信号の１フイルード中の前半は液晶
パネル１のＢ領域の信号電極X21〜Ｘ2nをリアル
タイムな映像デイジタル信号に基づいて駆動し、
同時に液晶パネル１のＡ領域の信号電極X11〜Ｘ1
ｎをフレームメモリ１０のＡ領域に先に記憶され
た映像デイジタル信号に基づいて駆動し、そして
１フイールド中の後半は液晶パネル１のＡ領域の
信号電極X11〜Ｘ1nをリアルタイムな映像デイジ
タル信号に基づいて駆動し、同時に液晶パネル１
のＢ領域の信号電極X21〜Ｘ2nをフレームメモリ
１０のＢ領域に先に記憶された映像デイジタル信
号に基づいて駆動する。
に画面を構成するには、リアルタイムにてシーケ
ンシヤルに送られてくる映像信号をＡ／Ｄコンバ
ータ９で映像デイジタル信号に変換してフレーム
メモリ１０に入力させる。シフトレジスタ１１、
データラツチ回路１２及び選択スイツチドライバ
１３を経て信号電極X11〜Ｘ1n，X21〜Ｘ2nを駆動
する際、映像信号の１フイルード中の前半は液晶
パネル１のＢ領域の信号電極X21〜Ｘ2nをリアル
タイムな映像デイジタル信号に基づいて駆動し、
同時に液晶パネル１のＡ領域の信号電極X11〜Ｘ1
ｎをフレームメモリ１０のＡ領域に先に記憶され
た映像デイジタル信号に基づいて駆動し、そして
１フイールド中の後半は液晶パネル１のＡ領域の
信号電極X11〜Ｘ1nをリアルタイムな映像デイジ
タル信号に基づいて駆動し、同時に液晶パネル１
のＢ領域の信号電極X21〜Ｘ2nをフレームメモリ
１０のＢ領域に先に記憶された映像デイジタル信
号に基づいて駆動する。
第２図に液晶パネル１のＡ領域を駆動する走査
駆動回路、選択スイツチドライバ、及び反転回路
を詳細に示す。Ｂ領域に関しても同様の選択スイ
ツチドライバが存在し、走査駆動回路と反転回路
はＡ、Ｂ両領域に共通である。
駆動回路、選択スイツチドライバ、及び反転回路
を詳細に示す。Ｂ領域に関しても同様の選択スイ
ツチドライバが存在し、走査駆動回路と反転回路
はＡ、Ｂ両領域に共通である。
走査駆動回路７は、Ｄ型フリツプフロツプ２
０，２１、シフトレジスタ２２、半導体スイツチ
のトランスフアゲート（T.G）２３−１，２３−
１′，……２３−３０′、オア回路２４、アンド回
路２５、及びインバータ回路２６を備えている。
フリツプフロツプ２０はＶ信号をセツト信号と
し、ラツチ信号Lsの反転信号をクロツク信号と
する。フリツプフロツプ２１はＶ信号をリセツト
信号とし、シフトレジスタ２２の30番目の出力
T30の反転信号をクロツク信号とする。シフトレ
ジスタ２２は、フリツプフロツプ２１の出力と
シフトレジスタ２２の出力T30とのアンド信号
と、フリツプフロツプ２０のＱ出力とのオア信号
を入力信号とし、Ｖ信号をリセツト信号とし、ラ
ツチ信号Lsの反転信号をクロツク信号とする。
走査電極Ｙ2、1〜Ｙ2、30はそれぞれ一対のトラン
スフアゲート２３−１と２３−１′，〜２３−３
０と２３−３０′に接続され、各トランスフアゲ
ートは反転回路を介して液晶駆動電源に接続され
ると共に、各トランスフアゲート対の一方はシフ
トレジスタ２２の対応する出力信号T1〜T30を制
御信号とし、また各トランスフアゲート対の他方
はその信号の反転信号１〜30を制御信号とす
る。
０，２１、シフトレジスタ２２、半導体スイツチ
のトランスフアゲート（T.G）２３−１，２３−
１′，……２３−３０′、オア回路２４、アンド回
路２５、及びインバータ回路２６を備えている。
フリツプフロツプ２０はＶ信号をセツト信号と
し、ラツチ信号Lsの反転信号をクロツク信号と
する。フリツプフロツプ２１はＶ信号をリセツト
信号とし、シフトレジスタ２２の30番目の出力
T30の反転信号をクロツク信号とする。シフトレ
ジスタ２２は、フリツプフロツプ２１の出力と
シフトレジスタ２２の出力T30とのアンド信号
と、フリツプフロツプ２０のＱ出力とのオア信号
を入力信号とし、Ｖ信号をリセツト信号とし、ラ
ツチ信号Lsの反転信号をクロツク信号とする。
走査電極Ｙ2、1〜Ｙ2、30はそれぞれ一対のトラン
スフアゲート２３−１と２３−１′，〜２３−３
０と２３−３０′に接続され、各トランスフアゲ
ートは反転回路を介して液晶駆動電源に接続され
ると共に、各トランスフアゲート対の一方はシフ
トレジスタ２２の対応する出力信号T1〜T30を制
御信号とし、また各トランスフアゲート対の他方
はその信号の反転信号１〜30を制御信号とす
る。
選択スイツチドライバ１３は、選択スイツチ回
路２７、トランスフアゲート２８−１，２８−
１′，〜２８−ｍ，２８−m′、及びインバータ２
９を備えている。選択スイツチ回路２７はデータ
ラツチ回路１２から入力した映像デイジタル信号
に基づいて階調表示信号て１〜て８のいずれかを
選択し、トランスフアゲート２８−１，２８−
１′，〜２８−ｍ、２８−m′の制御信号として出
力する。信号電極X11〜Ｘ1nはそれぞれ一対のト
ランスフアゲート２８−１と２８−１′，〜２８
−ｍと２８−m′に接続され、各トランスフアゲ
ートは反転回路を介して液晶駆動電源に接続され
ると共に、各トランスフアゲート対の一方は選択
スイツチ回路２７の対応する出力信号X11′，〜Ｘ
1n′を制御信号とし、また各トランスフアゲート
対の他方はその信号の反応信号11′，〜1n′を
制御信号とする。
路２７、トランスフアゲート２８−１，２８−
１′，〜２８−ｍ，２８−m′、及びインバータ２
９を備えている。選択スイツチ回路２７はデータ
ラツチ回路１２から入力した映像デイジタル信号
に基づいて階調表示信号て１〜て８のいずれかを
選択し、トランスフアゲート２８−１，２８−
１′，〜２８−ｍ、２８−m′の制御信号として出
力する。信号電極X11〜Ｘ1nはそれぞれ一対のト
ランスフアゲート２８−１と２８−１′，〜２８
−ｍと２８−m′に接続され、各トランスフアゲ
ートは反転回路を介して液晶駆動電源に接続され
ると共に、各トランスフアゲート対の一方は選択
スイツチ回路２７の対応する出力信号X11′，〜Ｘ
1n′を制御信号とし、また各トランスフアゲート
対の他方はその信号の反応信号11′，〜1n′を
制御信号とする。
反転回路はＤ型フリツプフロツプ３０、走査電
極への液晶駆動電圧供給を制御するトランスフア
ゲート３１−１，〜３１−４、及び信号電極への
液晶駆動電圧供給を制御するトランフアゲート３
２−１，〜３２−４を備えている。フリツプフロ
ツプ３０は、Ｖ信号が高レベルのとき発生する
Hg信号をリセツト信号とし、シフトレジスタ２
２の出力信号T30の反転信号をクロツク信号とす
る。トランスフアゲートは、３１−１と３１−
２、３１−３と３１−４、３２−１と３２−２、
３２−３と３２−４、でそれぞれ対をなし、各ト
ランスフアゲート対の一方はフリツプフロツプ３
０のＱ出力ＧAに制御信号とし、また各トランス
フアゲート対の他方はフリツプフロツプ３０の
出力Aを制御信号としている。各トランスフア
ゲートは制御信号Ｃが高レベルのときにオン、低
レベルのときにオフになる。
極への液晶駆動電圧供給を制御するトランスフア
ゲート３１−１，〜３１−４、及び信号電極への
液晶駆動電圧供給を制御するトランフアゲート３
２−１，〜３２−４を備えている。フリツプフロ
ツプ３０は、Ｖ信号が高レベルのとき発生する
Hg信号をリセツト信号とし、シフトレジスタ２
２の出力信号T30の反転信号をクロツク信号とす
る。トランスフアゲートは、３１−１と３１−
２、３１−３と３１−４、３２−１と３２−２、
３２−３と３２−４、でそれぞれ対をなし、各ト
ランスフアゲート対の一方はフリツプフロツプ３
０のＱ出力ＧAに制御信号とし、また各トランス
フアゲート対の他方はフリツプフロツプ３０の
出力Aを制御信号としている。各トランスフア
ゲートは制御信号Ｃが高レベルのときにオン、低
レベルのときにオフになる。
第２図の回路の動作を第３図の波形図を参照し
て説明する。
て説明する。
走査駆動回路７において、Ｖ信号が入力される
とフリツプフロツプ２０がセツトされ、Ｈ信号の
４個に１個の割で発生するラツチ信号Lsの反転
信号がフリツプフロツプ２０のクロツク信号とし
て入力されるとＱ出力が発生し、オア回路２４を
経てシフトレジスタ２２に入力される。シフトレ
ジスタ２２ではラツチ信号Lsの反転信号をクロ
ツクとしてオア回路２４からの入力信号を歩進
し、信号T1〜T30として順次出力する。フイール
ドの前半部においては、上記のようにフリツプフ
ロツプ２０からのＱ出力によりシフトレジスタ２
２から出力信号T1〜T30が発生し、フイールドの
後半部では出力信号T30の反転信号がフロツプフ
ロツプ２１のクロツク信号として入力し、フリツ
プフロツプ２１の出力がアンド回路２５及びオ
ア回路２４を経てシフトレジスタ２２に入力され
ることにより再び信号T1〜T30が順次出力され
る。
とフリツプフロツプ２０がセツトされ、Ｈ信号の
４個に１個の割で発生するラツチ信号Lsの反転
信号がフリツプフロツプ２０のクロツク信号とし
て入力されるとＱ出力が発生し、オア回路２４を
経てシフトレジスタ２２に入力される。シフトレ
ジスタ２２ではラツチ信号Lsの反転信号をクロ
ツクとしてオア回路２４からの入力信号を歩進
し、信号T1〜T30として順次出力する。フイール
ドの前半部においては、上記のようにフリツプフ
ロツプ２０からのＱ出力によりシフトレジスタ２
２から出力信号T1〜T30が発生し、フイールドの
後半部では出力信号T30の反転信号がフロツプフ
ロツプ２１のクロツク信号として入力し、フリツ
プフロツプ２１の出力がアンド回路２５及びオ
ア回路２４を経てシフトレジスタ２２に入力され
ることにより再び信号T1〜T30が順次出力され
る。
一方、反転回路においては、フリツプフロツプ
３０はフイールドの前半部ではHg信号によりＱ
出力ＧAを低レベル、出力Aを高レベルとして
出力し、フイールドの後半部になるとシフトレジ
スタ２２の出力信号T30の反転信号をクロツク信
号として入力してＱ出力が高レベル、出力が低
レベルになるように反転させる。ここで、例えば
走査電極Ｙ2、2の動作を示すと、シフトレジスタ
２２の出力信号T2が高レベルのとき、トランス
フアゲート２３−２がオンとなつて走査電極Ｙ
2、2が選択時となり、フイールドの前半部ではト
ランスフアゲート３１−３を経て液晶駆動電圧
V0が液晶パネル１に印加され、フイールドの後
半部ではトランスフアゲート３１−４を経て液晶
駆動電圧Ｏが液晶パネル１に印加される。また、
出力信号T2が低レベルのとき、走査電極Ｙ2、2は
非選択時となり、フイールドの前半部ではトラン
スフアゲート３１−１及び２３−２′を経て液晶
パネル１に液晶駆動電圧V4が印加され、フイー
ルドの後半部ではトランスフアゲート３１−２及
び２３−２′を経て液晶駆動電圧V3が印加され
る。このようにして、走査電極Ｙ2、2により液晶
パネル１に印加される液晶駆動電圧は第３図にＹ
2、2として示すようになる。
３０はフイールドの前半部ではHg信号によりＱ
出力ＧAを低レベル、出力Aを高レベルとして
出力し、フイールドの後半部になるとシフトレジ
スタ２２の出力信号T30の反転信号をクロツク信
号として入力してＱ出力が高レベル、出力が低
レベルになるように反転させる。ここで、例えば
走査電極Ｙ2、2の動作を示すと、シフトレジスタ
２２の出力信号T2が高レベルのとき、トランス
フアゲート２３−２がオンとなつて走査電極Ｙ
2、2が選択時となり、フイールドの前半部ではト
ランスフアゲート３１−３を経て液晶駆動電圧
V0が液晶パネル１に印加され、フイールドの後
半部ではトランスフアゲート３１−４を経て液晶
駆動電圧Ｏが液晶パネル１に印加される。また、
出力信号T2が低レベルのとき、走査電極Ｙ2、2は
非選択時となり、フイールドの前半部ではトラン
スフアゲート３１−１及び２３−２′を経て液晶
パネル１に液晶駆動電圧V4が印加され、フイー
ルドの後半部ではトランスフアゲート３１−２及
び２３−２′を経て液晶駆動電圧V3が印加され
る。このようにして、走査電極Ｙ2、2により液晶
パネル１に印加される液晶駆動電圧は第３図にＹ
2、2として示すようになる。
選択スイツチドライバ１３においては、選択ス
イツチ回路２７が映像デイジタル信号に応じて選
択したそれぞれの階調表示信号（て１〜て８のい
ずれか）の表わすパルス幅のパルス信号を、ラツ
チ信号Lsにタイミングを合わせてX11′〜Ｘ1n′と
して出力する。液晶パネル１に印加される液晶駆
動電圧は、フイールドの前半部では、パルス信号
X11′〜Ｘ1n′の高レベル時にはトランスフアゲー
ト２８−１〜２８−ｍ及び３２−１を経て０とな
り、パルス信号の低レベル時にはトランスフアゲ
ート２８−１′〜２８−m′及び３２−４を経てV2
となる。また、フイールドの後半部では、パルス
信号X11′〜Ｘ1n′の高レベル時にはトランスフア
ゲート２８−１〜２８−ｍ及び３２−２を経て
V0が、パルス信号の低レベル時にはトランスフ
アゲート２８−１′〜２８−m′及び３２−３を経
てV1が印加される。このようにして、例えば信
号電極X11により液晶パネル１に印加される液晶
印加電圧は第３図にX11として示すようになる。
ここで液晶駆動電圧V0、V1、V2、V3、V4の電圧
値は、電圧平均化に基づく液晶パネル１の駆動の
最適条件から決定される。
イツチ回路２７が映像デイジタル信号に応じて選
択したそれぞれの階調表示信号（て１〜て８のい
ずれか）の表わすパルス幅のパルス信号を、ラツ
チ信号Lsにタイミングを合わせてX11′〜Ｘ1n′と
して出力する。液晶パネル１に印加される液晶駆
動電圧は、フイールドの前半部では、パルス信号
X11′〜Ｘ1n′の高レベル時にはトランスフアゲー
ト２８−１〜２８−ｍ及び３２−１を経て０とな
り、パルス信号の低レベル時にはトランスフアゲ
ート２８−１′〜２８−m′及び３２−４を経てV2
となる。また、フイールドの後半部では、パルス
信号X11′〜Ｘ1n′の高レベル時にはトランスフア
ゲート２８−１〜２８−ｍ及び３２−２を経て
V0が、パルス信号の低レベル時にはトランスフ
アゲート２８−１′〜２８−m′及び３２−３を経
てV1が印加される。このようにして、例えば信
号電極X11により液晶パネル１に印加される液晶
印加電圧は第３図にX11として示すようになる。
ここで液晶駆動電圧V0、V1、V2、V3、V4の電圧
値は、電圧平均化に基づく液晶パネル１の駆動の
最適条件から決定される。
以上の構成により、液晶パネル１の走査電極Ｙ
2、2と信号電極X11との交点の画素に印加される
液晶駆動電圧は、第３図にＹ2、2−X11として示
されるように、フイールドの前半部と後半部とで
極性が反転しており、液晶パネル１には直流成分
が印加しないようになつている。
2、2と信号電極X11との交点の画素に印加される
液晶駆動電圧は、第３図にＹ2、2−X11として示
されるように、フイールドの前半部と後半部とで
極性が反転しており、液晶パネル１には直流成分
が印加しないようになつている。
しかしながら、受信チヤンネルの電波が弱かつ
たり、チユーニングがずれた場合、Ｖ信号とＨ信
号の同期分離が不安定となつたり、Ｖ信号とＨ信
号が全く出力されなかつたり、あるいは停止した
りして、信号ＧAとAのいずれかが高レベルのま
まで停止し、また、シフトレジスタ２２の出力信
号T1〜T30，１〜30のいずれかと選択スイツ
チ回路２７の信号X11′〜Ｘ1n′，11′〜1n′（第
２図には示されてはいないが、液晶パネル１のＢ
領域のための信号X21′〜Ｘ2n′，21′〜2n′も）
のいずれかが高レベルのままで停止する。その結
果、液晶パネル１に電圧V0、V1、V2、V3、V4の
いずれかが直流的に印加されたり、不規則に印加
される事態が発生し、液晶の分解、あるいは電極
の還元による異変などの液晶パネルの劣化が引き
起こされる。特に携帯用小型チユーナーに用いら
れているボリウムによる電圧可変型チユーナーの
場合、チユーニングがずれたまま放置されること
が想定され、上記の問題は一層重要なものとな
る。
たり、チユーニングがずれた場合、Ｖ信号とＨ信
号の同期分離が不安定となつたり、Ｖ信号とＨ信
号が全く出力されなかつたり、あるいは停止した
りして、信号ＧAとAのいずれかが高レベルのま
まで停止し、また、シフトレジスタ２２の出力信
号T1〜T30，１〜30のいずれかと選択スイツ
チ回路２７の信号X11′〜Ｘ1n′，11′〜1n′（第
２図には示されてはいないが、液晶パネル１のＢ
領域のための信号X21′〜Ｘ2n′，21′〜2n′も）
のいずれかが高レベルのままで停止する。その結
果、液晶パネル１に電圧V0、V1、V2、V3、V4の
いずれかが直流的に印加されたり、不規則に印加
される事態が発生し、液晶の分解、あるいは電極
の還元による異変などの液晶パネルの劣化が引き
起こされる。特に携帯用小型チユーナーに用いら
れているボリウムによる電圧可変型チユーナーの
場合、チユーニングがずれたまま放置されること
が想定され、上記の問題は一層重要なものとな
る。
本発明は、チユーニング状態が悪い場合は液晶
パネルに液晶駆動電圧が印加されないようにして
不規則な、あるいは直流の液晶駆動電圧の印加に
よる液晶パネルの劣化を防止した液晶テレビ受像
機を提供することを目的とするものである。
パネルに液晶駆動電圧が印加されないようにして
不規則な、あるいは直流の液晶駆動電圧の印加に
よる液晶パネルの劣化を防止した液晶テレビ受像
機を提供することを目的とするものである。
すなわち、本発明は、受信チヤンネルのチユー
ニング状態を検出し、チユーニング状態が悪くな
つた時は液晶パネルに印加される液晶駆動電圧を
遮断するように構成することにより、上記目的を
達成せんとするものである。
ニング状態を検出し、チユーニング状態が悪くな
つた時は液晶パネルに印加される液晶駆動電圧を
遮断するように構成することにより、上記目的を
達成せんとするものである。
以下、実施例により本発明を詳細に説明する。
第４図は、本発明において受信チヤンネルのチ
ユーニング状態を検出する回路である。２は第１
図にも示されているRFユニツトで、RFユニツト
２には無線周波増幅器４０、局部発振回路４１、
混合回路４２、映像中間周波数増幅回路４３、及
び映像検波回路４４が含まれている。８は第１図
にも示されている映像増幅回路である。４５は映
像搬送波増幅回路、４６はリミツター、４７は
FM検波回路、４８は直流増幅器、４９はローパ
スフイルターである。５０，５１は演算増幅器
で、演算増幅器５０のマイナス側入力端子には基
準電圧v1が印加され、演算増幅器５１のプラス側
入力端子には基準電圧v2が印加される。５２はア
ンド回路である。v1とv2との関係は、第５図Ａに
示されるように、FM検波周波数ｆに対し最適な
チユーニング状態のときのローパスフイルター４
９の出力ｖをv0としたとき、Ｖ信号とＨ信号とが
安定に同期分離できるチユーニング範囲の下限を
v1、上限をv2としたものである。演算増幅器５
０，５１及びアンド回路５２により、ｖがv1とv2
の範囲にある場合に出力信号Ｓが高レベルとなる
ウインドウコンパレータを構成している。
ユーニング状態を検出する回路である。２は第１
図にも示されているRFユニツトで、RFユニツト
２には無線周波増幅器４０、局部発振回路４１、
混合回路４２、映像中間周波数増幅回路４３、及
び映像検波回路４４が含まれている。８は第１図
にも示されている映像増幅回路である。４５は映
像搬送波増幅回路、４６はリミツター、４７は
FM検波回路、４８は直流増幅器、４９はローパ
スフイルターである。５０，５１は演算増幅器
で、演算増幅器５０のマイナス側入力端子には基
準電圧v1が印加され、演算増幅器５１のプラス側
入力端子には基準電圧v2が印加される。５２はア
ンド回路である。v1とv2との関係は、第５図Ａに
示されるように、FM検波周波数ｆに対し最適な
チユーニング状態のときのローパスフイルター４
９の出力ｖをv0としたとき、Ｖ信号とＨ信号とが
安定に同期分離できるチユーニング範囲の下限を
v1、上限をv2としたものである。演算増幅器５
０，５１及びアンド回路５２により、ｖがv1とv2
の範囲にある場合に出力信号Ｓが高レベルとなる
ウインドウコンパレータを構成している。
第４図の回路において、無線周波増幅器４０で
高周波増幅された信号は、混合回路４２において
局部発振回路４１から発振される受信チヤンネル
に対応した所定周波数の局部発振周波信号と混合
されて所定周波数の中間周波信号となる。次に映
像中間周波数増幅回路４３及び映像搬送波増幅回
路４５を経てこの中間周波信号から映像中間周波
数（58.7MHz）の信号が抜き出されて増幅さ
れ、リミツター４９で振幅変調分が取り除かれた
後、FM検波回路４７で映像搬送周波数の変化が
直流電圧の変化として取り出され、直流増幅器４
８で直流増幅され、ローパスフイルター４９を経
てチユーニング状態を表わす信号ｖとして出力さ
れる。この信号を演算増幅器５０のプラス側入力
端子と、演算増幅器５１のマイナス側入力端子に
印加すると、信号ｖが基準電圧v1とv2との間にあ
る場合には演算増幅器５０，５１の双方から高レ
ベル信号が出力されるのでアンド回路５２の出力
信号Ｓは高レベルとなる。一方、信号ｖが基準電
圧v1より小さくなるかv2より大きくなれば、演算
増幅器５０，５１の一方の出力が低レベルになる
ので、アンド回路５２の出力信号Ｓは低レベルと
なる。結局チユーニング状態により第５図Ｂに示
されるような出力信号Ｓが得られる。
高周波増幅された信号は、混合回路４２において
局部発振回路４１から発振される受信チヤンネル
に対応した所定周波数の局部発振周波信号と混合
されて所定周波数の中間周波信号となる。次に映
像中間周波数増幅回路４３及び映像搬送波増幅回
路４５を経てこの中間周波信号から映像中間周波
数（58.7MHz）の信号が抜き出されて増幅さ
れ、リミツター４９で振幅変調分が取り除かれた
後、FM検波回路４７で映像搬送周波数の変化が
直流電圧の変化として取り出され、直流増幅器４
８で直流増幅され、ローパスフイルター４９を経
てチユーニング状態を表わす信号ｖとして出力さ
れる。この信号を演算増幅器５０のプラス側入力
端子と、演算増幅器５１のマイナス側入力端子に
印加すると、信号ｖが基準電圧v1とv2との間にあ
る場合には演算増幅器５０，５１の双方から高レ
ベル信号が出力されるのでアンド回路５２の出力
信号Ｓは高レベルとなる。一方、信号ｖが基準電
圧v1より小さくなるかv2より大きくなれば、演算
増幅器５０，５１の一方の出力が低レベルになる
ので、アンド回路５２の出力信号Ｓは低レベルと
なる。結局チユーニング状態により第５図Ｂに示
されるような出力信号Ｓが得られる。
本発明の第１の実施例は、第６図に示すよう
に、第２図におけるフリツプフロツプ３０のＱ出
力及び出力側にそれぞれぞれアンド回路５３，
５４を設け、各アンド回路５３，５４の一方の入
力端子に第４図のチユーニング状態検出回路を接
続したものである。本実施例によれば、第２図に
おいてトランスフアゲート３１−１〜３１−４，
３２−１〜３２−４を制御していた信号ＧA，A
は、チユーニング状態を表わす信号Ｓとのアンド
信号、ＧA′A′となる。
に、第２図におけるフリツプフロツプ３０のＱ出
力及び出力側にそれぞれぞれアンド回路５３，
５４を設け、各アンド回路５３，５４の一方の入
力端子に第４図のチユーニング状態検出回路を接
続したものである。本実施例によれば、第２図に
おいてトランスフアゲート３１−１〜３１−４，
３２−１〜３２−４を制御していた信号ＧA，A
は、チユーニング状態を表わす信号Ｓとのアンド
信号、ＧA′A′となる。
本実施例において、チユーニングが良好である
場合はＳが高レベルであるので、ＧA′，A′はＧ
A，Aと等しくなつて既述のように液晶パネル１
が正常に駆動される。そして、受信チヤンネルの
電波が弱くなつたり、チユーニングがずれた場合
には、信号Ｓが低レベルになるためアンド回路５
３及び５４がオフとなり、信号ＧA′及びA′が共
に低レベルとなつてトランスフアゲート３１−１
〜３１−４，３２−１〜３２−４が全てオフにな
り液晶パネル１には液晶駆動電圧が印加されない
ようになる。
場合はＳが高レベルであるので、ＧA′，A′はＧ
A，Aと等しくなつて既述のように液晶パネル１
が正常に駆動される。そして、受信チヤンネルの
電波が弱くなつたり、チユーニングがずれた場合
には、信号Ｓが低レベルになるためアンド回路５
３及び５４がオフとなり、信号ＧA′及びA′が共
に低レベルとなつてトランスフアゲート３１−１
〜３１−４，３２−１〜３２−４が全てオフにな
り液晶パネル１には液晶駆動電圧が印加されない
ようになる。
本発明の第２の実施例は、第７図に示すよう
に、液晶駆動電圧V0、V1、V2、V3、V4を抵抗分
割法などにより作成している場合において、その
回路中にｎチヤンネルMOSトランジスタ５５を
設け、このMOSトランジスタ５５のゲートに第
４図のチユーニング状態検出回路を接続したもの
である。
に、液晶駆動電圧V0、V1、V2、V3、V4を抵抗分
割法などにより作成している場合において、その
回路中にｎチヤンネルMOSトランジスタ５５を
設け、このMOSトランジスタ５５のゲートに第
４図のチユーニング状態検出回路を接続したもの
である。
本実施例においても、チユーニング状態が悪く
なれば信号Ｓが低レベルとなるので、MOSトラ
ンジスタ５５がオフ状態となつて液晶パネル１に
は液晶駆動電圧が印加されないようになる。
なれば信号Ｓが低レベルとなるので、MOSトラ
ンジスタ５５がオフ状態となつて液晶パネル１に
は液晶駆動電圧が印加されないようになる。
第７図の実施例において、MOSトランジスタ
５５に代えて他の半導体スイツチなどを用いても
よい。
５５に代えて他の半導体スイツチなどを用いても
よい。
以上に詳述したように、本発明は液晶テレビ受
像機にチユーニング状態検出回路を設け、そのチ
ユーニング状態検出回路の出力信号により、受信
チヤンネルの電波が弱くなつたりチユーニング状
態が悪くなつた場合に液晶パネルへの液晶駆動電
圧の印加を遮断するように構成したので、Ｖ信号
やＨ信号の不安定さから引き起こされる液晶パネ
ルの劣化を防止した液晶テレビ受像機を達成する
ことができる。特に、携帯用小型の、ボリウム型
連続電圧可変型チユーナーを用いた液晶テレビ受
像機において、本発明は顕著な効果を発揮するこ
とができる。
像機にチユーニング状態検出回路を設け、そのチ
ユーニング状態検出回路の出力信号により、受信
チヤンネルの電波が弱くなつたりチユーニング状
態が悪くなつた場合に液晶パネルへの液晶駆動電
圧の印加を遮断するように構成したので、Ｖ信号
やＨ信号の不安定さから引き起こされる液晶パネ
ルの劣化を防止した液晶テレビ受像機を達成する
ことができる。特に、携帯用小型の、ボリウム型
連続電圧可変型チユーナーを用いた液晶テレビ受
像機において、本発明は顕著な効果を発揮するこ
とができる。
第１図は液晶テレビ受像機を示す信号系統図、
第２図は走査駆動回路、選択スイツチドライバ及
び反転回路を詳細に示すブロツク回路図、第３図
は第２図の回路の動作を示す波形図、第４図は本
発明の実施例で用いるチユーニング状態検出回路
を示すブロツク回路図、第５図Ａ，Ｂは第４図の
回路の出力波形を説明する波形図、第６図は本発
明の第１の実施例を示すブロツク回路図、第７図
は本発明の第２の実施例を示す回路図である。 １……液晶パネル、２……RFユニツト、６…
…反転回路、７……走査駆動回路、１３……選択
スイツチドライバ、２３−１〜２３−３０，２３
−１′〜２３−３０′，３１−１〜３１−４，３２
−１〜３２−４……トランスフアゲート、３０…
…フリツプフロツプ、４５……映像搬送波増幅回
路、４６……リミツター、４７……FM検波回
路、４８……直流増幅器、４９……ローパスフイ
ルター、５０，５１……演算増幅器、５２，５
３，５４……アンド回路、５５……ｎチヤンネル
MOSトランジスタ。
第２図は走査駆動回路、選択スイツチドライバ及
び反転回路を詳細に示すブロツク回路図、第３図
は第２図の回路の動作を示す波形図、第４図は本
発明の実施例で用いるチユーニング状態検出回路
を示すブロツク回路図、第５図Ａ，Ｂは第４図の
回路の出力波形を説明する波形図、第６図は本発
明の第１の実施例を示すブロツク回路図、第７図
は本発明の第２の実施例を示す回路図である。 １……液晶パネル、２……RFユニツト、６…
…反転回路、７……走査駆動回路、１３……選択
スイツチドライバ、２３−１〜２３−３０，２３
−１′〜２３−３０′，３１−１〜３１−４，３２
−１〜３２−４……トランスフアゲート、３０…
…フリツプフロツプ、４５……映像搬送波増幅回
路、４６……リミツター、４７……FM検波回
路、４８……直流増幅器、４９……ローパスフイ
ルター、５０，５１……演算増幅器、５２，５
３，５４……アンド回路、５５……ｎチヤンネル
MOSトランジスタ。
Claims (1)
- １ 液晶層を挾んで走査電極と信号電極とを行列
状に配列した液晶パネルと、走査電極を駆動する
走査駆動回路と、信号電極を駆動する選択スイツ
チドライバと、走査駆動回路及び選択スイツチド
ライバに供給される液晶駆動電圧を選択する手段
とを備えた液晶テレビ受像機において、検波出力
が水平同期信号ならびに垂直同期信号を得るのに
要する電圧を有するか否かの判別を行なうための
上限値と下限値内にあるか否かを判別する回路
と、上記判別回路の出力によりチユーニング状態
を検出するチユーニング状態検出回路と、該チユ
ーニング状態検出回路の出力信号により液晶パネ
ルへの液晶駆動電圧の印加を制御する手段とを備
えたことを特徴とする液晶テレビ受像機。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21590081A JPS58116884A (ja) | 1981-12-29 | 1981-12-29 | 液晶テレビ受像機 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21590081A JPS58116884A (ja) | 1981-12-29 | 1981-12-29 | 液晶テレビ受像機 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58116884A JPS58116884A (ja) | 1983-07-12 |
| JPS6211551B2 true JPS6211551B2 (ja) | 1987-03-13 |
Family
ID=16680107
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21590081A Granted JPS58116884A (ja) | 1981-12-29 | 1981-12-29 | 液晶テレビ受像機 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58116884A (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5928192A (ja) * | 1982-08-09 | 1984-02-14 | 株式会社日立製作所 | 画像表示装置 |
| JPS6043982A (ja) * | 1983-08-20 | 1985-03-08 | Sanyo Electric Co Ltd | テレビジヨン受像機 |
| US4745485A (en) * | 1985-01-28 | 1988-05-17 | Sanyo Electric Co., Ltd | Picture display device |
| JPS62103621A (ja) * | 1985-10-31 | 1987-05-14 | Toshiba Electric Equip Corp | 液晶駆動装置 |
| JPS62188885U (ja) * | 1986-05-20 | 1987-12-01 | ||
| JP2609739B2 (ja) * | 1990-04-06 | 1997-05-14 | 株式会社日立製作所 | 液晶表示システム |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5210334A (en) * | 1975-07-15 | 1977-01-26 | Honny Chem Ind Co Ltd | Electro-deposition coating composition |
-
1981
- 1981-12-29 JP JP21590081A patent/JPS58116884A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5210334A (en) * | 1975-07-15 | 1977-01-26 | Honny Chem Ind Co Ltd | Electro-deposition coating composition |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58116884A (ja) | 1983-07-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4823027A (en) | Sample and hold circuit | |
| US4591902A (en) | Matrix type color television panel driver circuit | |
| US5357290A (en) | Liquid crystal displaying apparatus capable of receiving television signals that differ in broadcasting format | |
| US4158860A (en) | Method for driving an X-Y matrix type liquid crystal display panel | |
| KR890004241B1 (ko) | 액정 텔레비전에 있어서의 텔레비전 영상신호 a/d 변환장치 | |
| JPS6211551B2 (ja) | ||
| US6008789A (en) | Image display method and device | |
| US5734423A (en) | Signal hybrid device | |
| US5703608A (en) | Signal processing circuit | |
| JPS6118755B2 (ja) | ||
| JPS5883478A (ja) | 受信チヤンネル表示回路 | |
| JP3211320B2 (ja) | 液晶駆動方式 | |
| JPS6283726A (ja) | 液晶駆動方式 | |
| JPH0749662A (ja) | 液晶表示装置 | |
| JP3057681B2 (ja) | 水平ｓ字補正容量の切換回路 | |
| JPH04167674A (ja) | 画像表示装置 | |
| JP2590729B2 (ja) | 液晶表示装置及び液晶表示装置用増幅回路 | |
| JPH07104705A (ja) | 液晶装置の駆動回路 | |
| JPS63296095A (ja) | 液晶表示装置の駆動回路 | |
| JPS58122596A (ja) | 画像表示装置 | |
| JP2003208130A (ja) | 表示装置、表示方法、テレビ受信装置、及び情報処理装置 | |
| JPH036072Y2 (ja) | ||
| JPS6225317B2 (ja) | ||
| JPH0357675B2 (ja) | ||
| JPS60103783A (ja) | 平面型表示装置 |