JPS62114046A - アクセス制御方式 - Google Patents
アクセス制御方式Info
- Publication number
- JPS62114046A JPS62114046A JP60254029A JP25402985A JPS62114046A JP S62114046 A JPS62114046 A JP S62114046A JP 60254029 A JP60254029 A JP 60254029A JP 25402985 A JP25402985 A JP 25402985A JP S62114046 A JPS62114046 A JP S62114046A
- Authority
- JP
- Japan
- Prior art keywords
- access
- key
- monitor
- register
- tag
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
主記憶装置のアクセスに際し、記憶保護キーとアクセス
キーを１１（（合しＣ７りＵス制御を行う計算機におい
て、仮想計算機を実行する場合のアクセス制御方式であ
る。仮想ｉ１１゛算機のアクセスキーと、モニタプログ
ラムのアクセスキーが異なる場合に、モニタプログラム
で仮想計算機の実行を代行するために仮想計算機領域に
アクセスする場合には、仮想計算機のアクセスキーによ
ってアクセス制御する必要があるので、アドレスレジス
タに対応するタグビットをレジスタに保持し、タグで指
定されているアドレスレジスタを使って主記憶装置にア
クセスする場合には、仮想計算機のアクセスキーに切り
換える。以上の制御によりモニタプログラムが仮想計算
機のアクセスキーをチェックするオーバヘッドが削減さ
れる。
キーを１１（（合しＣ７りＵス制御を行う計算機におい
て、仮想計算機を実行する場合のアクセス制御方式であ
る。仮想ｉ１１゛算機のアクセスキーと、モニタプログ
ラムのアクセスキーが異なる場合に、モニタプログラム
で仮想計算機の実行を代行するために仮想計算機領域に
アクセスする場合には、仮想計算機のアクセスキーによ
ってアクセス制御する必要があるので、アドレスレジス
タに対応するタグビットをレジスタに保持し、タグで指
定されているアドレスレジスタを使って主記憶装置にア
クセスする場合には、仮想計算機のアクセスキーに切り
換える。以上の制御によりモニタプログラムが仮想計算
機のアクセスキーをチェックするオーバヘッドが削減さ
れる。
本発明は、主記憶装置のアクセスに際し、記憶保護キー
とアクセスキーを照合してアクセス制御を行う計算機に
おいて、仮想計算機を実行する場合のアクセス制御方式
に関する。
とアクセスキーを照合してアクセス制御を行う計算機に
おいて、仮想計算機を実行する場合のアクセス制御方式
に関する。
計算機において、別の１以上の仮想的な計算機システム
、いわゆる仮想計算機を制御する方式はよく知られてい
る。
、いわゆる仮想計算機を制御する方式はよく知られてい
る。
その場合に各仮想計算機は、実計算機の仮想計算機制御
用のモニタプログラム（以下において、ＶＭモニタとい
う）の制御下にあり、ＶＭモニタによって制御を渡され
た仮想計算機が、実計算機の中央処理装置で実行される
。
用のモニタプログラム（以下において、ＶＭモニタとい
う）の制御下にあり、ＶＭモニタによって制御を渡され
た仮想計算機が、実計算機の中央処理装置で実行される
。
仮想計算機では、その仮想システムのオペレーティング
システムが、仮想計算機のシステム管理を実行するが、
その制御の結果が、他の仮想計算機に影響する可能性が
あるようなものについては、ＶＭモニタが介入する等に
よって、実計算機システム全体の保全性を維持する必要
がある。
システムが、仮想計算機のシステム管理を実行するが、
その制御の結果が、他の仮想計算機に影響する可能性が
あるようなものについては、ＶＭモニタが介入する等に
よって、実計算機システム全体の保全性を維持する必要
がある。
しかし、このような介入は一般に、制御オーバヘッドを
増加して、仮想計算機の性能を低下させる要因になり易
い。
増加して、仮想計算機の性能を低下させる要因になり易
い。
〔従来の技術と発明が解決しようとする問題点〕第２図
は、計算機システムの一構成例を示すブロック図である
。
は、計算機システムの一構成例を示すブロック図である
。
中央処理装置１は主起１ａ装置２」二のＶＭモニタ３の
プログラムを実行して、仮想計算機ごとに割り当てた仮
想計算ａ領域４にあるプログラムに制御を渡すことによ
り、仮想ｉｊｌ′Ｌ’／’機を稼動する。
プログラムを実行して、仮想計算機ごとに割り当てた仮
想計算ａ領域４にあるプログラムに制御を渡すことによ
り、仮想ｉｊｌ′Ｌ’／’機を稼動する。
公知のように、中央処理装置１には主記憶装置２に対す
るアクセスを、主起４．１装置２の適当な領域ごとに、
アクセス元の資格によって制限する、いわゆる記憶保護
のためのアクセス制御機能を有する。
るアクセスを、主起４．１装置２の適当な領域ごとに、
アクセス元の資格によって制限する、いわゆる記憶保護
のためのアクセス制御機能を有する。
例えば、主記１．ａ装置￥７２の４キロハイドの領域ご
とに、例えば４ピツ１〜からなる記４９保護ギーを設定
し、アクセス１ｙｊ求があると、アクセス元のプログラ
ムが、プログラム状ｆｂ、ｉｎ （以トにおいてＰＳＷ
という）５に保持するアクセス＝１−−７と、アクセス
要求のある記１！領域の記１ａ保護ギーとを照合し、両
キーが−・致した場合の力、該領域に対する所定のアク
セスを実行する。
とに、例えば４ピツ１〜からなる記４９保護ギーを設定
し、アクセス１ｙｊ求があると、アクセス元のプログラ
ムが、プログラム状ｆｂ、ｉｎ （以トにおいてＰＳＷ
という）５に保持するアクセス＝１−−７と、アクセス
要求のある記１！領域の記１ａ保護ギーとを照合し、両
キーが−・致した場合の力、該領域に対する所定のアク
セスを実行する。
なお、管理機能のプログラム等、すべての領域にアクセ
スする必要がある場合のために、例えばアクセスキーの
値が“０“の場合には、キーの不一致に関わらずアクセ
スを可能にする。
スする必要がある場合のために、例えばアクセスキーの
値が“０“の場合には、キーの不一致に関わらずアクセ
スを可能にする。
公知のように、命令の実行により主記憶装置２にアクセ
スする場合の記憶アドレスは、命令レジスタ１８に保持
する命令のオペランドのアドレスレジスタ指定部１９と
変位部２０により指定される。
スする場合の記憶アドレスは、命令レジスタ１８に保持
する命令のオペランドのアドレスレジスタ指定部１９と
変位部２０により指定される。
即ち、アドレスレジスタ指定部１９で指定される汎用レ
ジスタ群１４のルジスタの内容に、変位部２０の変位値
、及び要すれば別に指定されるインデクス値等をアドレ
ス加算器２１で加えて得られる記憶アドレスをアクセス
制御部１０へ転送する。
ジスタ群１４のルジスタの内容に、変位部２０の変位値
、及び要すれば別に指定されるインデクス値等をアドレ
ス加算器２１で加えて得られる記憶アドレスをアクセス
制御部１０へ転送する。
こ＼で、制御線１１によって入力されるアクセスキー７
と、指定のアドレスを含む領域の記憶保護キーとの照合
が行われ、前記功ルールによって、アクセスの可否が判
定される。
と、指定のアドレスを含む領域の記憶保護キーとの照合
が行われ、前記功ルールによって、アクセスの可否が判
定される。
仮想計算機においても、中央処理装置１の前記機構を使
用して、仮想計算機領域４に対するアクセスにおいて、
記憶保護のためのアクセス制御が実行される。
用して、仮想計算機領域４に対するアクセスにおいて、
記憶保護のためのアクセス制御が実行される。
前記のように、仮想Ｍ算機の所要の処理については、Ｖ
Ｍモニタ３が介入し−Ｃシミエレートする必要があり、
その場合公知の、Ｌうに、ＶＭモニタへの制御の移行に
おいて例えばＶＭラッチ２２がセントされることにより
、ＰＳＷ５及び汎用レジスタ群１４等に代わって、ＶＭ
モニタ用のＰＳＷ１５及び汎用レジスタ群１（ｉ等が有
効化される。
Ｍモニタ３が介入し−Ｃシミエレートする必要があり、
その場合公知の、Ｌうに、ＶＭモニタへの制御の移行に
おいて例えばＶＭラッチ２２がセントされることにより
、ＰＳＷ５及び汎用レジスタ群１４等に代わって、ＶＭ
モニタ用のＰＳＷ１５及び汎用レジスタ群１（ｉ等が有
効化される。
ＶＭモニタ３は通常はアクセスキー１７を°０” とし
て、主記憶装置２のすべての領域にアクセスできるよう
にされる。
て、主記憶装置２のすべての領域にアクセスできるよう
にされる。
しかし、ＶＭモニタ３が（）！想ｉ１・算機の処理を代
行するために、仮想計Ｘａ ？ｉｒＩ域４にアクセスす
る場合には、仮想計′Ｌ！１ａで指定しているアクセス
キーによってアクセス制御が行われることが必要である
。
行するために、仮想計Ｘａ ？ｉｒＩ域４にアクセスす
る場合には、仮想計′Ｌ！１ａで指定しているアクセス
キーによってアクセス制御が行われることが必要である
。
このために、ＶＭモニタ３が主記憶装置２の仮想計算機
領域４にアクセスする場合には、仮想計算機のアクセス
キー７を読出して適当なレジスタに保持しておき、主記
憶装置アクセスを実行するＡｉｔに、例えば該アクセス
先アドレスを指定してキーチェックのための命令を実行
し、その結果アクセスが許されることが決定して、初め
て実際にアクセスを実行するという処理が必要になり、
このオーバヘッドが仮想計算機制御の効率を低下させて
いた。
領域４にアクセスする場合には、仮想計算機のアクセス
キー７を読出して適当なレジスタに保持しておき、主記
憶装置アクセスを実行するＡｉｔに、例えば該アクセス
先アドレスを指定してキーチェックのための命令を実行
し、その結果アクセスが許されることが決定して、初め
て実際にアクセスを実行するという処理が必要になり、
このオーバヘッドが仮想計算機制御の効率を低下させて
いた。
第１図は、本発明の構成を示すブロック図である。
図において、３０はタグレジスタ、３１はアクセス検出
部である。
部である。
タグレジスタ３０は、各汎用レジスタに対応するタグビ
ットを有し、ＶＭモニタ３によって予め所要のビットが
セットされている。
ットを有し、ＶＭモニタ３によって予め所要のビットが
セットされている。
アクセス検出部３１は、ＶＭモニタの実行時に、通常は
アクセスキーとして′０′を制御線１１へ出力している
が、タグレジスタ３０で指定されている汎用レジスタが
、命令の７１゛レスレジスタ指定部１９で指定されるこ
とを検出すると、仮想計算機の１）ＳＷ５のアクセス−
１−−７をアクセスキーとするように切り換えて出力す
る。
アクセスキーとして′０′を制御線１１へ出力している
が、タグレジスタ３０で指定されている汎用レジスタが
、命令の７１゛レスレジスタ指定部１９で指定されるこ
とを検出すると、仮想計算機の１）ＳＷ５のアクセス−
１−−７をアクセスキーとするように切り換えて出力す
る。
以上により、ＶＭモニタ；（の実行中における仮想計算
ａ領域アクセス１１．１、仮想Ａ’ｌ算機としてのアク
セス制御が自動的に行われ、ＶＭモニタがアクセスごと
にキーチェックを行°うためのオーバヘッドが除かれる
。
ａ領域アクセス１１．１、仮想Ａ’ｌ算機としてのアク
セス制御が自動的に行われ、ＶＭモニタがアクセスごと
にキーチェックを行°うためのオーバヘッドが除かれる
。
第１図において、中央処理装置１のＰＳＷ５．１５、ア
クセス制御部１０等は、以下に述べる他は従来と同様に
動作するものとする。
クセス制御部１０等は、以下に述べる他は従来と同様に
動作するものとする。
タグレジスタ３０は、各汎用レジスタに対応する例えば
１６個のタグビットを保持し、ＶＭモニタ３は、その処
理中に仮想計算ａ領域にアクセスするための記憶アドレ
スを保持するアドレスレジスタとなる予定の汎用レジス
タ （ＶＭモニタ用の汎用レジスタ）に対応するタグピ
ッ１〜を、予めオンにセットしておく。
１６個のタグビットを保持し、ＶＭモニタ３は、その処
理中に仮想計算ａ領域にアクセスするための記憶アドレ
スを保持するアドレスレジスタとなる予定の汎用レジス
タ （ＶＭモニタ用の汎用レジスタ）に対応するタグピ
ッ１〜を、予めオンにセットしておく。
アクセス検出部３１では、タグレジスタ３０のタグビッ
トを、例えば命令のアドレスレジスタ指定部１９の制御
によって選択器３３により選択することにより、タグレ
ジスタ３０で指定されている汎用レジスタの１つが、命
令のアドレスレジスタ指定部１９で指定されることを検
出する。
トを、例えば命令のアドレスレジスタ指定部１９の制御
によって選択器３３により選択することにより、タグレ
ジスタ３０で指定されている汎用レジスタの１つが、命
令のアドレスレジスタ指定部１９で指定されることを検
出する。
この選択器３３の出力によってゲート３２を制御して、
仮想計算機のアクセスキー７を制御線１１へ通過させる
。
仮想計算機のアクセスキー７を制御線１１へ通過させる
。
従って、ＶＭモニタ３の実行中は、アクセス制御部１０
にアクセスキーとして、常時は“Ｏ゛が入力され、タグ
レジスタ３０で指定される汎用レジスタがアドレスレジ
スタとして、アクセスアドレスの生成のために指定され
た場合のみ、仮想計算機のアクセスキーに切り換えられ
る。
にアクセスキーとして、常時は“Ｏ゛が入力され、タグ
レジスタ３０で指定される汎用レジスタがアドレスレジ
スタとして、アクセスアドレスの生成のために指定され
た場合のみ、仮想計算機のアクセスキーに切り換えられ
る。
アクセス制御部１０は従来のように、制御線１１から入
力するアクセスキーによって、アクセス制御を実行する
。
力するアクセスキーによって、アクセス制御を実行する
。
以上により、ＶＭモニタ３の実行中において、仮想計算
機領域にアクセスする場合に、仮想計算機のアクセスキ
ーによるアクセス制御が実行され、ＶＭモニタ３がキー
をチ、ｙ−’７りする必要が無くなり、制御の効率を改
善することができる。
機領域にアクセスする場合に、仮想計算機のアクセスキ
ーによるアクセス制御が実行され、ＶＭモニタ３がキー
をチ、ｙ−’７りする必要が無くなり、制御の効率を改
善することができる。
以上の説明から明らかなように、仮想計算機を稼動する
計算機システムにおいて、ＶＭモニタにおける仮想計算
ａ領域のアクセスに際する、キーチェックのオーバヘッ
ドが削減されるので、仮想計算機の性能を向上するとい
う著しい工業的効果がある。
計算機システムにおいて、ＶＭモニタにおける仮想計算
ａ領域のアクセスに際する、キーチェックのオーバヘッ
ドが削減されるので、仮想計算機の性能を向上するとい
う著しい工業的効果がある。
第１図は本発明の実施例構成ゾロツク図、第２図は従来
の一構成例ブロック図である。 図において、 １は処理装置 ２番、（主記憶装置、３はＶＭ
モニタ、 ４は仮想計算機領域、５．１５はｐｓｗ
、 １（）はアクセス制御部、７．１７はアクセ
スキー、 １４．１６は汎用レジスタ群、 １９はアドレスレジスタ指定部、 ２０は変位部、 ２１はアドレス加算器、２２
はＶＭラッチ、 ３０はタグレジスタ、３１はアク
セス検出部、 ３２はゲート、３３は選択器 本発明の実施例構成ブロック図 第１図
の一構成例ブロック図である。 図において、 １は処理装置 ２番、（主記憶装置、３はＶＭ
モニタ、 ４は仮想計算機領域、５．１５はｐｓｗ
、 １（）はアクセス制御部、７．１７はアクセ
スキー、 １４．１６は汎用レジスタ群、 １９はアドレスレジスタ指定部、 ２０は変位部、 ２１はアドレス加算器、２２
はＶＭラッチ、 ３０はタグレジスタ、３１はアク
セス検出部、 ３２はゲート、３３は選択器 本発明の実施例構成ブロック図 第１図
Claims (1)
- 【特許請求の範囲】 主記憶装置アクセスに使用する記憶アドレスを保持する
アドレスレジスタ、及び記憶保護キーとアクセスキーを
照合してアクセス制御を行う機能を有し、仮想計算機及
び該仮想計算機を制御するモニタプログラムを実行する
計算機において、該アドレスレジスタ（１６）を個別に
指定するタグビットを保持するタグレジスタ（３０）、
及び、上記モニタプログラムで実行される命令のオペラ
ンドアドレスにより、該タグビットで指定されるアドレ
スレジスタが指定されたことを検出する手段（３１）を
設け、 該検出手段の出力信号により、上記アクセスキーを上記
仮想計算機のアクセスキーに切り換えるように構成され
ていることを特徴とするアクセス制御方式。
Priority Applications (8)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60254029A JPS62114046A (ja) | 1985-11-13 | 1985-11-13 | アクセス制御方式 |
| CA000522328A CA1280829C (en) | 1985-11-13 | 1986-11-06 | Main storage access control system for virtual computing function system |
| AU64878/86A AU571377B2 (en) | 1985-11-13 | 1986-11-06 | Main storage access control system |
| BR8605598A BR8605598A (pt) | 1985-11-13 | 1986-11-12 | Sistema de controle de acesso a memoria principal para um sistema de funcao de computacao virtual |
| DE8686308805T DE3688177T2 (de) | 1985-11-13 | 1986-11-12 | Hauptspeicherzugriffsteuerungseinrichtung fuer virtuelle rechenfunktionsanordnung. |
| EP86308805A EP0223551B1 (en) | 1985-11-13 | 1986-11-12 | Main storage access control system for virtual computing function system |
| KR1019860009592A KR910001447B1 (ko) | 1985-11-13 | 1986-11-13 | 가상계산기능 시스템용 주기억장치 억세스 제어시스템 |
| US06/929,796 US4782443A (en) | 1985-11-13 | 1986-11-13 | Main storage control system for virtual computing function system with plural address modes in main storage access operations |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60254029A JPS62114046A (ja) | 1985-11-13 | 1985-11-13 | アクセス制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62114046A true JPS62114046A (ja) | 1987-05-25 |
| JPH0412861B2 JPH0412861B2 (ja) | 1992-03-05 |
Family
ID=17259246
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60254029A Granted JPS62114046A (ja) | 1985-11-13 | 1985-11-13 | アクセス制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62114046A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0193831A (ja) * | 1987-10-05 | 1989-04-12 | Fujitsu Ltd | 仮想計算機のオペランドアクセス制御方式 |
| JPH0373031A (ja) * | 1989-08-14 | 1991-03-28 | Fujitsu Ltd | メモリアクセス制御方式 |
-
1985
- 1985-11-13 JP JP60254029A patent/JPS62114046A/ja active Granted
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0193831A (ja) * | 1987-10-05 | 1989-04-12 | Fujitsu Ltd | 仮想計算機のオペランドアクセス制御方式 |
| JPH0373031A (ja) * | 1989-08-14 | 1991-03-28 | Fujitsu Ltd | メモリアクセス制御方式 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0412861B2 (ja) | 1992-03-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4347565A (en) | Address control system for software simulation | |
| KR910001447B1 (ko) | 가상계산기능 시스템용 주기억장치 억세스 제어시스템 | |
| EP0192232B1 (en) | Data processing apparatus | |
| US5291605A (en) | Arrangement and a method for handling interrupt requests in a data processing system in a virtual machine mode | |
| WO1993013482A1 (en) | Computer system with two levels of guests | |
| JPS63191233A (ja) | データ処理装置 | |
| US5280592A (en) | Domain interlock | |
| JPS62114046A (ja) | アクセス制御方式 | |
| JPS62114045A (ja) | アドレスモ−ド制御方式 | |
| JPS62114042A (ja) | プログラム事象記録制御方式 | |
| GB2539657A (en) | Tracing Processing Activity | |
| JP2802109B2 (ja) | メモリアクセス制御方式 | |
| JPS60105043A (ja) | 情報処理方式 | |
| JPH03168845A (ja) | 命令実行制御方式 | |
| JPS60108943A (ja) | 記憶保護キー制御装置 | |
| JPS63191232A (ja) | エミュレーションへの高速エントリ | |
| JPS592297A (ja) | 共有メモリのプロテクシヨン方法 | |
| JPS6162142A (ja) | 入出力制御装置 | |
| JPH0193831A (ja) | 仮想計算機のオペランドアクセス制御方式 | |
| JPS60181867A (ja) | プロセツサ切換え制御方式 | |
| JPS60215250A (ja) | デ−タ処理装置 | |
| JPS6118224B2 (ja) | ||
| JPH01293447A (ja) | アドレス一致割り込み制御方式 | |
| JPS63120336A (ja) | メモリアクセスモ−ド切替え方式 | |
| EP0550285A2 (en) | Machine with two units of operation |