JPS62107598A - 同期化システム - Google Patents
同期化システムInfo
- Publication number
- JPS62107598A JPS62107598A JP61214226A JP21422686A JPS62107598A JP S62107598 A JPS62107598 A JP S62107598A JP 61214226 A JP61214226 A JP 61214226A JP 21422686 A JP21422686 A JP 21422686A JP S62107598 A JPS62107598 A JP S62107598A
- Authority
- JP
- Japan
- Prior art keywords
- signal processing
- processing device
- signal
- audio
- spa
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/48—Program initiating; Program switching, e.g. by interrupt
- G06F9/4806—Task transfer initiation or dispatching
- G06F9/4812—Task transfer initiation or dispatching by interrupt, e.g. masked
- G06F9/4825—Interrupt from clock, e.g. time of day
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/22—Handling requests for interconnection or transfer for access to input/output bus using successive scanning, e.g. polling
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/66—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission for reducing bandwidth of signals; for improving efficiency of transmission
- H04B1/667—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission for reducing bandwidth of signals; for improving efficiency of transmission using a division in frequency subbands
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/062—Synchronisation of signals having the same nominal but fluctuating bit rates, e.g. using buffers
- H04J3/0626—Synchronisation of signals having the same nominal but fluctuating bit rates, e.g. using buffers plesiochronous multiplexing systems, e.g. plesiochronous digital hierarchy [PDH], jitter attenuators
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04M—TELEPHONIC COMMUNICATION
- H04M1/00—Substation equipment, e.g. for use by subscribers
- H04M1/253—Telephone sets using digital voice transmission
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
Ａ、産業上の利用分野
本発明は単一の処理装置を使用してｎ個の音声信号を同
一の高速チャネルに多重化するための同期化に関するも
のである。
一の高速チャネルに多重化するための同期化に関するも
のである。
Ｂ、従来技術及び発明が解決しようとする問題点多数の
ディジタル・システムはそれぞれが、信号処理またはシ
ステムの管理のいずれかのみを行う特化した独立の装置
を包含している。信号処理装置は極めて大きな計算能力
を必要とするが、記憶容量は重要ではない。システムの
管理装置の場合、必要条件は全面的なものである。
ディジタル・システムはそれぞれが、信号処理またはシ
ステムの管理のいずれかのみを行う特化した独立の装置
を包含している。信号処理装置は極めて大きな計算能力
を必要とするが、記憶容量は重要ではない。システムの
管理装置の場合、必要条件は全面的なものである。
上記の事項は、たとえばディジタル音声およびデータ伝
送システムを例にとって説明する。多数のローカル音声
端末装置を、ディジタル伝送ネットワークに接続するも
のと想定する。各音声信号を処理しなければならない。
送システムを例にとって説明する。多数のローカル音声
端末装置を、ディジタル伝送ネットワークに接続するも
のと想定する。各音声信号を処理しなければならない。
信号はまず、ディジタル形に変換されてから、ネットワ
ーク上を伝送される。このため、送信音声信号はある程
度複雑な操作を受け、たとえば、所定のビット伝送速度
に合わせてノイズを量子化することによって、最善の音
声コード化品質を与えられる。必要な処理作業負荷は極
めて大きなものであるが、それは主として同じデータに
対して計算処理を繰り返すことからなっている。たとえ
ば、音声信号はそれぞれの長さが２０ｍ５のセグメント
ごとに処理される。各音声セグメントは、たとえば８
Ｋ Ｈｚでサンプルされ、１６０のサンプルのブロック
となる。
ーク上を伝送される。このため、送信音声信号はある程
度複雑な操作を受け、たとえば、所定のビット伝送速度
に合わせてノイズを量子化することによって、最善の音
声コード化品質を与えられる。必要な処理作業負荷は極
めて大きなものであるが、それは主として同じデータに
対して計算処理を繰り返すことからなっている。たとえ
ば、音声信号はそれぞれの長さが２０ｍ５のセグメント
ごとに処理される。各音声セグメントは、たとえば８
Ｋ Ｈｚでサンプルされ、１６０のサンプルのブロック
となる。
各サンプルは、たとえば８ピツｌ〜によってＰＣＭでコ
ード化される。次いで、各２０ｍ５、つまりＰＣＭコー
ド化さＩｃだサンプルのブロック全体を再処理し、同じ
サンプルをコード化するのに必要な最終的なビット数を
減し、同時にコード化品質を可能な最も高いレベルに維
持する。
ード化される。次いで、各２０ｍ５、つまりＰＣＭコー
ド化さＩｃだサンプルのブロック全体を再処理し、同じ
サンプルをコード化するのに必要な最終的なビット数を
減し、同時にコード化品質を可能な最も高いレベルに維
持する。
多数のコーグが」二記のコード化操作を行うために提案
されている。これらのコーグの詳細については、たとえ
ば本発明の譲受人の米国特許第４２１６３５４号を参照
されたい。しかし、これらのコーグのいずれによっても
、入出力操作の速度はかなり限定されており（たとえば
、２０ ｍ ｓに１操作）、圧縮および関連した処理操
作と比較した場合、データ転送をほとんど行わない。
されている。これらのコーグの詳細については、たとえ
ば本発明の譲受人の米国特許第４２１６３５４号を参照
されたい。しかし、これらのコーグのいずれによっても
、入出力操作の速度はかなり限定されており（たとえば
、２０ ｍ ｓに１操作）、圧縮および関連した処理操
作と比較した場合、データ転送をほとんど行わない。
圧縮操作を行う十分な理由のひとつは、伝送チャネルの
費用を扱わなければならないということである。音声信
号を圧縮し、できるだけ多くの音声を同一の伝送チャネ
ルに集中（たとえば、多重化）することを可能とするこ
とによって、大幅な節減が行われる。したがって、音声
端末装置（コーグ）と共通チャネルのセットの間のイン
タフユース操作を管理するようになされた制御装置を介
して、数個の音声コーグを同一のチャネルに接続しなけ
ればならない。
費用を扱わなければならないということである。音声信
号を圧縮し、できるだけ多くの音声を同一の伝送チャネ
ルに集中（たとえば、多重化）することを可能とするこ
とによって、大幅な節減が行われる。したがって、音声
端末装置（コーグ）と共通チャネルのセットの間のイン
タフユース操作を管理するようになされた制御装置を介
して、数個の音声コーグを同一のチャネルに接続しなけ
ればならない。
コーグの上述の例の場合、たとえば、制御装置はコーグ
の入出力操作を制御して、たとえば、この制御装置に接
続された信号処理装置の各々によって処理された音声セ
グメントから得られるそれぞれ２０ｍ５のビットを転送
しなければならない。
の入出力操作を制御して、たとえば、この制御装置に接
続された信号処理装置の各々によって処理された音声セ
グメントから得られるそれぞれ２０ｍ５のビットを転送
しなければならない。
これらの転送はさまざまな方法を用いて行われる。これ
らの方法の中には、極めて厳密なものであって、現場で
のネットワークの容易な再構成が行えないものもある。
らの方法の中には、極めて厳密なものであって、現場で
のネットワークの容易な再構成が行えないものもある。
Ｃ１問題点を解決するための手段
本発明でシステム・アーキテクチャを提案するが、これ
は必要とされる特定のシステム構成に対して、システム
のプログラム・パラメータを調整可能にするハードウェ
アオ９よびラフ１−ウェアの組合せを、有利に行うもの
である。
は必要とされる特定のシステム構成に対して、システム
のプログラム・パラメータを調整可能にするハードウェ
アオ９よびラフ１−ウェアの組合せを、有利に行うもの
である。
このアーキテクチャは音声の多重化に適用できるだけの
ものではない。
ものではない。
幾つかの処理装置が一定の時間に含めることのできるタ
スクを実行する、すべての機械にこのアーキテクチャを
使用することもできる。
スクを実行する、すべての機械にこのアーキテクチャを
使用することもできる。
それ故、本明細書では「信号処理装置」という表現を、
実行されるタスクが信号処理に関連していなくても、こ
の種の処理装置を表すのに使用する。
実行されるタスクが信号処理に関連していなくても、こ
の種の処理装置を表すのに使用する。
システムは単一の処理装置を使用して、ｎ個の音声信号
を同一の高速チャネルに集中させるようにするため下記
のようにした。
を同一の高速チャネルに集中させるようにするため下記
のようにした。
単一処理装置とセットになった信号処理装置の間のデー
タ転送は、システム・アーキテクチャにしたがって選択
された所定の値を有する単一処理装置によってロードさ
れたカウンタによって管理される。カウンタは直列に接
続された２つの部分で構成されており、最初の部分は単
一処理装置に対して割込要求を順次与えるようになされ
ており、第２の部分は信号処理装置のセットを逐次操作
するための信号を与えるデコーダを駆動し、かつ単一処
理装置と信号処理装置の間のデータ転送のためのタイム
・スロットを与える。
タ転送は、システム・アーキテクチャにしたがって選択
された所定の値を有する単一処理装置によってロードさ
れたカウンタによって管理される。カウンタは直列に接
続された２つの部分で構成されており、最初の部分は単
一処理装置に対して割込要求を順次与えるようになされ
ており、第２の部分は信号処理装置のセットを逐次操作
するための信号を与えるデコーダを駆動し、かつ単一処
理装置と信号処理装置の間のデータ転送のためのタイム
・スロットを与える。
Ｄ、実施例
第１図は本発明にしたがって作成されたシステムの基本
アーキテクチャを示す、ブロック線図である。音声端末
装置のセットの各々はインタフェ−Ｘ （ＶＴＵＩ
ＩＮＴ）ないしくＶＴＵｎ ＩＮＴ）を介して、それ
ぞれアナログ・ディジタルおよびディジタル・アナログ
変換を行う装置（Ａ／Ｄ、Ｄ／Ａ）に接続されている。
アーキテクチャを示す、ブロック線図である。音声端末
装置のセットの各々はインタフェ−Ｘ （ＶＴＵＩ
ＩＮＴ）ないしくＶＴＵｎ ＩＮＴ）を介して、それ
ぞれアナログ・ディジタルおよびディジタル・アナログ
変換を行う装置（Ａ／Ｄ、Ｄ／Ａ）に接続されている。
たとえば、Ａ／Ｄにおいて、電話周波数帯域幅３００−
３４００ Ｈｚに限定された音声信号が８ＫＨｚサンプ
ルされ、サンプルあたり８ピツ１へのＰＣＭによってコ
ード化される。音声信号を次いで、長さが２０ｍ５のセ
グメン１〜によって考察し、サンプルの各ブロックを再
コード化し、コード化された信号の信号対雑音比を改善
し、同時に必要なピッ１ル伝送法度を所定の最低レベル
に維持する。この目標を、上述の特許で開示されている
分割帯域およびコード化資源の動的割振りと組み合わせ
たｒ３ ＣＰ ＣＭ手法を用いて、ＰＣＭコード化信号
を信号処理装置に対して処理することによって達成する
こともできる。ＢＣＰＣＭ手法によれば、８ビツトのＰ
ＣＭコード化サンプルをサンプルのブロックによって処
理し、これから指数部を導き（たとえば、最も大きなサ
ンプル）、次いでブロックのサンプルを指数部に関して
再量子化する。さらに、」二重の特許において、音声信
号も幾つかの（Ｐ）副帯域に分割されるが、これは元の
各ブロックがＰ個の異なるブロックをもたらすことを意
味する。再量子化は各側帯地域内で、ｉ＋ｌｉ ’ｔｆ
ｌ’域に動的に割り当てられる再量子化ビット数によっ
て行われる。
３４００ Ｈｚに限定された音声信号が８ＫＨｚサンプ
ルされ、サンプルあたり８ピツ１へのＰＣＭによってコ
ード化される。音声信号を次いで、長さが２０ｍ５のセ
グメン１〜によって考察し、サンプルの各ブロックを再
コード化し、コード化された信号の信号対雑音比を改善
し、同時に必要なピッ１ル伝送法度を所定の最低レベル
に維持する。この目標を、上述の特許で開示されている
分割帯域およびコード化資源の動的割振りと組み合わせ
たｒ３ ＣＰ ＣＭ手法を用いて、ＰＣＭコード化信号
を信号処理装置に対して処理することによって達成する
こともできる。ＢＣＰＣＭ手法によれば、８ビツトのＰ
ＣＭコード化サンプルをサンプルのブロックによって処
理し、これから指数部を導き（たとえば、最も大きなサ
ンプル）、次いでブロックのサンプルを指数部に関して
再量子化する。さらに、」二重の特許において、音声信
号も幾つかの（Ｐ）副帯域に分割されるが、これは元の
各ブロックがＰ個の異なるブロックをもたらすことを意
味する。再量子化は各側帯地域内で、ｉ＋ｌｉ ’ｔｆ
ｌ’域に動的に割り当てられる再量子化ビット数によっ
て行われる。
この信号処理の終了時に、各信号処理装置は長さ２０ｍ
５の音声セグメントのコード化によって得られるビット
のブロックを与える。
５の音声セグメントのコード化によって得られるビット
のブロックを与える。
次いで、２０ｍ５ごとに、作動している各信号処理装置
（王ないしｎ）から単一処理装置２０へ、およびこの逆
に、ビットのブロックの転送を行わなければならない。
（王ないしｎ）から単一処理装置２０へ、およびこの逆
に、ビットのブロックの転送を行わなければならない。
これらの転送は信号処理装置アダプタ（ＳＰＡ）２２に
よって行われる。
よって行われる。
単一処理装置２０は電話信号などの音声発振ピッ１−ま
たはサービス・ビット、あるいはその両方のライン・イ
ンタフェースとの間の転送を、高速通信アダプタ（Ｈ８
ＣＡ）２６によって管理するようになされている。
たはサービス・ビット、あるいはその両方のライン・イ
ンタフェースとの間の転送を、高速通信アダプタ（Ｈ８
ＣＡ）２６によって管理するようになされている。
単一処理装置２０とｎ個の独立した信号処理装置との間
のデータ交換は、第２図に略示したように、時分割方式
で行われる。
のデータ交換は、第２図に略示したように、時分割方式
で行われる。
所定の信号処理装置ｒｉＪと単一処理装置との間の転送
は、時間間隔Ｄｊにおいて活動化され、時間間隔Ｐｉに
おいて不活動化される。この場合、信号処理装置内で１
ブロツクのサンプルを処理するのに費やされる時間、す
なわち２０ｍ５と等しい時間間隔内で、ｎ個の信号処理
装置をすべて操作しなければならない。
は、時間間隔Ｄｊにおいて活動化され、時間間隔Ｐｉに
おいて不活動化される。この場合、信号処理装置内で１
ブロツクのサンプルを処理するのに費やされる時間、す
なわち２０ｍ５と等しい時間間隔内で、ｎ個の信号処理
装置をすべて操作しなければならない。
システムの同期化は論理システムによって行われ、該論
理システムは単一処理装置およびｎ個の異なる信号処理
装置に対して、「開始処理」命令と「データ交換」命令
を与える。データ交換は単一のデータ交換バス（ＤＥバ
バスを介して行われ、ＤＥババス上の競合は」ユ述の時
間の分配によって回避される。このような非競合モード
の操作も、システムのハードウェアおよびソフトウェア
双方の単純化を可能とする。
理システムは単一処理装置およびｎ個の異なる信号処理
装置に対して、「開始処理」命令と「データ交換」命令
を与える。データ交換は単一のデータ交換バス（ＤＥバ
バスを介して行われ、ＤＥババス上の競合は」ユ述の時
間の分配によって回避される。このような非競合モード
の操作も、システムのハードウェアおよびソフトウェア
双方の単純化を可能とする。
要約すれば、所定の単一処理装置がサービスを行わなけ
ればならない音声端末装置の数を、たとえばｒｎＪに画
定し、音声セグメント時間長Ｔを画定すると、タイム・
スロットＤｎはＴ／ｎに等しくなる。実際には、一時に
２つ以上の音声セグメントの交換を処理するように選択
することもできる。たとえば、２つの音声セグメントを
パックすると想定した場合、Ｄｎ＝２Ｔ／ｎとなる、な
どである。
ればならない音声端末装置の数を、たとえばｒｎＪに画
定し、音声セグメント時間長Ｔを画定すると、タイム・
スロットＤｎはＴ／ｎに等しくなる。実際には、一時に
２つ以上の音声セグメントの交換を処理するように選択
することもできる。たとえば、２つの音声セグメントを
パックすると想定した場合、Ｄｎ＝２Ｔ／ｎとなる、な
どである。
また、音声装置または作動サイクルを現場で調整しなけ
ればならないとした場合、第３図に略示するように、い
わゆる「ピンポン」手法が実施される。信号処理装置と
の間のデータ転送は、二重バッファ手段（Ｒ１およびＲ
２）によって行われる。バッファの各対はピンポン・モ
ードで、つまり交互に作動するようになされる。たとえ
ば、所定のタイム・スロットＤｉにおいて、Ａ／Ｄバッ
ファ・レジスタＲ１がＰＣＭコード化サンプルをロード
されるものとすると、上記特許で開示されたようにＢＣ
ＰＣＭおよび圧縮手法を用いて再コード化しなければな
らないＰＣＭコード化サンプルが、信号処理装置によっ
てＡ／Ｄバッファ・レジスタＲ２から取り出される。
ればならないとした場合、第３図に略示するように、い
わゆる「ピンポン」手法が実施される。信号処理装置と
の間のデータ転送は、二重バッファ手段（Ｒ１およびＲ
２）によって行われる。バッファの各対はピンポン・モ
ードで、つまり交互に作動するようになされる。たとえ
ば、所定のタイム・スロットＤｉにおいて、Ａ／Ｄバッ
ファ・レジスタＲ１がＰＣＭコード化サンプルをロード
されるものとすると、上記特許で開示されたようにＢＣ
ＰＣＭおよび圧縮手法を用いて再コード化しなければな
らないＰＣＭコード化サンプルが、信号処理装置によっ
てＡ／Ｄバッファ・レジスタＲ２から取り出される。
同じ操作処理がＤＥババス接続されたＤ／Ａバッファお
よび入出力手段にも適用される。
よび入出力手段にも適用される。
システムの同期化は信号処理装置アダプタ（ＳＰＡ）２
２によって行われるが、このアダプタは通常、規則的に
、Ｔ ／ ｎ秒ごとに単一処理装置の割込を要求し、か
つ作動を開始するために、クロック信号を信号処理装置
Ｓ Ｐ ｉ−−８Ｐ ｎに送るものである。
２によって行われるが、このアダプタは通常、規則的に
、Ｔ ／ ｎ秒ごとに単一処理装置の割込を要求し、か
つ作動を開始するために、クロック信号を信号処理装置
Ｓ Ｐ ｉ−−８Ｐ ｎに送るものである。
音声信号をまず８ＫＴＩｚでサンプルし、サンプルごと
に８ビツトでＰＣＭコード化すると仮定すると、割込モ
ードにおいて１２５マイクロ秒ごとに、各信号処理装置
５ＰＩ−８ｒ’ｎはその対応するＡ／Ｄ ＰＣＭ変換
器から１バイ１へ（サンプル）を読み取り、これをＡ／
ＤバッファＲ１またはＲ２の一方へ選択的に送る。同時
に、信号処理装置はそのＤ／ＡバッファＲ１またはＲ２
の一方から１バイトを読み取り、これをＤ／ Ａ Ｐ
ＣＭ変換器へ送る。
に８ビツトでＰＣＭコード化すると仮定すると、割込モ
ードにおいて１２５マイクロ秒ごとに、各信号処理装置
５ＰＩ−８ｒ’ｎはその対応するＡ／Ｄ ＰＣＭ変換
器から１バイ１へ（サンプル）を読み取り、これをＡ／
ＤバッファＲ１またはＲ２の一方へ選択的に送る。同時
に、信号処理装置はそのＤ／ＡバッファＲ１またはＲ２
の一方から１バイトを読み取り、これをＤ／ Ａ Ｐ
ＣＭ変換器へ送る。
Ａ／Ｄ ＰＣＭから圧縮コードへの変換は、たとえば
長さ２０ｍ５の音声信号のセグメントを表す１６０個の
ＰＣＭコード化サンプルのブロックによって行われる。
長さ２０ｍ５の音声信号のセグメントを表す１６０個の
ＰＣＭコード化サンプルのブロックによって行われる。
このサイクルは信号処理装置に対する特別な割込によっ
て開始される。
て開始される。
Ａ／ＤバッファとＤ／Ａバッファとの間の転送がピン（
Ｒ１）バッファに影響をおよぼした場合、圧縮／デコン
プレッションがボン（Ｒ２）バッファで行われる。
Ｒ１）バッファに影響をおよぼした場合、圧縮／デコン
プレッションがボン（Ｒ２）バッファで行われる。
さらに、ｎ ＝ ８で、各音声セグメントの長さがＴ
” ２０ ｍ ｓであると仮定した場合、Ｔを各々が長
さ２０／８＝２．５ｍｓのｎ＝８個のスロットに分割し
、Ｄｉ＝ ２．５ｍｓ、Ｐｉ＝１７．５ｍｓとしなけ
ればならない。
” ２０ ｍ ｓであると仮定した場合、Ｔを各々が長
さ２０／８＝２．５ｍｓのｎ＝８個のスロットに分割し
、Ｄｉ＝ ２．５ｍｓ、Ｐｉ＝１７．５ｍｓとしなけ
ればならない。
システムの同期化はシステム同期化レジスタ（Ｓ Ｓ
Ｒ）を使用して、信号処理装置アダプタ２２によって行
われる。第４図のシステム同期化レジスタは８ビツトの
カウンタであって、これをプログラムによってプリセッ
トし、最大カウント・サイクルを画定してもよい。実際
には、このカウンタはバッファ方式を実施するため、二
重化される（ＳＳＲ書込みおよびＳＳＲ読取り参照）。
Ｒ）を使用して、信号処理装置アダプタ２２によって行
われる。第４図のシステム同期化レジスタは８ビツトの
カウンタであって、これをプログラムによってプリセッ
トし、最大カウント・サイクルを画定してもよい。実際
には、このカウンタはバッファ方式を実施するため、二
重化される（ＳＳＲ書込みおよびＳＳＲ読取り参照）。
カウンタは２つの部分に分割される。４つの高次ビット
はＳＳＲ読取りのビット位置１−３の内容を復号する際
に、ｒｓｃＦから５ＰＩＪないしｒＳＣＦから５Ｐ８Ｊ
とラベルの付けられた８つの出力のうち１つのレベルを
」二げて、各信号処理装置に対して、２つの連続した信
号処理サイクルを制御するピンポン・ビットと、開始サ
イクル・フラグを決定する。
はＳＳＲ読取りのビット位置１−３の内容を復号する際
に、ｒｓｃＦから５ＰＩＪないしｒＳＣＦから５Ｐ８Ｊ
とラベルの付けられた８つの出力のうち１つのレベルを
」二げて、各信号処理装置に対して、２つの連続した信
号処理サイクルを制御するピンポン・ビットと、開始サ
イクル・フラグを決定する。
４つの低次ビット位置は単一処理装置によって初期化さ
れ、信号処理装置によって処理されたＰＣＭコード化サ
ンプルの数と合致するようになる。
れ、信号処理装置によって処理されたＰＣＭコード化サ
ンプルの数と合致するようになる。
このカウンタに対する入力クロックは５００マイクロ秒
のクロックになされるが、そのサイクルは４つのＰＣＭ
コード化サンプルに対応している。
のクロックになされるが、そのサイクルは４つのＰＣＭ
コード化サンプルに対応している。
カウンタを単一処理装置が初期化して、ｒＰＪクロック
期間をカウントするようにした場合、分析または圧縮お
よび合成またはデコンプレツションのために、各信号処
理装置によって処理されるサンプルの数は、次のように
なる。
期間をカウントするようにした場合、分析または圧縮お
よび合成またはデコンプレツションのために、各信号処
理装置によって処理されるサンプルの数は、次のように
なる。
Ｎ＝４−ＸｐＸ８＝３２ｐ
システムの融通性をｐの値を選択することによって、達
成することもできる。
成することもできる。
４の乗算はハードウェアによって行われる。
全同期化サイクルの最初の時間がＴＯで、ＳＳＲがｐク
ロック期間をカラン１〜するように初期化されたとする
と、下記の表は以降の同期化サイクルで発生する事象の
詳細を示すものとなる。
ロック期間をカラン１〜するように初期化されたとする
と、下記の表は以降の同期化サイクルで発生する事象の
詳細を示すものとなる。
アスタリスクはＳＳＲ読取り（第４図参照）部の上部の
キャリー・ビットによって、単一処理装置２２（ＵＰ）
に対して要求された割込を示す。
キャリー・ビットによって、単一処理装置２２（ＵＰ）
に対して要求された割込を示す。
開始サイクル・フラグ（ＳＣＦ）位置は、１ブロツクの
サンプルをコード化バッファＲ１またはＲ２（ピンポン
Ｐ／Ｐビットの値によって決まる）への、および復号化
バッファＲ１またはＲ２からの転送後、どの信号処理装
置が新な信号処理サイクルを開始するかを示す。
サンプルをコード化バッファＲ１またはＲ２（ピンポン
Ｐ／Ｐビットの値によって決まる）への、および復号化
バッファＲ１またはＲ２からの転送後、どの信号処理装
置が新な信号処理サイクルを開始するかを示す。
換言すれば、上記の表は単一処理装置との間の、および
信号処理装置との間の読み書きデータ交換を示すもので
ある。
信号処理装置との間の読み書きデータ交換を示すもので
ある。
第５図に示すように、割込みは同期化される。
すべての信号処理装置は規則的に、正規の１２５マイク
ロ秒の割込を受は取る。入出力記憶空間の状況バイト位
置の内容によって、各信号処理装置に表示が与えられる
。この空間は開始サイクル・フラグＳＣＦおよびピンポ
ン・ビットを記憶する１５になされている。実際には、
開始サイクル・フラグは関連した割込の発生がアップし
たのち３９５マイクロ秒で、信号処理装置に対してアッ
プする。開始サイクル・フラグＳＣＦはＮＸ１２５マイ
クロ秒ごとに１回だけ、各信号処理装置に対してアップ
する。この表示は、１．つの２進値であるピンポン・ビ
ットの値と共に、信号処理装置内の新な処理サイクルの
初期化を開始する。対応する開始サイクル・フラグに関
する、１２５マイクロ秒の相対位相を示す強調部のある
開始サイクル・フラグＳＣＦのタイミング・チャートを
、第５図に示す。対応する信号処理装置に対する割込要
求が行われてから、１０５．４マイクロ秒後にＳＣＦ信
号は自動的に、０レベルまで下がる。
ロ秒の割込を受は取る。入出力記憶空間の状況バイト位
置の内容によって、各信号処理装置に表示が与えられる
。この空間は開始サイクル・フラグＳＣＦおよびピンポ
ン・ビットを記憶する１５になされている。実際には、
開始サイクル・フラグは関連した割込の発生がアップし
たのち３９５マイクロ秒で、信号処理装置に対してアッ
プする。開始サイクル・フラグＳＣＦはＮＸ１２５マイ
クロ秒ごとに１回だけ、各信号処理装置に対してアップ
する。この表示は、１．つの２進値であるピンポン・ビ
ットの値と共に、信号処理装置内の新な処理サイクルの
初期化を開始する。対応する開始サイクル・フラグに関
する、１２５マイクロ秒の相対位相を示す強調部のある
開始サイクル・フラグＳＣＦのタイミング・チャートを
、第５図に示す。対応する信号処理装置に対する割込要
求が行われてから、１０５．４マイクロ秒後にＳＣＦ信
号は自動的に、０レベルまで下がる。
さらに、制御レジスタ・ビット０をゼロのセットし、単
一処理装置の割込ならびに開始サイクル・フラグの発生
を阻止することによって、ＳＳＲのカウントを阻止する
ことができる。
一処理装置の割込ならびに開始サイクル・フラグの発生
を阻止することによって、ＳＳＲのカウントを阻止する
ことができる。
Ｅ０発明の効果
多数の音声信号を同一の高速チャネルに乗せて信送する
場合の制御を簡略化するので、極めて大きな能力を有す
る処理装置を必要としない。
場合の制御を簡略化するので、極めて大きな能力を有す
る処理装置を必要としない。
第１図は本発明を組み込んだシステムのブロック線図、
第２図はタイミング図、第３図はピンポン手法を示すブ
ロック図、第４図は本発明の回路、第５図はタイミング
図である。 ２０・・・・単一処理装置、２２・・・・信号処理装置
アダプタ（ＳＰＡ）、２６・・・・高速通信アダ１６（
Ｈ８ＣＡ） 、５ＰＩ−８Ｐｎ＝＝信号処理装置。 出願人 インターナショナル・ビジネス・マシーンズ
・コーポレーション
第２図はタイミング図、第３図はピンポン手法を示すブ
ロック図、第４図は本発明の回路、第５図はタイミング
図である。 ２０・・・・単一処理装置、２２・・・・信号処理装置
アダプタ（ＳＰＡ）、２６・・・・高速通信アダ１６（
Ｈ８ＣＡ） 、５ＰＩ−８Ｐｎ＝＝信号処理装置。 出願人 インターナショナル・ビジネス・マシーンズ
・コーポレーション
Claims (1)
- 【特許請求の範囲】 システム管理装置として作動する共通の単一処理装置に
接続された信号処理装置のセットの作動を同期化するた
めのシステムにおいて、 前記単一処理装置に接続された入出力バスと、前記入出
力バスに接続された信号処理装置アダプタ（ＳＰＡ）２
２と、 前記ＳＰＡに接続されたデータ交換（ＤＥ）バスとから
なり、 信号処理装置の前記セットが前記ＤＥバスを介して前記
信号処理装置アダプタに接続されており、前記ＳＰＡが
周期的に単一処理装置割込要求を発生するための手段と
、信号処理装置のセットを順次走査して、前記単一処理
装置と前記信号処理装置の各々との間のデータ交換を制
御するための手段を包含している、 ことを特徴とする同期化ステム。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP85430037.3 | 1985-10-30 | ||
| EP85430037A EP0224626B1 (en) | 1985-10-30 | 1985-10-30 | Multi-signal processor synchronized system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62107598A true JPS62107598A (ja) | 1987-05-18 |
| JPH0225320B2 JPH0225320B2 (ja) | 1990-06-01 |
Family
ID=8194584
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61214226A Granted JPS62107598A (ja) | 1985-10-30 | 1986-09-12 | 同期化システム |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4845752A (ja) |
| EP (1) | EP0224626B1 (ja) |
| JP (1) | JPS62107598A (ja) |
| DE (1) | DE3575829D1 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2755951B2 (ja) * | 1988-01-30 | 1998-05-25 | キヤノン株式会社 | 情報処理装置 |
| US5768613A (en) * | 1990-07-06 | 1998-06-16 | Advanced Micro Devices, Inc. | Computing apparatus configured for partitioned processing |
| US6230255B1 (en) | 1990-07-06 | 2001-05-08 | Advanced Micro Devices, Inc. | Communications processor for voice band telecommunications |
| JP2900719B2 (ja) * | 1992-08-24 | 1999-06-02 | 日本電気株式会社 | 音声コーデック処理方法 |
| US5996018A (en) * | 1995-12-06 | 1999-11-30 | International Business Machines Corporation | Method and apparatus to reduce jitter and end-to-end delay for multimedia data signalling |
| EP1021045A1 (en) * | 1999-01-12 | 2000-07-19 | Deutsche Thomson-Brandt Gmbh | Method for processing and apparatus for encoding audio or video frame data |
| EP1020998B1 (en) * | 1999-01-12 | 2009-03-18 | Thomson Licensing | Method and apparatus for encoding audio frame data |
| EP1020997A3 (en) * | 1999-01-12 | 2001-01-31 | Deutsche Thomson-Brandt Gmbh | Method for processing and apparatus for encoding audio or video frame data |
| EP1021044A1 (en) * | 1999-01-12 | 2000-07-19 | Deutsche Thomson-Brandt Gmbh | Method and apparatus for encoding or decoding audio or video frame data |
| US6205509B1 (en) * | 1999-07-15 | 2001-03-20 | 3Com Corporation | Method for improving interrupt response time |
| DE102008055134A1 (de) | 2008-12-23 | 2010-07-01 | Robert Bosch Gmbh | Elektrisches oder elektronisches Verbundbauteil sowie Verfahren zum Herstellen eines elektrischen oder elektronischen Verbundbauteils |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2412987A1 (fr) * | 1977-12-23 | 1979-07-20 | Ibm France | Procede de compression de donnees relatives au signal vocal et dispositif mettant en oeuvre ledit procede |
| US4475011A (en) * | 1977-12-27 | 1984-10-02 | Stromberg-Carlson Corporation | Arrangement of interactive telephone switching processors providing selective functional capability by port |
| US4445213A (en) * | 1979-07-31 | 1984-04-24 | Bell Telephone Laboratories, Incorporated | Communication line interface for controlling data information having differing transmission characteristics |
| DE3236812A1 (de) * | 1982-10-05 | 1984-04-05 | Standard Elektrik Lorenz Ag, 7000 Stuttgart | Fernwirksystem |
| US4567606A (en) * | 1982-11-03 | 1986-01-28 | International Telephone And Telegraph Corporation | Data processing apparatus and method for use in speech recognition |
-
1985
- 1985-10-30 EP EP85430037A patent/EP0224626B1/en not_active Expired
- 1985-10-30 DE DE8585430037T patent/DE3575829D1/de not_active Expired - Fee Related
-
1986
- 1986-09-12 JP JP61214226A patent/JPS62107598A/ja active Granted
- 1986-10-14 US US06/917,945 patent/US4845752A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| EP0224626A1 (en) | 1987-06-10 |
| EP0224626B1 (en) | 1990-01-31 |
| JPH0225320B2 (ja) | 1990-06-01 |
| US4845752A (en) | 1989-07-04 |
| DE3575829D1 (de) | 1990-03-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7114039B2 (en) | Signal processor with a plurality of kinds of processors and a shared memory accessed through a versatile control means | |
| US5487035A (en) | Method of multiplexed data reading/writing suitable for video-on-demand system | |
| JPS63120535A (ja) | 狭巾チャネルを通じたアナログ及びデジタルデータの正確な多重化送受信装置 | |
| US5512938A (en) | Teleconference terminal | |
| US4021782A (en) | Data compaction system and apparatus | |
| JPS62107598A (ja) | 同期化システム | |
| WO1993003569A1 (en) | Method and apparatus for dynamic bandwidth allocation in a digital communication session | |
| US4271502A (en) | Digital voice conferencer | |
| JPH03104459A (ja) | データ通信装置 | |
| JPS61237520A (ja) | データ処理装置 | |
| CA1120619A (en) | Method and arrangement for the transmission of speech signals | |
| KR910009004A (ko) | 집적된 서비스 디지탈 네트워크(isdn)의 스피드적용 처리 및 스피드 적용을 위한 모노리드식 집적장치 | |
| US5287350A (en) | Sub-rate time switch | |
| US5384775A (en) | Apparatus for, and method of, packing and unpacking information in transmission lines | |
| JP3691261B2 (ja) | 可変長復号器のデータ可変装置 | |
| JPH06338865A (ja) | デジタル信号伝送方式 | |
| KR0157156B1 (ko) | 병렬 디지탈 신호처리기를 이용한 오디오 부호화기 | |
| JP3507147B2 (ja) | 信号処理装置及びその方法 | |
| KR0155527B1 (ko) | 복합 멀티미디어 보드의 pc 정합방법 및 그 장치 | |
| KR100240003B1 (ko) | Mpeg-1 오디오 부호화기의 오디오 신호처리 방법 | |
| JPS6130294B2 (ja) | ||
| JP2994224B2 (ja) | 時分割多重音声蓄積・送出装置 | |
| JPH05167553A (ja) | シグナリングデータ伝送方式 | |
| JPH08123943A (ja) | 信号処理装置 | |
| JPH08123945A (ja) | 信号処理装置 |