JPH0225320B2 - - Google Patents

Description

【発明の詳細な説明】

Ａ 産業上の利用分野 本発明は単一の処理装置を使用してｎ個の音声
信号を同一の高速チヤネルに多重化するための同
期化に関するものである。 Ｂ 従来技術及び発明が解決しようとする問題点 多数のデイジタル・システムはそれぞれが、信
号処理またはシステムの管理のいずれのみを行う
特化した独立の装置を包含している。信号処理装
置は極めて大きな計算能力を必要とするが、記憶
容量は重要ではない。システムの管理装置の場
合、必要条件は全面的なものである。 上記の事項は、たとえばデイジタル音声および
データ伝送システムを例にとつて説明する。多数
のローカル音声端末装置を、デイジタル伝送ネツ
トワークに接続するものと想定する。各音声信号
を処理しなければならない。信号はまず、デイジ
タル形に変換されてから、ネツトワーク上を伝送
される。このため、送信音声信号はある程度複雑
な操作を受け、たとえば、所定のビツト伝送速度
に合わせてノイズを量子化することによつて、最
善の音声コード化品質を与えられる。必要な処理
作業負荷は極めて大きなものであるが、それは主
として同じデータに対して計算処理を繰り返すこ
とからなつている。たとえば、音声信号はそれぞ
れの長さが20msのセグメントごとに処理される。
各音声セグメントは、たとえば8KHzでサンプル
され、160のサンプルのブロツクとなる。各サン
プルは、たとえば８ビツトによつてPCMでコー
ド化される。次いで、各20ms、つまりPCMコー
ド化されたサンプルのブロツク全体を再処理し、
同じサンプルをコード化するのに必要な最終的な
ビツト数を減し、同時にコード化品質を可能な最
も高いレベルに維持する。 多数のコーダが上記のコード化操作を行うため
に提案されている。これらのコーダの詳細につい
ては、たとえば本発明の譲受人の米国特許第
4216354号を参照されたい。しかし、これらのコ
ーダのいずれによつても、入出力操作の速度はか
なり限定されており、（たとえば、20msに１操
作）、圧縮および関連した処理操作と比較した場
合、データ転送をほとんど行わない。 圧縮操作を行う十分な理由のひとつは、伝送チ
ヤネルの費用を扱わなければならないということ
である。音声信号を圧縮し、できるだけ多くの音
声を同一の伝送チヤネルに集中（たとえば、多重
化）することを可能とすることによつて、大幅な
節減が行われる。したつて、音声端末装置（コー
ダ）と共通チヤネルのセツトの間のインタフエー
ス操作を管理するようになされた制御装置を介し
て、数個の音声コーダを同一のチヤネルに接続し
なければならない。 コーダの上述の例の場合、たとえば、制御装置
はコーダの入出力操作を制御して、たとえば、こ
の制御装置に接続された信号処理装置の各々によ
つて処理された音声セグメントから得られるそれ
ぞれ20msのビツトを転送しなければならない。 これらの転送はさまざまな方法を用いて行われ
る。これらの方法の中には、極めて厳密なもので
あつて、現場のネツトワークの容易な再構成が行
えないものもある。 Ｃ 問題点を解決するための手段 本発明でシステム・アーキテクチヤを提案する
が、これは必要とされる特定のシステム構成に対
して、システムのプログラム・パラメータを調整
可能にするハードウエアおよびソフトウエアの組
せを、有利に行うものである。 このアーキテクチヤは音声の多重化に適用でき
るだけのものではない。 幾つかの処理装置が一定の時間に含めることの
できるタスクを実行する。すべての機械にこのア
ーキテクチヤを使用することもできる。 それ故、本明細書では「信号処理装置」という
表現を、実行されるタスクが信号処理に関連して
いなくても、この種の処理装置を表すのに使用す
る。 システムは単一の処理装置を使用して、ｎ個の
音声信号を同一の高速チヤネルに集中させるよう
にするため下記のようにした。 単一処理装置とセツトになつた信号処理装置の
データ転送は、システム・アーキテクチヤにした
がつて選択された所定の値を有する単一処理装置
によつてロードされたカウンタによつて管理され
る。カウンタは直列に接続された２つの部分で構
成されており、最初の部分は単一処理装置に対し
て割込要求を順次与えるようになされており、第
２の部分は信号処理装置のセツトを逐次操作する
ための信号を与えるデコーダを駆動し、かつ単一
処理装置と信号処理装置の間のデータ転送のため
のタイム・スロツトを与える。 Ｄ 実施例 第１図は本発明にしたがつて作成されたシステ
ムの基本アーキテクチヤを示す、ブロツク線図で
ある。音声端末装置のセツトの各々はインタフエ
ース（VTU１ INT）ないし（VTUn INT）
を介して、それぞれアナログ・デイジタルおよび
デイジタル・アナログ・変換を行う装置（Ａ／
Ｄ，Ｄ／Ａ）に接続されている。たとえば、Ａ／
Ｄにおいて、電話周波数帯域幅300−340Hzに限定
された音声信号が8KHzサンプルされ、サンプル
あたり８ビツトのPCMによてコード化される。
音声信号を次いで、長さが20msのセグメントに
よつて考察し、サンプルの各ブロツクを再コード
化し、コード化された信号の音声信号対雑音比を
改善し、同時に必要なビツト伝送速度を所定の最
低レベルに維持する。この目標を、上述の特許で
開示されている分割帯域およびコード化資源の動
的割振りと組み合わせたBCPCM手法を用いて、
PCMコード化信号を信号処理装置に対して処理
することによつて達成することもできる。
BCPCM手法によれば、８ビツトのPCMコード
化サンプルをサンプルのブロツクによつて処理
し、これから指数部を導き（たとえば、最も大き
なサンプル）、次いでブロツクのサンプルを指数
部に関して再量子化する。さらに、上記の特許に
おいて、音声信号も幾つかの（Ｐ）副帯域に分割
されるが、これは元の各ブロツクがＰ個の異なる
ブロツクをもたらすことを意味する。再量子化は
各副帯地域内で、副帯域に動的に割り当てられる
再量子化ビツト数によつて行われる。 この信号処理の終了時に、各信号処理装置は長
さ20msの音声セグメントのコード化によつて得
られるビツトのブロツクを与える。 次いで、20msごとに、作動している各信号処
理装置（１ないしｎ）から単一処理装置２０へ、
およびこの逆に、ビツトのブロツクの転送を行わ
なければならない。これらの転送は信号処理装置
アダブタ（SPA）２２によつて行われる。 単一処理装置２０は電話信号などの音声発振ビ
ツトまたはサービス・ビツト、あるいはその両方
のライン・インタフエースとの間の転送を、高速
通信アダプタ（HSCA）２６によつて管理するよ
うにされている。 単一処理装置２０とｎ個の独立した信号処理装
置との間のデータ交換は、第２図に略示したよう
に、時分割方式で行われる。 所定の信号処理装置「ｉ」と単一処理装置との
間の転送は、時間間隔Diにおいて活動化され、
時間間隔Piにおいて不活動化される。この場合、
信号処理装置内で１ブロツクのサンプルを処理す
るのに費やされる時間、すなわち20msと等しい
時間間隔内で、ｎ個の信号処理装置をすべて操作
しなければならない。 システムの同期化は論理システムによつて行わ
れ、該論理システムは単一処理装置およびｎ個の
異なる信号処理装置に対して、「開始処理」命令
と「データ交換」命令を与える。データ交換は単
一のデータ交換バス（DEバス）を介して行われ、
DEバス上での競合は上述の時間の分配によつて
回避される。このような非競合モードの操作も、
システムのハードウエアおよびソフトウエア双方
の単純化を可能とする。 要約すれば、所定の単一処理装置がサービスを
行わなければならない音声端末装置の数を、たと
えば「ｎ」に画定し、音声セグメント時間長Ｔを
画定すると、タイム・スロツトDnはＴ／ｎに等
しくなる。実際には、一時に２つ以上の音声セグ
メントの交換を処理するように選択することもで
きる。たとえば、２つの音声セグメントをパツク
すると想定した場合、Dn＝2T／ｎとなる、など
である。 また、音声装置または作動サイクルを現場で調
整しなければならないとした場合、第３図に略示
するように、いわゆる「ピンポン」手法が実施さ
れる。信号処理装置との間のデータ転送は、二重
バツフア手段Ｒ１およびＲ２によつて行われる。
バツフアの各対はピンポン・モードで、つまり交
互に作動するようになされる。たとえば、所定の
タイム・スロツトDiにおいて、Ａ／Ｄバツフ
ア・レジスタＲ１がPCMコード化サンプルをロ
ードされるものとすると、上記特許で開示された
ようにBCPMおよび圧縮手法を用いて再コード
化しなければならないPCMコード化サンプルが、
信号処理装置によつてＡ／Ｄバツフア・レジスタ
Ｒ２から取り出される。 同じ操作処理がDEバスに接続されたＤ／Ａバ
ツフアおよび入出力手段にも適用される。 システムの同期化は信号処理装置アダプタ
（SPA）２２によつて行われるが、このアダプタ
は通常、規則的に、Ｔ／ｎ秒ごとに単一処理装置
の割込を要求し、かつ作動を開始するために、ク
ロツク信号を信号処理装置SP１−SPnに送るも
のである。 音声信号をまず8KHzでサンプルし、サンプル
ごとに８ビツトでPCMコード化すると仮定する
と、割込モードにおいて125マイクロ秒ごとに、
各信号処理装置SP１−SPnはその対応するＡ／
Ｄ PCM変換器から１バイト（サンプル）を読
み取り、これをＡ／ＤバツフアＲ１またはＲ２の
一方へ選択的に送る。同時に、信号処理装置はそ
のＤ／ＡバツフアＲ１またはＲ２の一方から１バ
イトを読み取り、これをＤ／Ａ PCM変換器へ
送る。 Ａ／Ｄ PCMから圧縮コードへの変換は、た
とえば長さ20msの音声信号のセグメントを表す
160個のPCMコード化サンプルのブロツクによつ
て行われる。このサイクルは信号処理装置に対す
る特別な割込によつて開始される。 Ａ／ＤバツフアとＤ／Ａバツフアとの間の転送
がピン（Ｒ１）Ａ／Ｄバツフアに影響をおよぼし
た場合、圧縮／デコンプレツシヨンがポン（Ｒ
２）Ａ／Ｄバツフアで行われる。 さらに、ｎ＝８で、各音声セグメントの長さが
Ｔ＝20msであると仮定した場合、Ｔを各々が長
さ20／８＝2.5mの＝８個のスロツトに分割し、
Di＝2.5ms、Pi＝17.5msとしなければならない。 システムの同期化はシステム同期化レジスタ
（SSR）を使用して、信号処理装置アダプタ２２
によつて行われる。第４図のシステム同期化レジ
スタは８ビツトのカウンタであつて、これをプロ
グラムによつてプリセツトし、最大カウント・サ
イクルを画定してもよい。実際には、このカウン
タはバツフア方式を実施するため、二重化される
（SSR書込みおよびSSR読取り参照）。 カウンタは２つの部分に分割される。４つの高
次ビツトはSSR取りのビツト位置１−３の内容を
復号する際に、「SCFからSP１」ないし「SCFか
らSP８」とラベルの付けられた８つの出力のう
ち１つのレベルを上げて、各信号処理装置に対し
て、２つの連続した信号処理サイクルを制御する
ピンポン・ビツトと、開始サイクル・フラグを決
定する。 ４つの次ビツト位置は単一処理装置によつて初
期化され、信号処理装置によつて処理された
PCMコード化サンプルの数と合致するようにな
る。このカウンタに対する入力クロツクは500マ
イクロ秒のクロツクになされるが、そのサイクル
は４つのPCMコード化サンプルに対応している。 カウンタを単一処理装置が初期化して、「Ｐ」
クロツク期間をカウントするようにした場合、分
析または圧縮および合成またはデコンプレツシヨ
ンのために、各信号処理装置によつて処理される
サンプルの数は、次のようになる。 Ｎ＝４×ｐ×８＝32p システムの融通性をｐの値を選択することによ
つて、達成することもできる。 ４つの乗算はハードウエアによつて行われる。 全同期化サイクルの最初の時間がＴ０で、SSR
がｐクロツク期間をカウントするように初期化さ
れたとすると、下記の表は以降の同期化サイクル
で発生する事象の詳細を示すものとなる。

【表】 アスタリスクはSSR読取り（第４図参照）部の
上部のキヤリー・ビツトによつて、単一処理装置
２２（UP）に対して要求された割込を示す。開
始サイクル・フラグ（SCF）位置は、１ブロツク
のサンプルをコード化バツフアＲ１またはＲ２
（ピンポンＰ／Ｐビツトの値によつて決まる）へ
の、および復号化バツフアＲ１またはＲ２からの
転送後、どの信号処理装置が新な信号処理サイク
ルを開始するかを示す。 換言すれば、上の表は単一処理装置との間の、
および信号処理装置との間の読み書きデータ交換
を示すものである。 第５図に示すように、割込みは同期化される。
すべての信号処理装置は規則的に、正規の125マ
イクロ秒の割込を受け取る。入出力記憶空間の状
況バイト位置の内容によつて、各信号処理装置に
表示が与えられる。この空間は開始サイクル・フ
ラグSCPおよびピンポン・ビツトを記憶する15に
なされている。実際には、開始サイクル・フラグ
は関連した割込の発生がアツプしたのち395マイ
クロ秒で、信号処理装置に対してアツプする。開
始サイクル・フラグSCFはＮ×125マイクロ秒ご
とに１回だけ、各信号処理装置に対してアツプす
る。この表示は、１つの進値であるピンポン・ビ
ツトの値と共に、信号処理装置内の新な処理サイ
クルの初期化を開始する。対応する開始サイク
ル・フラグに関する。125マイクロ秒の相対位相
を示す強調部のある開始サイクル・フラグSCFの
タイミング・チヤートを、第５図に示す。対応す
る信号処理装置に対する割込要求が行われてか
ら、105.4マイクロ秒後にSCF信号は自動的に、
０レベルまで下がる。 さらに、制御レジスタ・ビツト０をゼロのセツ
トし、単一処理装置の割込ならびに開始サイク
ル・フラグの発生を阻止することによつて、SSR
のカウントを阻止することができる。 Ｅ 発明の効果 多数の音声信号を同一の高速チヤネルに乗せて
信送する場合の制御を簡略化するので、極めて大
きな能力を有する処理装置を必要としない。

【図面の簡単な説明】

第１図は本発明を組み込んだシステムのブロツ
ク線図、第２図はタイミング図、第３図はピンポ
ン手法を示すブロツク図、第４図は本発明の回
路、第５図はタイミング図である。 ２０……単一処理装置、２２……信号処理装置
アダプタ（SPA）、２６……高速通信アダ16
（HSCA）、SP１−SPn……信号処理装置。

Claims (1)

1. 【特許請求の範囲】 １ システム管理装置として作動する共通の単一
   処理装置に接続された信号処理装置のセツトの作
   動を同期化するためのシステムにおいて、 前記単一処理装置に接続された入出力バスと、 前記入出力バスに接続された信号処理装置アダ
   プタ（SPA）２２と、 前記SPAに接続されたデータ交換（DE）バス
   とからなり、 信号処理装置の前記セツトが前記DEバスを介
   して前記信号処理装置アダプタに接続されてお
   り、前記SPAが周期的に単一処理装置割込要求
   を発生するための手段と、信号処理装置のセツト
   を順次走査して、前記単一処理装置と前記信号処
   理装置の各々との間のデータ交換を制御するため
   の手段を包含している、 ことを特徴とする同期化ステム。