JPS62106555A - デ−タ処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は例えば音声１画像などの信号処理をするデー
タ処理装置、特にデータ処理装置のアドレス発生機構に
関するものである。

〔従来の技術〕

第２図は従来のデータ処理装置を示す構成図であり、図
において、■はデジタル信号処理ユニット、ＩＡはデー
タ処理部、ＩＢはアドレス処理部、２はメモリ、３はデ
ータ演算のためのデータ処理用制御部、４はデータ演算
のためのデータ処理用レジスタファイル、５はデータ演
算のためのデータ演算部、６はアドレス演算のための７
ドレス演算用制御部、７はアドレスｅ５ｎのためのアド
レス演算用レジスタファイル、８はアドレス演算のため
のアドレス演算部、９はメモリ２からデータ処理用レジ
スタファイル４に書込まれる入力データ、ｌＯはデータ
演算部５からメモリ２に書込まれる出力デ＝り、ｌｌｊ
よアドレス演算部８からメモリ２ｚこ出力されるメモリ
ア１−レスである。なお、説明の簡単のだ’ｉ’）ｅＴ
細な’ｌｌｊ御信号等は省略している。

ここでデータの演算のためのデータ演算用制御部３、デ
ータ演算用レジスタファイル４．データ演算部５から構
成されるデータ処理部ＩＡとアドレス演算のためのアド
レス演算用制御部６．アドレス演算用レジスタファイル
７、アドレス演算部８から構成されるアドレス処理部Ｉ
Ｂは、はぼ同様の構成であるが、通常以下の点が異なる
。データ演算では、■データのピノＩ−幅は、例えば８
ビット又；よ１６ビノＩ・と小さく、アドレス演算では
、広いメモリ空間をアクセスするために１デークのビッ
ト幅は、例えば２・１ビ、１−又は３２ビ、トと大きい
。また、データ演算では、種々の演算を高速に実行する
ためにデータ演算用制御部３及びデータ演算部５の機能
が高く構成が複雑であり、ア［レス演算では、アドレス
演算部８は例えば加算と減算のみという様に機能が低く
、アドレス演算用制御部６も簡東なシーケンスのみとい
う様に機能が低く構成が簡単である。以上の様にデータ
演算を行なうデータ処理部とアドレス演算を行なうアド
レス処理部の各部の＋７４成を異なる十毛にしてコスト
性能比を高めている。

従来のデータ処理装置は上記のように構成され、例えば
画像の前処理のようにアドレスの演算にデータが依存し
ない場合には、メモリ２上にビットイメージの画像を置
き、例えばラスク走査をする様にアドレス演算部８でア
ドレスを発生して２、メモリ２から所望のデータをデー
タ演算用レジスタファイル４に取込み、データ演算部５
でデータ演算を行ない、この演算したデータをアドレス
演算部８から出力される所定のメモリ２のアドレスに書
込む。また、画像の特徴抽出の様にアドレスの演算にデ
ータが依存する処理では、メモリ２上の画像或いは配列
をランダムにアクセスすることも必要となる。この時ア
クセスするメモリのアドレスは、データ演算のためのデ
ータ演算部５で演算されてアドレス演算用レジスタファ
イル７に書込まれた後にメモリ２に出力される。データ
幅の小さいデータ演算部５からデータ幅の大きいアドレ
ス演算用レジスタフフィル７へのデータの書込みにｖ、
データ幅の違いから、２回以北行なう必要がある。

′発明か解決しようとする問題点３ 丁−５己のような従来のデータ処ｒ里装置では、データ
・・［４算とアドレス演算の機能を分離して、並列に動
作させることにより、高速に処理を実行しようとしてい
る９この場合画像の前処理の様にアドレスの演算５こデ
ータが依存せず、規則的である場合はよいが、メモリの
アクセスを行なうためのアドレスの演算にデータが依存
する履歴依存処理の場合には、データ演算部５とアドレ
ス演算用レジスタファイル７のデータ幅の違いにより、
アドレスの発生か遅れるという問題点があった。

この発明は、かかる問題点を１１・７夫するためになさ
れたもので　履歴依存処理の場合でも、アドレスの発生
が高速に行なえて処理速度の高いデジタル（３号処理装
置を得ろことを目的とする。

〔問題点をｉｊ’７決するための丁９段゛・この発明に
係るデジタル信号処理装置は、メモリの所定゛アドレス
の演算にデータが依存するか否かの判定を行なう判定手
段と、この判定手段の判定にもとづき、所定アドレスの
演算にデータが依存する場合にはデータ演算部の出力を
、上記所定アドレスの演算にデータが依存しない場合に
はアドレス演算用レジスタファイルの出力をそれぞれ選
択してアドレス演算部に出力するマルチプレクサを備え
たことを特徴とするものである。

〔作用〕

この発明においては、判定手段がメモリの所定アドレス
の演算にデータが依存するか否かの１：１１定を行なう
。そして判定手段の判定の結果、所定アドレスの演算に
データが依存する場合にはマルチプレクサは、上記デー
タ演算部の出力を選択してアドレス演算部に出力する。

また判定手段の判定の結果、所定アドレスの演算にデー
タが依存しない場合にはマルチプレクサは、上４把ア［
−レス演算用レジスタファイルの出力を選択してアドレ
ス演算部に出力する。

〔実施例〕

以下、図面にもとついて本発明の一実施例を説明する。

なお、従来と同一の構成要素については同一番号を付し
てその説明を省略する。

第１図は本発明の一実施例を示す構成図で、図において
、１２はデータ演算部５の出力を一時記憶するランチ、
１３はアドレス演算部８の一方の入力に接続して、アド
レス演算用レジスタファイル７の出力とラッチ１２の出
力を選択するマルチプレクサ、６Ａはメモリ２の所定ア
ドレスの演算にデータが依存するか否かの判定を行なう
アドレス演算用制御部６内に設けられた判定手段である
。

ここにおいて、マルチプレクサ１３に人力するアドレス
演算用レジスタファイル７の出力のデータ幅とマルチプ
レクサ１３から出力してアドレス演算部８に人力するデ
ータ幅は同一であるが、ラッチ１２から出力してマルチ
プレクサ１２に入力するデータ幅とマルチプレクサ１３
から出力されるデータ幅とでは、ラッチ１２から出力さ
れるデータ幅の方が小さい。ここでは、ラッチ１２から
の出力は、マルチプレクサ１３に入力される時に、Ｌ　
Ｓ　Ｂ　（Ｌｅａｓｔ　５１ｇｎ１ｆｉｃａｎＬＢｉｔ
　）側につめられ、マルチプレクサ１３の入力の残った
ＭＳＢ　（、′ＩｏｓＬＳｉｇｎｉｆｉｃａｎｔ　Ｂｉ
ｔ）側Ｓこは０か入力される。

上記のように構成されたデータ処理装置に、６いて、上
記の従来の装置の説明において説明した画像前処理を行
なう時、制御部３から制御部６にアドレスの出力方法の
信号が出され、判定手段６Ａによりマルチプレクサ１３
は入力としてアドレス演算用レジスタファイル７の出力
を選択し、アドレス演算部８に出力して、従来の装置と
同様２こアドレスを発生して処理を実行する。また、履
歴依存処理を行なう場合には、制御部３から制？ＩＩＩ
部６にアドレスの出力方法の信号が出され、判定手段６
Ａによりマルチプレクサ１３は入力としてラッチ１２の
出力を選択する。データ演算部５の出力はラッチ１２に
一時記憶され、マルチプレクサ１３を通りアドレス／ｉ
ｉ算部８に与えられる。アドレス演算部８のもう一方の
入力にはアドレス演算用レジスタファイル７に記憶して
いる値が人力する。この値はデータ演算部５の出力でラ
ッチ１２に一時記憶されている値と、アドレス演算部８
において演算されて所定のアドレスを発生させる値であ
る。例えば、アドレス演算部８が加算を行なう時には、
アドレス演算用レジスタファイル７にあるこの値は、メ
モリアドレスのベースアドレス値であり、データ演算部
５の出力はメモリアドレスのオフセットアドレス値とな
る。この時の上記ベースアドレス値はあらかじめセット
されているものであり、アドレス演算用レジスタファイ
ルＹ内に１或いは２以上あり、メモリアクセスの毎に選
択される。このベースアドレス値は１度アドレス演算用
レジスタファイル７に設定されれば良く、変更を要する
までは書替える必要はなく、メモリアクセスの毎に書替
える必要はない。

なお、−上記の例では、アドレス演算用レジスタファイ
ル７内のデータをベースアドレス値としているが、ポイ
ンタアドレス値直としてもよい。つまり、データ演算部
５からの出力はこの時オフセットアドレス値ではなく、
ポインタアドレス値−新値であり、１であればメモリア
ドレスは１進み、２であればメモリアドレスは２進む。

アドレス演算部８から出力される値はメモリ２のメモリ
アドレス１１となるほかにレジスタファイル７にも入力
されてポインタアドレス値を書替える。この様に動作す
るとデータ演算部５の処理か省かれ、高速な処理を行な
う効果がある。

また、上記の例では、アドレス演算部８では加算を行な
っているが、この他に減算１剰算、除算等の算術演算、
ＯＲ，ＡＮＤ、ＥＸＯＲ等の論理演算、シフト、ローテ
ィト、ビットのセント、リセット等のビット演算等を行
なってもよく、更Ｑこ複雑なメモリアドレス発生の効果
がある。

〔発明の効果〕

以上説明したようにこの発明によれば、メモリの所定ア
ドレスの演算にデータが依存するか否かの判定を行なう
判定手段と、この判定手段の判定にもとづき、所定アド
レスの演算にデータが依存する場合にはデータ演算部の
出力を、所定アｌ−レスの演算にデータが依存しない場
合にはアトレス演算用レジスタファイルの出力をそれぞ
れ選択して上記アドレス演算部に出力するマルチプレク
サを備えたので、履歴依存処理のメモリアドレスを同速
に発生できる効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例を示す構成図、第２図は従来
のデータ処理装置の構成図である。 ■・・・デジタル信号処理ユニット、ＩＡ・・・データ
処理部、ＩＢ・・・アドレス処理部、６Ａ・・・同定手
段、１３・・・マルチプレクサ。 なお、図中同一符号は同一または相当部分を示す。 代理人　　大　　岩　　増　　ＩＪｊｌ（ほか２名）手
続補正書（自発） 昭和　６へ−４月　７日 嘩

Claims (1)

【特許請求の範囲】
1. データの演算を行なうデータ演算部を有するデータ処理
   部と、データ処理部で処理されたデータをメモリの所定
   アドレスに記憶するため所定アドレスの演算を行なうア
   ドレス演算部及びこのアドレスの演算を行なうのに必要
   な値を格納するアドレス演算用レジスタファイルとを有
   するアドレス処理部とを備え、データの演算とアドレス
   の演算を並列動作させてメモリの所定アドレスにデータ
   を記憶するようにしたデータ処理装置において、メモリ
   の所定アドレスの演算にデータが依存するか否かの判定
   を行なう判定手段と、この判定手段の判定にもとづき、
   所定アドレスの演算にデータが依存する場合には上記デ
   ータ演算部の出力を、上記所定アドレスの演算にデータ
   が依存しない場合には上記アドレス演算用レジスタファ
   イルの出力をそれぞれ選択して上記アドレス演算部に出
   力するマルチプレクサを備えたことを特徴とするデータ
   処理装置。