JPS62101071A - 分割エミツタ型トランジスタ - Google Patents
分割エミツタ型トランジスタInfo
- Publication number
- JPS62101071A JPS62101071A JP24204485A JP24204485A JPS62101071A JP S62101071 A JPS62101071 A JP S62101071A JP 24204485 A JP24204485 A JP 24204485A JP 24204485 A JP24204485 A JP 24204485A JP S62101071 A JPS62101071 A JP S62101071A
- Authority
- JP
- Japan
- Prior art keywords
- emitter
- semiconductor layer
- region
- base
- layer forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明の分割エミッタ型トランジスタの構造に関する。
（従来の技術）
分割エミッタ型トランジスタは、多結晶シリコンによ）
エミッタ・バラスト抵抗を形成するようになって以来安
全動作領域（８０Ａ）が拡がり、負荷変動の大きい大電
力増幅器またはリレー・ドライブ等の誘導性負荷のスイ
ッチングに用いた場合の素子破壊事故が大幅に改善され
ている。すなわち、エミッタ相互間の電流バランスの崩
れは殆んど問題がなくなシ、エミッタ電流の集中現象に
よる局部的熱暴走は完全なまでに解決されている。
エミッタ・バラスト抵抗を形成するようになって以来安
全動作領域（８０Ａ）が拡がり、負荷変動の大きい大電
力増幅器またはリレー・ドライブ等の誘導性負荷のスイ
ッチングに用いた場合の素子破壊事故が大幅に改善され
ている。すなわち、エミッタ相互間の電流バランスの崩
れは殆んど問題がなくなシ、エミッタ電流の集中現象に
よる局部的熱暴走は完全なまでに解決されている。
（発明が解決しようとする問題点）
しかしながら、従来の分割エミッタ型トランジ、ｘ、ｐ
ｈ共通ベース半導体層上に複数個のエミッタ領域を互い
に離間して設けた単純な構造が採られ、それぞれが独立
した一つのトランジスタとして動作し得るように完全に
分離されているわけではないので、ベース領域の横方向
においてベース電流間の相互干渉がおこる。すなわち、
ベース領域においてキャリアの再結合現象が生じ高周波
領域のスイッチング動作に支障を与えるようになる。
ｈ共通ベース半導体層上に複数個のエミッタ領域を互い
に離間して設けた単純な構造が採られ、それぞれが独立
した一つのトランジスタとして動作し得るように完全に
分離されているわけではないので、ベース領域の横方向
においてベース電流間の相互干渉がおこる。すなわち、
ベース領域においてキャリアの再結合現象が生じ高周波
領域のスイッチング動作に支障を与えるようになる。
本発明の目的は、上記の状況に鑑み、ベース領域におけ
るキャリアの再結合を防止し高周波領域のスイッチング
動作をよシ改善し得るようにした分割エミッタ型トラン
ジスタを提供することである。
るキャリアの再結合を防止し高周波領域のスイッチング
動作をよシ改善し得るようにした分割エミッタ型トラン
ジスタを提供することである。
本発明の分割エミッタ型トランジスタは、コレクタ領域
を形成する半導体層と、前りじ半導体層上のベース領域
を形成する半導体層と、前８ｃベース領域を形成する半
導体層上に互いに離間して形成される複数個のエミッタ
領域と、前記ベース領域を形成する半導体層内をコレク
タ領域近傍にまで縦方向に延び前記エミッタ領域をそれ
ぞれ島状に取り囲むよりに形成される複数個の絶縁分離
溝と、前記エミッタ領域と絶縁分離溝との間のフィール
ド絶縁膜に設けられコンタクト孔を介し前ａピベース領
域を形成する半導体層とそれぞれオーミック接触する複
数個のベース電極と、前記エミッタ領域上のフィールド
絶縁膜上に設けられコンタクト孔を介しそれぞれのエミ
ッタ領域とオーミック接触する多結晶シリコンからなる
複数個のエミッタ・バラスト抵抗層と、前記エミッタ・
バラスト抵抗層上の絶縁膜上に設けられコンタクト孔を
介しそれぞれのエミッタ会パラスト抵抗層とオーミック
接触する複数個のエミッタ電極と金含む。
を形成する半導体層と、前りじ半導体層上のベース領域
を形成する半導体層と、前８ｃベース領域を形成する半
導体層上に互いに離間して形成される複数個のエミッタ
領域と、前記ベース領域を形成する半導体層内をコレク
タ領域近傍にまで縦方向に延び前記エミッタ領域をそれ
ぞれ島状に取り囲むよりに形成される複数個の絶縁分離
溝と、前記エミッタ領域と絶縁分離溝との間のフィール
ド絶縁膜に設けられコンタクト孔を介し前ａピベース領
域を形成する半導体層とそれぞれオーミック接触する複
数個のベース電極と、前記エミッタ領域上のフィールド
絶縁膜上に設けられコンタクト孔を介しそれぞれのエミ
ッタ領域とオーミック接触する多結晶シリコンからなる
複数個のエミッタ・バラスト抵抗層と、前記エミッタ・
バラスト抵抗層上の絶縁膜上に設けられコンタクト孔を
介しそれぞれのエミッタ会パラスト抵抗層とオーミック
接触する複数個のエミッタ電極と金含む。
（問題点を解決するための手段）
すなわち、本発明によれば、互いに離間して形成された
エミッタ領域間の共通ベース半導体層にはその内部をコ
レクタ領域の近傍にまで深く縦方向に延びた絶縁分離溝
がそれぞれエミッタ領域を取り囲むよりに形成される。
エミッタ領域間の共通ベース半導体層にはその内部をコ
レクタ領域の近傍にまで深く縦方向に延びた絶縁分離溝
がそれぞれエミッタ領域を取り囲むよりに形成される。
（作用）
この絶縁分離溝は分割エミッタの一つを含むトランジス
タを横方向に個々に完全に分離しそれぞれが独立に動作
し得るようベース電流の相互干渉を遮断する。従って、
ベース領域におけるキャリアの再結合を防止し高周波領
域のスイッチング動作を円滑化せしめる。以下図面を参
照して本発明の詳細な説明する。
タを横方向に個々に完全に分離しそれぞれが独立に動作
し得るようベース電流の相互干渉を遮断する。従って、
ベース領域におけるキャリアの再結合を防止し高周波領
域のスイッチング動作を円滑化せしめる。以下図面を参
照して本発明の詳細な説明する。
（実施例）
図は本発明の一実施例を示す断面構造図である。
本実施例はＮＰＮ）ランジスタに実施した場合を示し、
コレクタ領域を形成するＮ＋およびＮ−の半導体層１お
よび２と、ベース領域を形成するＰ形半導体層３と、互
いに離間して形成されたエミッタ領域４ａ、４ｂ＋・・
・と、ベース領域のＰ形半導体層３内をコレクタ領域２
の近傍Ｋまで縦方向に延びエミッタ領域４ａ、４ｂ−・
をそれぞれ島状に取り囲むよりに形成された絶縁分離溝
５ａ、５ｂ。
コレクタ領域を形成するＮ＋およびＮ−の半導体層１お
よび２と、ベース領域を形成するＰ形半導体層３と、互
いに離間して形成されたエミッタ領域４ａ、４ｂ＋・・
・と、ベース領域のＰ形半導体層３内をコレクタ領域２
の近傍Ｋまで縦方向に延びエミッタ領域４ａ、４ｂ−・
をそれぞれ島状に取り囲むよりに形成された絶縁分離溝
５ａ、５ｂ。
・・・と、フィールド絶縁膜６と、エミッタ領域４ａ。
４ｂ、・・・と絶縁分離層５ａ 、 ５ｂ 、・との間
のフィールド絶縁膜上にコンタク上孔を介して設けられ
たベース電極７ａ 、 ７ｂ 、 と、多結晶シリコ
ンからなるエミッターバラスト抵抗層８ａ 、 ８ｂ
、・・・と、エミッタ電極９ａ 、 ９ｂ 、・・・と
を含む。
のフィールド絶縁膜上にコンタク上孔を介して設けられ
たベース電極７ａ 、 ７ｂ 、 と、多結晶シリコ
ンからなるエミッターバラスト抵抗層８ａ 、 ８ｂ
、・・・と、エミッタ電極９ａ 、 ９ｂ 、・・・と
を含む。
ここで絶縁分離層５ａ、５ｂ、・・はそれぞれイオンエ
ツチング技術を用いて縦溝を穿ち通常のＣＶＤ法により
酸化シリコン（Ｓｉ０１）および燐硅酸ガラス（ＰＳＧ
）をその上部にフィールド絶縁膜６として形成すれば容
易に設けることができる。この際、絶縁分離溝５ａ、５
ｂ、・・・の深さは、例えばＰ形半導体層３の厚さが１
０μｍであるとき２〜３μｍ位に設定してベース−コレ
クタ耐圧に著しい影響を与えないよう配慮する。以上は
ＮＰＮトランジスタの場合を説明したがＰＮＰトランジ
スタについても同様に実施し得る。
ツチング技術を用いて縦溝を穿ち通常のＣＶＤ法により
酸化シリコン（Ｓｉ０１）および燐硅酸ガラス（ＰＳＧ
）をその上部にフィールド絶縁膜６として形成すれば容
易に設けることができる。この際、絶縁分離溝５ａ、５
ｂ、・・・の深さは、例えばＰ形半導体層３の厚さが１
０μｍであるとき２〜３μｍ位に設定してベース−コレ
クタ耐圧に著しい影響を与えないよう配慮する。以上は
ＮＰＮトランジスタの場合を説明したがＰＮＰトランジ
スタについても同様に実施し得る。
（発明の効果〕
以上詳細に説明したように、本発明によれば、分割エミ
ッタは共通ベース領域内にそれぞれ島状に完全分離され
それぞれ独立の小信号トランジスタとして動作し得る構
造を備えるほか、大電力においては安全動作領域（ＳＯ
Ａ）をエミッタ・バラスト抵抗の作用によシ保証されて
いるので、大電力における高周波スイッチング動作を従
来構造に比し確実且つ連動化せしめ得る。
ッタは共通ベース領域内にそれぞれ島状に完全分離され
それぞれ独立の小信号トランジスタとして動作し得る構
造を備えるほか、大電力においては安全動作領域（ＳＯ
Ａ）をエミッタ・バラスト抵抗の作用によシ保証されて
いるので、大電力における高周波スイッチング動作を従
来構造に比し確実且つ連動化せしめ得る。
図は本発明の一実施例を示す断面構造図である。
＋
１．２・・・・・コレクタ領域を形成するＮ およびＮ
の半導体層、３ ・・・ベース領域を形成するＰ＋ 形半導体層、４ａ、４ｂ・・・・・・エミッタ領域（Ｎ
）、５ａ 、 ５ｂ・・・・・・絶縁分離溝、６・・
・・・・フィールド絶縁膜、７ａ、７ｂ・・・・・・、
ベース電極、ｇａ、８ｂ・・・・・・多結晶シリコン・
エミッタ・バラスト抵抗層、 ９ａ。 ９ｂ・・・・・・エミッタ電極。 図 ／、２ −−−−コし７ゾ４爽４チラ或する半導を矛ｎ
３−−−−−−べ゛−ス確セ（４ｆ＃収する半導オド等
４ａ、４ｂ−−−エミヅグ＋１Ｊｉ Ｉｔｚ、５ｂ−−・−艷琲介離溝 １−−−−− フィールド千と鯖斤央 屓、７ｂ−−−へ゛−ス電綾
の半導体層、３ ・・・ベース領域を形成するＰ＋ 形半導体層、４ａ、４ｂ・・・・・・エミッタ領域（Ｎ
）、５ａ 、 ５ｂ・・・・・・絶縁分離溝、６・・
・・・・フィールド絶縁膜、７ａ、７ｂ・・・・・・、
ベース電極、ｇａ、８ｂ・・・・・・多結晶シリコン・
エミッタ・バラスト抵抗層、 ９ａ。 ９ｂ・・・・・・エミッタ電極。 図 ／、２ −−−−コし７ゾ４爽４チラ或する半導を矛ｎ
３−−−−−−べ゛−ス確セ（４ｆ＃収する半導オド等
４ａ、４ｂ−−−エミヅグ＋１Ｊｉ Ｉｔｚ、５ｂ−−・−艷琲介離溝 １−−−−− フィールド千と鯖斤央 屓、７ｂ−−−へ゛−ス電綾
Claims (1)
- コレクタ領域を形成する半導体層と、前記半導体層上の
ベース領域を形成する半導体層と、前記ベース領域を形
成する半導体層上に互いに離間して形成される複数個の
エミッタ領域と、前記ベース領域を形成する半導体層内
をコレクタ領域近傍にまで縦方向に延び前記エミッタ領
域をそれぞれ島状に取り囲むより形成される複数個の絶
縁分離溝と、前記エミッタ領域と絶縁分離溝との間のフ
ィールド絶縁膜に設けられコンタクト孔を介し前記ベー
ス領域を形成する半導体層とそれぞれオーミック接触す
る複数個のベース電極と、前記エミッタ領域上のフィー
ルド絶縁膜上に設けられコンタクト孔を介しそれぞれの
エミッタ領域とオーミック接触する多結晶シリコンから
なる複数個のエミッタ・バラスト抵抗層と、前記エミッ
タ・バラスト抵抗層上の絶縁膜上に設けられコンタクト
孔を介しそれぞれのエミッタ・バラスト抵抗層とオーミ
ック接触する複数個のエミッタ電極とを備えることを特
徴とする分割エミッタ型トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24204485A JPS62101071A (ja) | 1985-10-28 | 1985-10-28 | 分割エミツタ型トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24204485A JPS62101071A (ja) | 1985-10-28 | 1985-10-28 | 分割エミツタ型トランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62101071A true JPS62101071A (ja) | 1987-05-11 |
Family
ID=17083431
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24204485A Pending JPS62101071A (ja) | 1985-10-28 | 1985-10-28 | 分割エミツタ型トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62101071A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4992848A (en) * | 1990-02-20 | 1991-02-12 | At&T Bell Laboratories | Self-aligned contact technology |
| US6396110B1 (en) * | 1997-03-28 | 2002-05-28 | Nec Corporation | Semiconductor device with multiple emitter contact plugs |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4710732U (ja) * | 1971-03-06 | 1972-10-07 | ||
| JPS514972A (ja) * | 1974-07-01 | 1976-01-16 | Iwatsu Electric Co Ltd | Handotaisochi |
| JPS6020955U (ja) * | 1983-07-21 | 1985-02-13 | カルソニックカンセイ株式会社 | 急ブレ−キ表示装置 |
-
1985
- 1985-10-28 JP JP24204485A patent/JPS62101071A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4710732U (ja) * | 1971-03-06 | 1972-10-07 | ||
| JPS514972A (ja) * | 1974-07-01 | 1976-01-16 | Iwatsu Electric Co Ltd | Handotaisochi |
| JPS6020955U (ja) * | 1983-07-21 | 1985-02-13 | カルソニックカンセイ株式会社 | 急ブレ−キ表示装置 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4992848A (en) * | 1990-02-20 | 1991-02-12 | At&T Bell Laboratories | Self-aligned contact technology |
| US6396110B1 (en) * | 1997-03-28 | 2002-05-28 | Nec Corporation | Semiconductor device with multiple emitter contact plugs |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4038680A (en) | Semiconductor integrated circuit device | |
| JPH0671079B2 (ja) | 双方向導通可能なモノリシック集積半導体デバイスとその製造方法 | |
| JPH077011A (ja) | トランジスタ及びその製造方法 | |
| JP3166980B2 (ja) | 集積構造及びその製造方法 | |
| JPH01253278A (ja) | 半導体装置 | |
| JP2960506B2 (ja) | ターンオフ形半導体素子 | |
| JPS5914897B2 (ja) | 半導体装置 | |
| JPS62101071A (ja) | 分割エミツタ型トランジスタ | |
| JPH06104459A (ja) | 半導体装置 | |
| JP2752655B2 (ja) | バイポーラ集積回路装置 | |
| JPH0521442A (ja) | 半導体装置 | |
| JP2925169B2 (ja) | バイポーラ型トランジスタ | |
| JPH11121459A (ja) | 半導体装置及びそのコレクタ抵抗低減方法 | |
| JPS60233856A (ja) | 半導体装置 | |
| JPH03159245A (ja) | ラテラルトランジスタ | |
| JPH0691245B2 (ja) | ゲ−トタ−ンオフサイリスタ | |
| JPS6364058B2 (ja) | ||
| JPH11145154A (ja) | バイポーラトランジスタ | |
| JPS6214949B2 (ja) | ||
| JPS59168663A (ja) | 半導体集積回路 | |
| JPH11186283A (ja) | 半導体装置 | |
| JPH061814B2 (ja) | 半導体装置 | |
| JPS59165454A (ja) | ラテラル型半導体装置 | |
| JPH07130755A (ja) | バイポーラトランジスタ | |
| JP2003142595A (ja) | トランジスタ |