JPS62100853A - 初期プログラムロ−ド制御方式 - Google Patents
初期プログラムロ−ド制御方式Info
- Publication number
- JPS62100853A JPS62100853A JP24112085A JP24112085A JPS62100853A JP S62100853 A JPS62100853 A JP S62100853A JP 24112085 A JP24112085 A JP 24112085A JP 24112085 A JP24112085 A JP 24112085A JP S62100853 A JPS62100853 A JP S62100853A
- Authority
- JP
- Japan
- Prior art keywords
- channel
- initial program
- storage device
- status
- ipl
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
外部記憶装置に、主記憶装置へ格納されるべきプログラ
ムと、当該外部記憶装置から主記憶装置への初期プログ
ラムロード動作の処理手順を示す初期プログラムロード
制御情報を格納するとともに、チャネル装置に、初期プ
ログラムロード動作が可能か否かを示すステータス情報
を持たせ、中央処理装置は、初期プログラムロード動作
が可能なチャネル装置に対して初期プログラムロード起
動用コマンドを発行し、チャネル装置から送られてくる
初期プログラムロード制御情報にもとづいて外部記憶装
置から主記憶装置へのプログラムの転送をチャネル装置
に実行せしめるようにした初期プログラムロード制御方
式が示されている。
ムと、当該外部記憶装置から主記憶装置への初期プログ
ラムロード動作の処理手順を示す初期プログラムロード
制御情報を格納するとともに、チャネル装置に、初期プ
ログラムロード動作が可能か否かを示すステータス情報
を持たせ、中央処理装置は、初期プログラムロード動作
が可能なチャネル装置に対して初期プログラムロード起
動用コマンドを発行し、チャネル装置から送られてくる
初期プログラムロード制御情報にもとづいて外部記憶装
置から主記憶装置へのプログラムの転送をチャネル装置
に実行せしめるようにした初期プログラムロード制御方
式が示されている。
本発明は、中央処理装置と、主記憶装置と、チャネル装
置と、チャネル装置に接続される外部記憶装置とを含む
情報処理システムに関し、特に、外部記憶装置から主記
憶装置への初期プログラムロード制御方式に関する。
置と、チャネル装置に接続される外部記憶装置とを含む
情報処理システムに関し、特に、外部記憶装置から主記
憶装置への初期プログラムロード制御方式に関する。
〔従来の技術と発明が解決しようとする問題点〕第３図
は、従来の情報処理システムの１構成例を示す図である
。図中、１は中央処理装置（ＣＰＵ）、２は主記憶装置
（Ｍ’Ｍ） 、３−１〜３−４はチャネル装置、４はデ
ィスプレイ装置、５はプリンタ装置、６はディスク装置
（Ｄ Ｉ Ｓ Ｋ）、７−１．’ｌ−２は磁気テープ装
置（ＭＴ）、８は共通バス、９は設定ビン、１０はリー
ド・オンリ・メモリ （ＲＯＭ） 、１１はＲＯＭｌ０
内の解析プログラム、１２は＃２チャネル用の初期プロ
グラムロード制御プログラム、１３は＾ヤネル用の初期
プログラムロード制御プログラム、１４は＃４チャネル
用の初期プログラムロード制御プログラムである。
は、従来の情報処理システムの１構成例を示す図である
。図中、１は中央処理装置（ＣＰＵ）、２は主記憶装置
（Ｍ’Ｍ） 、３−１〜３−４はチャネル装置、４はデ
ィスプレイ装置、５はプリンタ装置、６はディスク装置
（Ｄ Ｉ Ｓ Ｋ）、７−１．’ｌ−２は磁気テープ装
置（ＭＴ）、８は共通バス、９は設定ビン、１０はリー
ド・オンリ・メモリ （ＲＯＭ） 、１１はＲＯＭｌ０
内の解析プログラム、１２は＃２チャネル用の初期プロ
グラムロード制御プログラム、１３は＾ヤネル用の初期
プログラムロード制御プログラム、１４は＃４チャネル
用の初期プログラムロード制御プログラムである。
第３図の構成において、例えば、ディスク装置６に格納
されているプログラムを主記憶装置２へ初期プログラム
ロードしようとするとき、まず設定ビン９により１、チ
ャネル装置３−２のチャネルアドレスを設定し、さらに
、解析プログラム１１が＃２チャネル用初期プログラム
ロード制御プログラム１２を実行するよう設定する。中
央処理装置１は、起動指示により、解析プログラム１１
を実行し、解析プログラム１１によってさらに＃２チャ
ネル用初期プログラムロード制御プログラム１２を実行
し、ディスク装置６から主記憶装置２への初期プログラ
ムロード動作を行なう。
されているプログラムを主記憶装置２へ初期プログラム
ロードしようとするとき、まず設定ビン９により１、チ
ャネル装置３−２のチャネルアドレスを設定し、さらに
、解析プログラム１１が＃２チャネル用初期プログラム
ロード制御プログラム１２を実行するよう設定する。中
央処理装置１は、起動指示により、解析プログラム１１
を実行し、解析プログラム１１によってさらに＃２チャ
ネル用初期プログラムロード制御プログラム１２を実行
し、ディスク装置６から主記憶装置２への初期プログラ
ムロード動作を行なう。
＃３チャネル装置３−３．＃４チャネル装置３−４等の
別のチャネル装置から初期プログラムロード動作を行な
うときは、それに合わせて、設定ビン９の設定を変更す
る。
別のチャネル装置から初期プログラムロード動作を行な
うときは、それに合わせて、設定ビン９の設定を変更す
る。
このように従来方式においては、チャネル装置および外
部記憶装置固有の初期プログラムロード制御プログラム
が必要であり、新しいチャネル装置または外部記憶装置
から初期プログラムロードを実行しようとした場合、新
たに初期プログラムロード制御プログラムを追加しなけ
ればならなかった・ 〔問題点を解決するための手段〕 上記の点を解決するために本発明は、中央処理装置と、
主記憶装置と、チャネル装置と、チャネル装置に接続さ
れる外部記憶装置とを含む情報処理システムにおいて、
少なくともいずれか１つの上記外部記憶装置に、 当該外部記憶装置から上記主記憶装置への初期プログラ
ムロード動作の処理手順を示す初期プログラムロード制
御情報を格納するとともに、上記チャネル装置に、 自装置に接続される外部記憶装置からの初期プログラム
ロード動作が可能か否かを示すステータス情報を持たせ
、 初期プログラムロード動作に際して、上記中央処理装置
は上記チャネル装置のステータス情報を順次読出し、初
期プログラムロード動作が可能であることを示すステー
タス情報を有するチャネル装置に対して初期プログラム
ロード起動用コマンドを発行し、 当該プログラムロード起動用コマンドを受領した当該チ
ャネル装置は、自装置に接続される外部記憶装置に格納
されている上記初期プログラムロード制御情報を上記主
記憶装置に転送し、上記中央処理装置は、当該初期プロ
グラムロード制御情報にもとづいて当該チャネル装置を
起動し、当該外部記憶装置に格納されているプログラム
を上記主記憶装置に転送せしめるよう構成したことを特
徴とする。
部記憶装置固有の初期プログラムロード制御プログラム
が必要であり、新しいチャネル装置または外部記憶装置
から初期プログラムロードを実行しようとした場合、新
たに初期プログラムロード制御プログラムを追加しなけ
ればならなかった・ 〔問題点を解決するための手段〕 上記の点を解決するために本発明は、中央処理装置と、
主記憶装置と、チャネル装置と、チャネル装置に接続さ
れる外部記憶装置とを含む情報処理システムにおいて、
少なくともいずれか１つの上記外部記憶装置に、 当該外部記憶装置から上記主記憶装置への初期プログラ
ムロード動作の処理手順を示す初期プログラムロード制
御情報を格納するとともに、上記チャネル装置に、 自装置に接続される外部記憶装置からの初期プログラム
ロード動作が可能か否かを示すステータス情報を持たせ
、 初期プログラムロード動作に際して、上記中央処理装置
は上記チャネル装置のステータス情報を順次読出し、初
期プログラムロード動作が可能であることを示すステー
タス情報を有するチャネル装置に対して初期プログラム
ロード起動用コマンドを発行し、 当該プログラムロード起動用コマンドを受領した当該チ
ャネル装置は、自装置に接続される外部記憶装置に格納
されている上記初期プログラムロード制御情報を上記主
記憶装置に転送し、上記中央処理装置は、当該初期プロ
グラムロード制御情報にもとづいて当該チャネル装置を
起動し、当該外部記憶装置に格納されているプログラム
を上記主記憶装置に転送せしめるよう構成したことを特
徴とする。
本発明においては、
外部記憶装置に、主記憶装置へ格納されるべきプログラ
ムと、当該外部記憶装置から主記憶装置への初期プログ
ラムロード動作の処理手順を示す初期プログラムロード
制御情報を格納するとともに、チャネル装置に、初期プ
ログラムロード動作が可能か否かを示すステータス情報
を持たせる。
ムと、当該外部記憶装置から主記憶装置への初期プログ
ラムロード動作の処理手順を示す初期プログラムロード
制御情報を格納するとともに、チャネル装置に、初期プ
ログラムロード動作が可能か否かを示すステータス情報
を持たせる。
そして中央処理装置は、初期プログラムロード動作が可
能なチャネル装置に対して初期プログラムロード起動用
コマンドを発行し、チャネル装置から送られてくる初期
プログラムロード制御情報にもとづいて外部記憶装置か
ら主記憶装置へのプログラムの転送をチャネル装置に実
行せしめるようにしている。
能なチャネル装置に対して初期プログラムロード起動用
コマンドを発行し、チャネル装置から送られてくる初期
プログラムロード制御情報にもとづいて外部記憶装置か
ら主記憶装置へのプログラムの転送をチャネル装置に実
行せしめるようにしている。
本発明によれば、中央処理装置は、チャネル装置のステ
ータス情報を読取ることにより、初期プログラムロード
動作の対象となるチャネル装置を識別することが可能と
なり、また、チャネル装置および外部記憶装置に個有の
初期プログラムロード制御情報を自装置内に持つ必要が
なくなる。
ータス情報を読取ることにより、初期プログラムロード
動作の対象となるチャネル装置を識別することが可能と
なり、また、チャネル装置および外部記憶装置に個有の
初期プログラムロード制御情報を自装置内に持つ必要が
なくなる。
第１図は、本発明による１実施例の情報処理システムの
構成を示す図であり、図中、上記した第３図と同一番号
のものは同一名称のもの２０−１〜２０−４はステータ
ス情報保持部であり、自装置内に接続される外部記憶装
置からの初期プログラムロード動作が可能か否かを示す
ステータス情報を含むもの、２１はＩＰＬ制御ブロック
であり、外部記憶装置から主記憶装置への初期プログラ
ムロード動作の処理手順を示すプログラムロード制御情
報を格納するもの、２２は主記憶装置へ初期ロードされ
るプログラムである。
構成を示す図であり、図中、上記した第３図と同一番号
のものは同一名称のもの２０−１〜２０−４はステータ
ス情報保持部であり、自装置内に接続される外部記憶装
置からの初期プログラムロード動作が可能か否かを示す
ステータス情報を含むもの、２１はＩＰＬ制御ブロック
であり、外部記憶装置から主記憶装置への初期プログラ
ムロード動作の処理手順を示すプログラムロード制御情
報を格納するもの、２２は主記憶装置へ初期ロードされ
るプログラムである。
第２図は、実施例のＩＰＬ制御プログラム２１を示す図
であり、図中、３０はプログラムスタートアドレス、３
１−１〜３１−３はデバイスコントロールワード（ＤＣ
Ｗ）であり、各種コマンド情報、アドレス情報、バイト
カウント情報等を含み、外部記憶装置内のプログラム２
２を主記憶装置２ヘロードするために使用されるもので
ある。
であり、図中、３０はプログラムスタートアドレス、３
１−１〜３１−３はデバイスコントロールワード（ＤＣ
Ｗ）であり、各種コマンド情報、アドレス情報、バイト
カウント情報等を含み、外部記憶装置内のプログラム２
２を主記憶装置２ヘロードするために使用されるもので
ある。
実施例の動作は以下の通りである。
中央処理装置１は、起動指示を受けると、リード・オン
リ・メモリ１０内の初期プログラムロード制御プログラ
ムを実行開始する。まず、第１図図示の如きシステム構
成の場合、チャネル装置３−１ （チャネル番号＃Ｏ）
に対してステータス情報保持部２０−１のステータスを
読み出すと、■ＰＬ（初期プログラムロード）不可とい
う情報が返送されてくるので、中央処理装置１の初期プ
ログラムロード制御プログラムは、次のチャネル番号＃
１を有するチャネル装置（未実装）に対して同様にステ
ータスを読み出そうとするが、チャネル番号＃１のもの
は実装されていないので、この読み出しはタイムアウト
になり終結する。このようにして中央処理装置１は、順
次、ＩＰＬ可能なチャネル装置を探してゆき、ＩＰＬ可
能なチャネル装置３−２ （チャネル番号＃２）を見つ
ける。
リ・メモリ１０内の初期プログラムロード制御プログラ
ムを実行開始する。まず、第１図図示の如きシステム構
成の場合、チャネル装置３−１ （チャネル番号＃Ｏ）
に対してステータス情報保持部２０−１のステータスを
読み出すと、■ＰＬ（初期プログラムロード）不可とい
う情報が返送されてくるので、中央処理装置１の初期プ
ログラムロード制御プログラムは、次のチャネル番号＃
１を有するチャネル装置（未実装）に対して同様にステ
ータスを読み出そうとするが、チャネル番号＃１のもの
は実装されていないので、この読み出しはタイムアウト
になり終結する。このようにして中央処理装置１は、順
次、ＩＰＬ可能なチャネル装置を探してゆき、ＩＰＬ可
能なチャネル装置３−２ （チャネル番号＃２）を見つ
ける。
次に、ＩＰＬ可能なチャネル番号３−２が見つかったの
で、中央処理装置１は、このチャネル装置３−２に対し
て、５ＩＰＬ（スタートＩＰＬ）コマンドを発行する。
で、中央処理装置１は、このチャネル装置３−２に対し
て、５ＩＰＬ（スタートＩＰＬ）コマンドを発行する。
チャネル装置３−２は、５ＩＰＬコマンドを受付髪ディ
スク装置６の特定領域に格納されているＩＰＬ制御ブロ
ック２１の内容（ＩＰＬ制御情報）を読出し、主記憶装
置２に転送する。
スク装置６の特定領域に格納されているＩＰＬ制御ブロ
ック２１の内容（ＩＰＬ制御情報）を読出し、主記憶装
置２に転送する。
中央処理装置ｌは、５ＩＰＬコマンドが終了した後、読
出されたＩＰＬ制御情報を使用してチャネル装置３−２
を起動する。チャネル装置３−２は中央処理装置１から
送出されてくるコマンド情報、アドレス情報、バイトカ
ウント情報等にもとづいて、ディスク装置６内のプログ
ラム２２を主記憶装置２へ格納する。
出されたＩＰＬ制御情報を使用してチャネル装置３−２
を起動する。チャネル装置３−２は中央処理装置１から
送出されてくるコマンド情報、アドレス情報、バイトカ
ウント情報等にもとづいて、ディスク装置６内のプログ
ラム２２を主記憶装置２へ格納する。
そして、チャネル装置３−２の動作が完了したとき、中
央処理装置１は、プログラムスタートアドレス３０に格
納されている番地からプログラム動作を開始する。
央処理装置１は、プログラムスタートアドレス３０に格
納されている番地からプログラム動作を開始する。
なお、第１図の例において、チャネル装置３−２に複数
台のディスク装置が接続されているような場合、スイッ
チ等により、そのデバイス番号を指定することにより、
他のディスク装置からＩＰＬ動作を実行することも可能
である。
台のディスク装置が接続されているような場合、スイッ
チ等により、そのデバイス番号を指定することにより、
他のディスク装置からＩＰＬ動作を実行することも可能
である。
本発明によれば、
（１１外部記憶装置またはチャネル装置の種類を意識す
ることなく、中央処理装置は、すべての装置に対して同
一手順でＩＰＬ動作を実行することができる、 （２）特別な場合を除き、スイッチ等の設定なしでＩＰ
Ｌ動作を自動的に実行することができる。
ることなく、中央処理装置は、すべての装置に対して同
一手順でＩＰＬ動作を実行することができる、 （２）特別な場合を除き、スイッチ等の設定なしでＩＰ
Ｌ動作を自動的に実行することができる。
等のすぐれた効果を奏す弯
第１図は本発明による１実施例のシステム構成を示す図
、 第２図は実施例のＩＰＬ制御ブロックを示す図、第３図
は従来のシステム構成を示す図である。 図中、１は中央処理装置、２は主記憶装置、３−１〜３
−４はチャネル装置、６はディスク装置、１０はリート
・オンリ・メモリ、２０−１〜２０−４はステータス情
報保持部、２１はＩＰＬ制御ブロック、２２は主記憶装
置へ初期ロードされるプログラムである。 摩司ｕｄｑｆ−Ｊ６−火令叱例のシスカ交祁Ｉ畷３Ｕ区
手 １ ｍ 寅令と、Ｐ’１ａＩＰＬ散ｊ鍵アフ゛ロツフと示Ｊ冴ｎ
子 ２ 虐
、 第２図は実施例のＩＰＬ制御ブロックを示す図、第３図
は従来のシステム構成を示す図である。 図中、１は中央処理装置、２は主記憶装置、３−１〜３
−４はチャネル装置、６はディスク装置、１０はリート
・オンリ・メモリ、２０−１〜２０−４はステータス情
報保持部、２１はＩＰＬ制御ブロック、２２は主記憶装
置へ初期ロードされるプログラムである。 摩司ｕｄｑｆ−Ｊ６−火令叱例のシスカ交祁Ｉ畷３Ｕ区
手 １ ｍ 寅令と、Ｐ’１ａＩＰＬ散ｊ鍵アフ゛ロツフと示Ｊ冴ｎ
子 ２ 虐
Claims (1)
- 【特許請求の範囲】 中央処理装置と、主記憶装置と、チャネル装置と、チャ
ネル装置に接続される外部記憶装置とを含む情報処理シ
ステムにおいて、 少なくともいずれか１つの上記外部記憶装置に、上記主
記憶装置へ格納されるべきプログラムと、当該外部記憶
装置から上記主記憶装置への初期プログラムロード動作
の処理手順を示す初期プログラムロード制御情報を格納
するとともに、 上記チャネル装置に、 自装置に接続される外部記憶装置からの初期プログラム
ロード動作が可能か否かを示すステータス情報を持たせ
、 初期プログラムロード動作に際して、上記中央処理装置
は上記チャネル装置のステータス情報を順次読出し、初
期プログラムロード動作が可能であることを示すステー
タス情報を有するチャネル装置に対して初期プログラム
ロード起動用コマンドを発行し、 当該初期プログラムロード起動用コマンドを受領した当
該チャネル装置は、自装置に接続される外部記憶装置に
格納されている上記初期プログラムロード制御情報を上
記主記憶装置に転送し、上記中央処理装置は、当該初期
プログラムロード制御情報にもとづいて当該チャネル装
置を起動し、当該外部記憶装置に格納されているプログ
ラムを上記主記憶装置に転送せしめるよう構成したこと
を特徴とする初期プログラムロード制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24112085A JPS62100853A (ja) | 1985-10-28 | 1985-10-28 | 初期プログラムロ−ド制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24112085A JPS62100853A (ja) | 1985-10-28 | 1985-10-28 | 初期プログラムロ−ド制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62100853A true JPS62100853A (ja) | 1987-05-11 |
Family
ID=17069580
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24112085A Pending JPS62100853A (ja) | 1985-10-28 | 1985-10-28 | 初期プログラムロ−ド制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62100853A (ja) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5621214A (en) * | 1979-07-30 | 1981-02-27 | Fujitsu Ltd | Loading system of program |
| JPS58112119A (ja) * | 1981-12-25 | 1983-07-04 | Fujitsu Ltd | Ｉｐｌ用ドライブ選択方式 |
| JPS6074063A (ja) * | 1983-09-30 | 1985-04-26 | Fujitsu Ltd | システム・デイスク・ロ−ド方式 |
| JPS60116054A (ja) * | 1983-11-29 | 1985-06-22 | Usac Electronics Ind Co Ltd | 初期プログラム・ロ−ドの制御方式 |
-
1985
- 1985-10-28 JP JP24112085A patent/JPS62100853A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5621214A (en) * | 1979-07-30 | 1981-02-27 | Fujitsu Ltd | Loading system of program |
| JPS58112119A (ja) * | 1981-12-25 | 1983-07-04 | Fujitsu Ltd | Ｉｐｌ用ドライブ選択方式 |
| JPS6074063A (ja) * | 1983-09-30 | 1985-04-26 | Fujitsu Ltd | システム・デイスク・ロ−ド方式 |
| JPS60116054A (ja) * | 1983-11-29 | 1985-06-22 | Usac Electronics Ind Co Ltd | 初期プログラム・ロ−ドの制御方式 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS62100853A (ja) | 初期プログラムロ−ド制御方式 | |
| JPH06309265A (ja) | 情報処理装置におけるドライバプログラムの動的選択方法 | |
| JPS59723A (ja) | 入出力インタ−フエ−ス制御方式 | |
| JPS59112325A (ja) | 電子計算機システム | |
| JPH082727Y2 (ja) | プログラマブルシ−ケンサ | |
| JP2883488B2 (ja) | 命令処理装置 | |
| JP2883489B2 (ja) | 命令処理装置 | |
| JPH0426913Y2 (ja) | ||
| JPH07146839A (ja) | Ｄｍａ回路 | |
| JPS63265346A (ja) | プログラムロ−ド方式 | |
| JPH04160636A (ja) | 駆動情報のロード制御方式 | |
| JPS5849903B2 (ja) | 計算機並列接続システム | |
| JPH06214939A (ja) | Ｄｍａコントローラ | |
| JPS63108448A (ja) | 入出力要求制御方式 | |
| JPH1027153A (ja) | バス転送装置 | |
| JPS5856126A (ja) | デ−タ転送装置 | |
| JPH11191088A (ja) | 外部補助記憶装置 | |
| JPS63307529A (ja) | 演算処理ユニット間の通信制御方式 | |
| JPH02127743A (ja) | メモリ制御方式 | |
| JPS62282345A (ja) | キヤツシユメモリ | |
| JPS62217326A (ja) | 複数ｏｓ格納切替可能コンピユ−タ | |
| JPS63208945A (ja) | 情報処理装置 | |
| JPH06242964A (ja) | 割込み処理方式、割込み処理システム、及びマイクロコンピュータ | |
| JPS6325731A (ja) | デ−タ処理装置 | |
| JPH10134013A (ja) | マルチｃｐｕシステム |