JPS62100835A - 演算処理装置 - Google Patents
演算処理装置Info
- Publication number
- JPS62100835A JPS62100835A JP24081085A JP24081085A JPS62100835A JP S62100835 A JPS62100835 A JP S62100835A JP 24081085 A JP24081085 A JP 24081085A JP 24081085 A JP24081085 A JP 24081085A JP S62100835 A JPS62100835 A JP S62100835A
- Authority
- JP
- Japan
- Prior art keywords
- flip
- microinstruction
- group
- control
- flop group
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、マイクロプログラムにより制御される演算処
理装置に関し、特に、ＶＬＳＩ化された演算処理装置内
に設けられる状態制御フリップフロップ群の読み出し、
書き込みを制御する方式の演算処理装置に関する。
理装置に関し、特に、ＶＬＳＩ化された演算処理装置内
に設けられる状態制御フリップフロップ群の読み出し、
書き込みを制御する方式の演算処理装置に関する。
（従来技術）
従来、この種の制御フリップフロップ群の読み出し、書
き込み制御方式としては、ＶＬＳＩ化された演算処理装
置と外部装置とを結合するプロセッサバス上に制御フリ
ップフロップ群を接続し、演算処理装置からは外部装置
をアクセスすると同様に、制御フリップフロップ群であ
ることを識別できるアドレスをプロセッサバス上に送出
することでプロセッサバス上のデータＩｋ 制御フリッ
プフロップ群に書き込んだり、制御フリップフロップ群
の内容をプロセッサバス上に読み取ったりするように構
成した制御方式が知られている。
き込み制御方式としては、ＶＬＳＩ化された演算処理装
置と外部装置とを結合するプロセッサバス上に制御フリ
ップフロップ群を接続し、演算処理装置からは外部装置
をアクセスすると同様に、制御フリップフロップ群であ
ることを識別できるアドレスをプロセッサバス上に送出
することでプロセッサバス上のデータＩｋ 制御フリッ
プフロップ群に書き込んだり、制御フリップフロップ群
の内容をプロセッサバス上に読み取ったりするように構
成した制御方式が知られている。
（発明が解決しようとする問題点）
上述した従来の制御方式は、制御フリップフロップ群と
いえども演算処理装置からは外部装置の一部とみなされ
るため、プロセッサバスの読み出し・書き込み制御シー
ケンスに従った動作を要求されることから、制御フリッ
プフロップ群の周辺にプロセッサバスシーケンス制御回
路といった多量のハードウェアを必要とするとともに、
読み出し、書き込みを高速に行うことができない欠点が
あった。
いえども演算処理装置からは外部装置の一部とみなされ
るため、プロセッサバスの読み出し・書き込み制御シー
ケンスに従った動作を要求されることから、制御フリッ
プフロップ群の周辺にプロセッサバスシーケンス制御回
路といった多量のハードウェアを必要とするとともに、
読み出し、書き込みを高速に行うことができない欠点が
あった。
（問題点を解決するための手段）
本発明の演算処理装置は、マイクロプログラムメモリと
、前記マイクロプログラムメモリへの書き込み手段と、
前記マイクロプログラムメモリのアドレスを割り付けた
ブリップフロップ群と、前記アドレスの読み取りが指定
された場合、前記７リツププロツプ群の読み出し結果に
マイクロ命令を付加する手段とを有して構成され、ブイ
クロプログラムメモリに格納されたマイクロ命令を逐一
取り出してマイクロ命令に対応した演算処理動作を行う
ようにしたものである。
、前記マイクロプログラムメモリへの書き込み手段と、
前記マイクロプログラムメモリのアドレスを割り付けた
ブリップフロップ群と、前記アドレスの読み取りが指定
された場合、前記７リツププロツプ群の読み出し結果に
マイクロ命令を付加する手段とを有して構成され、ブイ
クロプログラムメモリに格納されたマイクロ命令を逐一
取り出してマイクロ命令に対応した演算処理動作を行う
ようにしたものである。
（実施例）
次に、本発明について図面を参照して説明する。
第１図は本発明の実施例を示す演算処理装置のブロック
図である。本実施例の演算処理装置は。
図である。本実施例の演算処理装置は。
マイクロプログラムのシーケンスの制御を行つシーケン
サ１と、演算用データを一時的に保持するデータレジス
タ２と、シーケンサ１によりアドレス指定サレるマイク
ロプログラムメモリ３と、シーケンサ１によりアドレス
指定されかつデータレジスタ２に保持されｆ？：、書き
込みデータを書き込むことのできるフリップフロップ群
４と、シーケンサ１により指定されたアドレスを判定し
かつマイクロプログラムメモリ３もしくはフリップフロ
ップ群４のいずれかの読み出しもしくは書き込みをイネ
ーブルするデコーダ５と、デコーダ５がフリップフロッ
プ群４をイネーブルした場合にのみフリップフロップ群
４の読み出し結果に制御情報を付加するマイクロ命令付
加回路６と、マイクロプログラムメモリ３もしくはフリ
ップフロップ群４及びマイクロ命令付加回路６により付
加された制御情報のいずれか一部を保持するマイクロ命
令レジスタ７と、マイクロ命令レジスタ７の規定のフィ
ールドをデコードしかつフリップフロップ群４への書き
込みを指示する書き込み制御デコーダ８と、演算を行う
オペランドを格納する演算用レジスタ９と、オペランド
間の演算操作を行う演算ユニット１０と、前記データレ
ジスタ２．マイクロ命令レジスタ７、演算用レジスタ９
．および演算ユニット１０の間で演算データの授受を行
う演算用バス１１とを含んで構成されている。
サ１と、演算用データを一時的に保持するデータレジス
タ２と、シーケンサ１によりアドレス指定サレるマイク
ロプログラムメモリ３と、シーケンサ１によりアドレス
指定されかつデータレジスタ２に保持されｆ？：、書き
込みデータを書き込むことのできるフリップフロップ群
４と、シーケンサ１により指定されたアドレスを判定し
かつマイクロプログラムメモリ３もしくはフリップフロ
ップ群４のいずれかの読み出しもしくは書き込みをイネ
ーブルするデコーダ５と、デコーダ５がフリップフロッ
プ群４をイネーブルした場合にのみフリップフロップ群
４の読み出し結果に制御情報を付加するマイクロ命令付
加回路６と、マイクロプログラムメモリ３もしくはフリ
ップフロップ群４及びマイクロ命令付加回路６により付
加された制御情報のいずれか一部を保持するマイクロ命
令レジスタ７と、マイクロ命令レジスタ７の規定のフィ
ールドをデコードしかつフリップフロップ群４への書き
込みを指示する書き込み制御デコーダ８と、演算を行う
オペランドを格納する演算用レジスタ９と、オペランド
間の演算操作を行う演算ユニット１０と、前記データレ
ジスタ２．マイクロ命令レジスタ７、演算用レジスタ９
．および演算ユニット１０の間で演算データの授受を行
う演算用バス１１とを含んで構成されている。
第２図は本発明の実施例である演算処理装置内のマイク
ロプログラムメモリ３ｖｃ格納されるマイクロ命令の形
式を模型的で示し免囚である。マイクロプログラムメモ
リ３′／Ｃ格納されるマイクロ命令には、少くとも固定
データの定義を行うＬＩＴフィールド２０１と前記固定
データをセットすべき演算用レジスタ９の番号もしくは
データ“レジスタ２を指定するＤＲフィールド２０２と
マイクロプログラム制御シーケンスを規定するＳＥＱフ
ィールド２０３とを含む第１のフィクロ命令形式２０と
、マイクロプログラムのジャンプを行う場合のジャンプ
先アドレスを規定するＮＡＤフィールド３０１とマイク
ロプログラム制御シーケンスを規定するＳＥＱフィール
ド３０２とフリップフロップ群４への書き込みを指示す
るＷＲＴフィールド３０３とを含む第２のマイクロ命令
形式３゜と、演算用レジスタ９に格納された第１オペラ
ンドの読み取りを指示するＳＲＩフィールド４０１と演
算レジスタ９Ｉ？：格納さｆｉた第２オペランドの読み
取りを指示するＳＲ２フィールド４０２と演算結果を格
納する演算用レジスタ９の番号もしくはデータレジスタ
２ｆ：指示するＤＲフィールド４０３と演算ユニット１
０での演算内容を規定するＯＰフィールド４０４とマイ
クロプログラム制御シーケンスを規定するＳＥＱフィー
ルド４０５とを含む第３のフィクロ命令形式４０とを含
んで構成される。
ロプログラムメモリ３ｖｃ格納されるマイクロ命令の形
式を模型的で示し免囚である。マイクロプログラムメモ
リ３′／Ｃ格納されるマイクロ命令には、少くとも固定
データの定義を行うＬＩＴフィールド２０１と前記固定
データをセットすべき演算用レジスタ９の番号もしくは
データ“レジスタ２を指定するＤＲフィールド２０２と
マイクロプログラム制御シーケンスを規定するＳＥＱフ
ィールド２０３とを含む第１のフィクロ命令形式２０と
、マイクロプログラムのジャンプを行う場合のジャンプ
先アドレスを規定するＮＡＤフィールド３０１とマイク
ロプログラム制御シーケンスを規定するＳＥＱフィール
ド３０２とフリップフロップ群４への書き込みを指示す
るＷＲＴフィールド３０３とを含む第２のマイクロ命令
形式３゜と、演算用レジスタ９に格納された第１オペラ
ンドの読み取りを指示するＳＲＩフィールド４０１と演
算レジスタ９Ｉ？：格納さｆｉた第２オペランドの読み
取りを指示するＳＲ２フィールド４０２と演算結果を格
納する演算用レジスタ９の番号もしくはデータレジスタ
２ｆ：指示するＤＲフィールド４０３と演算ユニット１
０での演算内容を規定するＯＰフィールド４０４とマイ
クロプログラム制御シーケンスを規定するＳＥＱフィー
ルド４０５とを含む第３のフィクロ命令形式４０とを含
んで構成される。
次に１本発明の上記実施例の動作について説明逐一取り
出してマイクロ命令に対応した演算処理動作を行うもの
であって、演算処理動作を実行していく上で必要となる
制御フリッププロップ−ｔｙループ分けして有しており
、各グループごとにマイクロプログラムメモリ３のアド
レスの一部を割り付けている。かかる構成において、制
御フリップフロップ群４へのデータの書き込みを行う場
合には、第１１Ｃ該フリツノプロツプ群４に固定データ
を書き込む場合には、ＬＺＴフィールド２０１に固定デ
ータをセットし、ＤＲフィールド２０２でデータレジス
タ２を指定する第１のマイクロ命令形式２０を該フリッ
プフロップ群４１’（演算用レジスタ９の間で演算を行
った結果を書き込む場合にあっては、ＳＲＩフィールド
４０１ｖ′ｃ演算用レジスタ９内の第１オペランドレジ
スタの番号をＳＲ２フィールド４０２に第２オペランド
レジスタの番号をＤＲフィールド４０３にデータレジス
タ２を指定し、ＯＰフィールド４０４１Ｃ第１オペラン
ドと第２オペランドとの間で行う演算ユニット１０の動
作内容を指定した第３のマイクロ命令形式５０のいずれ
か一方のマイクロ命令を実行することにより、制御ブリ
ップフロップ群４に書き込むべきデータをデータレジス
タ２にセットする。
出してマイクロ命令に対応した演算処理動作を行うもの
であって、演算処理動作を実行していく上で必要となる
制御フリッププロップ−ｔｙループ分けして有しており
、各グループごとにマイクロプログラムメモリ３のアド
レスの一部を割り付けている。かかる構成において、制
御フリップフロップ群４へのデータの書き込みを行う場
合には、第１１Ｃ該フリツノプロツプ群４に固定データ
を書き込む場合には、ＬＺＴフィールド２０１に固定デ
ータをセットし、ＤＲフィールド２０２でデータレジス
タ２を指定する第１のマイクロ命令形式２０を該フリッ
プフロップ群４１’（演算用レジスタ９の間で演算を行
った結果を書き込む場合にあっては、ＳＲＩフィールド
４０１ｖ′ｃ演算用レジスタ９内の第１オペランドレジ
スタの番号をＳＲ２フィールド４０２に第２オペランド
レジスタの番号をＤＲフィールド４０３にデータレジス
タ２を指定し、ＯＰフィールド４０４１Ｃ第１オペラン
ドと第２オペランドとの間で行う演算ユニット１０の動
作内容を指定した第３のマイクロ命令形式５０のいずれ
か一方のマイクロ命令を実行することにより、制御ブリ
ップフロップ群４に書き込むべきデータをデータレジス
タ２にセットする。
次に、ＮＡＤフィールド３０１に制御フリップフロップ
群４０マイクロプログラムメモリとして割り付けられた
メモリアドレスをセットし、ＳＥＱフィールド３０２に
サブルーチン呼び出しの制御シーケンスを指定し、ＷＲ
Ｔフィールド３０３Ｖｃ書き込み実行を指示する第２の
マイクロ命令形式３０を実行する。前記第２のマイクロ
命令形式の実行によってシーケンサ１からのアドレス指
定は、デコーダ５で解釈され、制御フリップフロップ群
４とマイクロ命令付加回路６をイネーブルするとともに
ＷＲＴフィールド３０３の指定によつＣ８き込み制御デ
コーダ８の制御により、データレジスタ２の内容がフリ
ップフロップ群４へ書き込まれる。この時、マイクロプ
ログラムメモリ３はイネーブルされないため、次にマイ
クロ命令レジスタ７にセットされるマイクロ命令はマイ
クロ命令付加回路６と７リツプフロツプ群４から第１の
マイクロ命令形式２０が供給される。すなわち。
群４０マイクロプログラムメモリとして割り付けられた
メモリアドレスをセットし、ＳＥＱフィールド３０２に
サブルーチン呼び出しの制御シーケンスを指定し、ＷＲ
Ｔフィールド３０３Ｖｃ書き込み実行を指示する第２の
マイクロ命令形式３０を実行する。前記第２のマイクロ
命令形式の実行によってシーケンサ１からのアドレス指
定は、デコーダ５で解釈され、制御フリップフロップ群
４とマイクロ命令付加回路６をイネーブルするとともに
ＷＲＴフィールド３０３の指定によつＣ８き込み制御デ
コーダ８の制御により、データレジスタ２の内容がフリ
ップフロップ群４へ書き込まれる。この時、マイクロプ
ログラムメモリ３はイネーブルされないため、次にマイ
クロ命令レジスタ７にセットされるマイクロ命令はマイ
クロ命令付加回路６と７リツプフロツプ群４から第１の
マイクロ命令形式２０が供給される。すなわち。
ＬＩＴフィールド２０１の部分をフリツプフロツプ群４
からＤＲフィールド２０２でデータレジスタ２を指定し
、ＳＥＱフィールド２０３でサブルーチンからのリター
ンを指示するマイクロ命令をマイクロ命令付加回路６か
ら発生するよう構成される。これにより、フリツプフロ
ツプ群４への書き込みを指示した第１のマイクロ命令形
式２０が実行された後は、以前フリッププロップ群、１
Ｃ９Ｆき込まれていた内容がデータレジスタ２に読み取
るト同時に、マイクロプログラムのシーケンスは書き込
みサブルーチンから元のマイクロプログラムシーケンス
に戻すことができる。
からＤＲフィールド２０２でデータレジスタ２を指定し
、ＳＥＱフィールド２０３でサブルーチンからのリター
ンを指示するマイクロ命令をマイクロ命令付加回路６か
ら発生するよう構成される。これにより、フリツプフロ
ツプ群４への書き込みを指示した第１のマイクロ命令形
式２０が実行された後は、以前フリッププロップ群、１
Ｃ９Ｆき込まれていた内容がデータレジスタ２に読み取
るト同時に、マイクロプログラムのシーケンスは書き込
みサブルーチンから元のマイクロプログラムシーケンス
に戻すことができる。
制御フリップフロップ群４の読み取りも、書き込みの場
合と同様に実行することができ、この場合には、書き込
みデータのデータレジスタ２への ｌセット２行わず、
ＮＡＤフィールド３９１に制御フリップ７０ツブ群４０
マイクロプログラムメモリとして割り付けられたアドレ
スをセットし、ＳＥＱフィールド３０２にサブルーチン
呼び出しの制御シーケンスを指定した第２のマイクロ命
令形式３０を１ステップ実行することで、データレジス
タ２に制御フリップフロップ群４の内容を読み取ること
ができる。
合と同様に実行することができ、この場合には、書き込
みデータのデータレジスタ２への ｌセット２行わず、
ＮＡＤフィールド３９１に制御フリップ７０ツブ群４０
マイクロプログラムメモリとして割り付けられたアドレ
スをセットし、ＳＥＱフィールド３０２にサブルーチン
呼び出しの制御シーケンスを指定した第２のマイクロ命
令形式３０を１ステップ実行することで、データレジス
タ２に制御フリップフロップ群４の内容を読み取ること
ができる。
（発明の効果）
以上説明したように本発明は、マイクロプログラムメモ
リへの書き込み手段と、マイクロプログラムメモリのア
ドレスを割り付けたフリップフロップ群と、前記アドレ
スが指定された場合、前記フリツプフロツプ群の読み出
し結果にマイクロ命令を付加する手段とを備えることに
より、制御フリップ７０ツブ群の周辺に多量なハードウ
ェアを必要とすることなく高速なフリップフロップ群の
書き込み、読み出しを行うことができる効果がある。
リへの書き込み手段と、マイクロプログラムメモリのア
ドレスを割り付けたフリップフロップ群と、前記アドレ
スが指定された場合、前記フリツプフロツプ群の読み出
し結果にマイクロ命令を付加する手段とを備えることに
より、制御フリップ７０ツブ群の周辺に多量なハードウ
ェアを必要とすることなく高速なフリップフロップ群の
書き込み、読み出しを行うことができる効果がある。
第１図は本発明の実施例である演算処理装置のブロック
図、第２図は本発明に渫る演算処理装置内で実行される
マイクロ命令の形式を示した図である。 １・・・シーケンサ、 ２・・・データレジスタ
、３・・・マイクロプログラムメモリ、 ４・・・フリップフロップ群、 ５・・・デコーダ、
６・・・マイクロ命令付加回路、 ７・・・マイクロ命令レジスタ、 ８・・・書き込み制御デコーダ、 ９・・・演算用レジスタ、 １０・・・演算ユニット
、１１・・・演算用バス。 ２０・・・第１のマイクロ命令形式、 ３０・・・第２のマイクロ命令形式、 ４０・・・第３のマイクロ命令形式。
図、第２図は本発明に渫る演算処理装置内で実行される
マイクロ命令の形式を示した図である。 １・・・シーケンサ、 ２・・・データレジスタ
、３・・・マイクロプログラムメモリ、 ４・・・フリップフロップ群、 ５・・・デコーダ、
６・・・マイクロ命令付加回路、 ７・・・マイクロ命令レジスタ、 ８・・・書き込み制御デコーダ、 ９・・・演算用レジスタ、 １０・・・演算ユニット
、１１・・・演算用バス。 ２０・・・第１のマイクロ命令形式、 ３０・・・第２のマイクロ命令形式、 ４０・・・第３のマイクロ命令形式。
Claims (1)
- マイクロプログラムメモリを有し該マイクロプログラム
メモリに格納されたマイクロ命令を逐一取り出して実行
する演算処理装置において、前記マイクロプログラムメ
モリへの書き込み手段と、前記マイクロプログラムメモ
リのアドレスを割り付けたフリップフロップ群と、該ア
ドレスが指定された場合、前記フリップフロップ群の読
み出し結果にマイクロ命令を付加する手段とを有するこ
とを特徴とする演算処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24081085A JPS62100835A (ja) | 1985-10-28 | 1985-10-28 | 演算処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24081085A JPS62100835A (ja) | 1985-10-28 | 1985-10-28 | 演算処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62100835A true JPS62100835A (ja) | 1987-05-11 |
Family
ID=17065018
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24081085A Pending JPS62100835A (ja) | 1985-10-28 | 1985-10-28 | 演算処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62100835A (ja) |
-
1985
- 1985-10-28 JP JP24081085A patent/JPS62100835A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3766532A (en) | Data processing system having two levels of program control | |
| US7793075B2 (en) | Active memory command engine and method | |
| US3938098A (en) | Input/output connection arrangement for microprogrammable computer | |
| EP0148478A2 (en) | A data processor with control of the significant bit lenghts of general purpose registers | |
| JPS6311697B2 (ja) | ||
| JPS6232503B2 (ja) | ||
| US5500947A (en) | Operand specifier processing by grouping similar specifier types together and providing a general routine for each | |
| KR920004279B1 (ko) | 포인터레지스터를 구비한 마이크로프로세서 | |
| JPS62100835A (ja) | 演算処理装置 | |
| JPS6217773B2 (ja) | ||
| US3942156A (en) | Indirect arithmetic control | |
| US4480306A (en) | Digital data processing system using unique ALU register files and micro-instruction stacks | |
| JPS6339928B2 (ja) | ||
| JPS61184643A (ja) | 仮想計算機の起動制御方式 | |
| KR950006585B1 (ko) | 마이크로프로그램 제어장치 및 그 제어방법 | |
| JP2883489B2 (ja) | 命令処理装置 | |
| JPS6158042A (ja) | マイクロプログラム制御方式 | |
| Nyssens | Input/output microprogram handling within the unidata 7.720 | |
| JPS607295B2 (ja) | デ−タ処理装置 | |
| JPH0259829A (ja) | マイクロコンピュータ | |
| JPH03204029A (ja) | 情報処理装置 | |
| JPH0198023A (ja) | 条件付きサブルーチン呼出し方式 | |
| JPS5936838A (ja) | インタフエ−ス制御方式 | |
| JPS6136657B2 (ja) | ||
| JPS61235946A (ja) | デ−タ処理装置 |