JPS6197824A - 半導体装置のコンタクトホ−ル形成方法 - Google Patents

半導体装置のコンタクトホ−ル形成方法

Info

Publication number
JPS6197824A
JPS6197824A JP21993284A JP21993284A JPS6197824A JP S6197824 A JPS6197824 A JP S6197824A JP 21993284 A JP21993284 A JP 21993284A JP 21993284 A JP21993284 A JP 21993284A JP S6197824 A JPS6197824 A JP S6197824A
Authority
JP
Japan
Prior art keywords
etching
contact hole
semiconductor substrate
oxide film
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP21993284A
Other languages
English (en)
Other versions
JPH0518455B2 (ja
Inventor
Akira Nishiguchi
晃 西口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP21993284A priority Critical patent/JPS6197824A/ja
Publication of JPS6197824A publication Critical patent/JPS6197824A/ja
Publication of JPH0518455B2 publication Critical patent/JPH0518455B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
イ1 産業上の利用分野 本発明は、半導竺装踵のコンタクトホール形成方法に係
り、特に、超LSI等サブミクロン・パターンを有する
半導体装置のコンタクトホール形成方法に関するワ (ロ) 従来の技術 半導体装置の製造において、ドライエツチング技術は多
く用いられているうなかでも、官界効果型トランジスタ
のソースおよびドレイン等へのコンタクトホールは、そ
の大きさが累子全体の大きさを決定するためサイドエツ
チング等の少ないドライエツチングが用いられているり サイドエツチングの少ないニーIチング手段としてリア
クティブ・イオン・エッチング法(以下、RIEという
i )がある。 このRIEに於ては、第1図の断面模式図のように、エ
ツチングガス流入口il+と真空排気口+21を有する
エツチング室(31内に配設されたターゲット電極(4
)上にエツチング処理を行なう半導体基板(5)全載置
する。エツチング室131内を10 〜10″″″3(
TorrJa度のエツチングガス王に保ってターゲット
電極(51と対向電極(61間に0.3〜2(KWノ程
度の高周波RFを印加してプラズマ(7)を発生せしめ
、このプラズマによって励起形成されたエツチングガス
のイオンおよびラジカルによって、半導体基板(51面
のエツチングがなされる。そして、とのRIBVC於て
は、半導体基板15)の上面に対して垂直な電界により
エツチングガスイオンに方向性が付与されてサイド・エ
ツチング量が減少するりしかしながら、上述したRIH
に於ては、高電圧で加速され念エツチングガスイオンの
衝撃によって、半導体基板表面に100〜500A程度
の深さのダメージ等は避けられない。このためRIEを
用いてコンタクトホールを形成すると、3102などの
酸化1[Thエツチングすると、基板表面にエツチング
ガス1オンであるCP3+、F+等の反応性イオンが入
射し、基板表面が100〜500A程度の深さに、F原
子やC原子が入り込んだダメージ層が形成されると共に
、このダメージ層の上に更にFとCからなるポリマ一層
も形成される。そして、このように形成されたコンタク
トホールにそのままアルミニウム蒸着などしてシリコン
半導体基板との間に導通音とったとしても、ダメージ層
などにより、アルミニウムとシリコンとの接触部での抵
抗が大きく々るという欠点があった。この欠点を解消し
、シリコンとAjとの接触抵抗を減少させるべく、RI
Eにてエツチングを行なった後、熱処理を加えるという
方法が報告されている( 1983年春季用30回応用
物理学関係連合講演会、講演予稿集6a−v−10P。 310に詳しいっ]。この方法は、熱処理によって、ダ
メージN4ヲ取り除こうとするものである。 しかしながら、この熱処理は950tの高温で長時間行
なう必要があり、製造工種が複雑になると共に、かかる
熱処理によって、拡散され接合深さが深くなり、浅い接
合領域をつくる場合には好ましくないなどの難点があっ
た。 1/1  発明が解決しようとする問題点本発明は、ド
ライエツチングによりコンタクトホールを形成した際に
、半導体基板表面に生成したダメージ層などを除去して
、コンタクトホールの接触抵抗を減少せんとするもので
ある。 に)問題点を解決するための手段 半導体基板表面上に形成された酸化膜をハロゲンヲヘー
スとしたエツチング用ガスでエッチ”/fしてコンタク
トホールを形成した後、 ヘリウム(Hs):四フフ化炭素(CF4J:酸素(O
2)−95:3:2 の混合比率で混合した混合ガスで追エッチングすること
を特徴とするり 巾作 用 本発明によれば、ドライエツチングにより生成したダメ
ージ層を追エツチングで除去することができ、コンタク
トホールの接触抵抗を減少することができる。 (へ)実施例 以下、本発明を実施例に従い詳しく説明する。 第2図は本発明に係るコンタクトホール形成工程におけ
る半導体装置の断面図である。fllllはP型シリコ
ンからなる半導体基板、Uは半導体基板tllllにイ
オン注入により形成されたN型拡散領域、it1半導体
基板1)13の表面に形成され念ノンドープ酸化膜(S
i02)又はリンドープ酸化膜(PSG)などの酸化膜
である。 さて、本発明は、拡散領域1υなどを形成した半導体基
板ntmの表面にCVDなどにより形成された酸化膜(
121を形成後、そd酸化@α2上にレジス)(131
を塗布する。このレジスト(13のコンタクトホールを
形成する部分を除去して窓aルを形成する(第2図(a
)参照】。このようにパターニングヲ行なったレジスト
(13ヲマスクとして、平行平板型のチャンバを有する
エツチング製造にて、CHF3’(i−エツチングガス
として用いてRlgによりエツチングをして、コンタク
トホールを形成する(第2肉(bJ参照)りこのとき、
第2図(bJに示すように、半導体基板1)[1表面に
は、Cなどが侵入したダメージ層α9とC,Fなどによ
り生成されたポリマ一層(161が生成される。本発明
は、このようにRIBによりコンタクトホールを形成し
念際に生成されるダメージ層05等f He (95%
 ) + CF4(!+963+02(2%)の混合ガ
スをエツチングガスとして、例えば陽極結合型の等方性
エツチングの性質を持つプラズマエツチング装置を用い
て追エツチングすること1に特徴とするりこの追エツチ
ングにより、ポリマ一層tteおよびダメージ層(15
1は除去される。、(第2図(O7参照。]0然る後、
周知のアルミニウム蒸着などにより配線が施され、拡散
領域1)1)と配線(171とがコンタクトホールf+
81i介してオーミツクコンタクトする。このとき、半
導体基板1)1)上のダメージ層CI9などは除去され
ているので、コンタクトの取り出し抵抗を著しく減少せ
しめることができる。 つぎに、本発明によって、コンタクトホールを形成した
半導体装置と従来例との実験結果を示す。 まず、第3図および第4図に示す測定サンプルを準備し
たりすなわち、比抵抗j)−59彌のP型シリコン半導
体基板1)(Jに、Asi加速電圧1)0KeV、ドー
ズ量5X105個/−の条件でイオン注入し、N型拡散
領域fIDt−形成した。このとき、N型拡散領域Uの
拡散深さは2500Aである。 このように準備した半導体装置を本発明法と比較例トに
よりコンタクトホールを形成した○本発明法 まず、平行平板型のチャンバーを有するエツチング装置
でPSCxt−RIMでエツチングしてコンタクトホー
ルを形成する。このRIEは、エツチングガスとしてC
HF3を用い、高@波は13.56MHz、出力は0.
2w/cln、陰極降下電圧は約500マである。 その後、Hs (9595J + CF 4 (396
J + 02(υ1の混合ガスを用いて、等方性エツチ
ングの性質を有するアノードカップリングのエツチング
装置で60秒間追エッチングを行なった。この追エッ′
チングで半導体基板表面は約10OAけずられている。 比較例 l。 本発明法と同様にRIEでPSGをドライエツチングし
た後、er4(96%)+oz(4%)の混合ガス音用
いて、同様にプラズマエツチングにより15秒間追エツ
チングしたO 比較例 2゜ 本発明法と同様にRIEでpsa2ドライエツチングし
てコンタクトホールを形成した。 比較例 8゜ フッ化アンモニウム=フッe÷10:1のエッチャント
で、ウェヮトエッチングしてコンタクトホールを形成し
た0 以上の条件でそれぞれコンタクトホールを形成した半導
体装置に、シリコン金ドープした厚み600OAのアル
ミニウムを蒸着し、パターニングして配線任ηを形成し
て、第3図および第4図に示す半導体装置をそれぞれ製
造したっ尚第3図において斜線部はコンタクトを示す。 又、コンタクトホールは(18a)(18bl(18c
)(10ン(17d)(17eJとする。 アルミ配線(17a)と(17b)間の抵M、に測定し
たりこの間の抵抗iRとするとRは下式で表すことがで
きる。 R5−2Rc+Rg(コンタクトホール(17α〕と(
1’1間の拡散折抗)+アルミ配線の抵抗(RAZo)
 ・−・・・・・・・■ ここでRoはコンタクト抵抗である。 アルミ配線の抵抗は非常に小さいので0式はR中2Rc
+Rs  となる□ 同様に、アルミ配l31(17a)と(17c )”t
’はRx2Ro+2Rs+、アルミ配M(17aJと(
17,d )ではR−2Ro + 3 Rs、アルミ配
線(17a)と(17e)ではR−2RQ+4Rsとな
る。 以上のようにして、測定した結果を第5図に示すように
プロットすると、その切片として2Rcが求まり、コン
タクト抵抗を求めることができるワこのようにして、各
半導体装置を測定した結果を第1表に示す。 第1表 サンプル数6100個 第1表より、明らかなように、本発明法によればコンタ
クト抵抗が、RIB法でのみエツチングしたとき
【比較
例2】よシも約−1又、ウェットエツチングしたとき(
比較例3)よりも約イに減少しており、コンタクト抵抗
本が著しく減少している。 次に、本発明法と比較例1について比較する。 雅述と同様の方法で、第6図に示す半導体装置を製造し
たりこの第6図に示す装置はN型拡散領域fill、ア
ルミニウム配線θnの厚さは前述した実施例と同様に梨
遺し、コンタクトホールの大きさは2.5X2.5μm
、アルミニウム配線の巾は7μm、コンタクトホール中
心間の距離は1QBmである。 このよりに不発明法と、比較例1の方法で製造した半導
体装置を夫々15個づつ準備し、電流が5mA流れるよ
うに固定して、通電状態のまi湿Iで 度150″C保ち、経過時間に対するコンタクト抵へ 抗の変化を測定した。そして、抵抗値が初期抵抗値の2
@になったときを不良とし、1000時間までの不良発
生数のコンタクトホール形工程件による違いを第7図に
示すり 第7図に示すように、本発明法は比較例1に比して不良
発生率は少なく、信頼性が高いことが理解できる。更に
、この結果をワイブル分布を用いて良品が不良になる時
間上京めると、本発明法によれば820時間、比較例1
においては400時間と本発明法の方が約2倍も信頼性
が高い。 以上のように本発明法と比較例1とを比べると不発明法
が信頼性に対して、極めて有利なことが     ・;
わかる。 (ト]  発明の詳細 な説明したように、不発明によれば、コンタクト抵抗を
大幅に減少することができると共に、信頼性の高い半導
体装In提供することができ、その工業的価値は極めて
大きい。
【図面の簡単な説明】
第1図はりアクティブ・イオン・エツチング装置の断面
模式図、第2図(、a)ないしくd)は本発明に係るコ
ンタクトホール形成工程を示す半導体装置の断面図であ
ろう第31および第4図はコンタクト抵抗を測定するた
めに製造した半導体装置を示し第3図は上面図、第4図
は断面図、第5図は第3図および篇4図の半導体装置の
コンタクト抵抗を測定するための特性図である一lボロ
図はコンタクト抵抗の信頼性を測定するために製造した
半導体装置の断面図、第7図は経過時間と積算不良個数
を示す特性図である。

Claims (2)

    【特許請求の範囲】
  1. (1)半導体基板表面上に形成された酸化膜に、ドライ
    エッチングによりコンタクトホールを形成する半導体装
    置のコンタクトホール形成方法であって、前記酸化膜を
    ハロゲンをベースとしたエッチング用ガスでエッチング
    してコンタクトホールを形成した後、 ヘリウム(He):四フッ化炭素(CF_4):酸素(
    O_2)=95:3:2 の混合比率で混合した混合ガスで追エッチングすること
    を特徴とする半導体装置のコンタクトホール形成方法。
  2. (2)リアクティブ・イオン・エッチング法でコンタク
    トホールを形成した後、前記混合ガスを用いてプラズマ
    エッチングで追エッチングすることを特徴とする特許請
    求の範囲第1項に記載の半導体装置のコンタクトホール
    形成方法。
JP21993284A 1984-10-18 1984-10-18 半導体装置のコンタクトホ−ル形成方法 Granted JPS6197824A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21993284A JPS6197824A (ja) 1984-10-18 1984-10-18 半導体装置のコンタクトホ−ル形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21993284A JPS6197824A (ja) 1984-10-18 1984-10-18 半導体装置のコンタクトホ−ル形成方法

Publications (2)

Publication Number Publication Date
JPS6197824A true JPS6197824A (ja) 1986-05-16
JPH0518455B2 JPH0518455B2 (ja) 1993-03-12

Family

ID=16743276

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21993284A Granted JPS6197824A (ja) 1984-10-18 1984-10-18 半導体装置のコンタクトホ−ル形成方法

Country Status (1)

Country Link
JP (1) JPS6197824A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63173330A (ja) * 1986-11-17 1988-07-16 モトローラ・インコーポレーテッド 傾斜コンタクトエッチ方法
US4886765A (en) * 1988-10-26 1989-12-12 American Telephone And Telegraph Company, At&T Bell Laboratories Method of making silicides by heating in oxygen to remove contamination
EP0825642A2 (en) * 1996-07-31 1998-02-25 Applied Materials, Inc. Plasma process for high photoresist selectivity and improved polymer adhesion
US5817579A (en) * 1997-04-09 1998-10-06 Vanguard International Semiconductor Corporation Two step plasma etch method for forming self aligned contact
KR100460801B1 (ko) * 1997-07-08 2005-04-20 삼성전자주식회사 반도체소자제조방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56122129A (en) * 1980-02-28 1981-09-25 Nec Corp Manufacture of semiconductor device
JPS56144542A (en) * 1980-03-17 1981-11-10 Ibm Method of selectively reactively ion etching polycrystalline silicon for monocrsytalline silicon
JPS58127329A (ja) * 1982-01-26 1983-07-29 Seiko Epson Corp 半導体基板の絶縁保護膜の蝕刻方法
JPS599173A (ja) * 1982-07-06 1984-01-18 ザ・パ−キン−エルマ−・コ−ポレイシヨン 材料を制御可能にエツチングする方法および装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56122129A (en) * 1980-02-28 1981-09-25 Nec Corp Manufacture of semiconductor device
JPS56144542A (en) * 1980-03-17 1981-11-10 Ibm Method of selectively reactively ion etching polycrystalline silicon for monocrsytalline silicon
JPS58127329A (ja) * 1982-01-26 1983-07-29 Seiko Epson Corp 半導体基板の絶縁保護膜の蝕刻方法
JPS599173A (ja) * 1982-07-06 1984-01-18 ザ・パ−キン−エルマ−・コ−ポレイシヨン 材料を制御可能にエツチングする方法および装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63173330A (ja) * 1986-11-17 1988-07-16 モトローラ・インコーポレーテッド 傾斜コンタクトエッチ方法
US4886765A (en) * 1988-10-26 1989-12-12 American Telephone And Telegraph Company, At&T Bell Laboratories Method of making silicides by heating in oxygen to remove contamination
EP0825642A2 (en) * 1996-07-31 1998-02-25 Applied Materials, Inc. Plasma process for high photoresist selectivity and improved polymer adhesion
EP0825642A3 (en) * 1996-07-31 1998-11-18 Applied Materials, Inc. Plasma process for high photoresist selectivity and improved polymer adhesion
US5817579A (en) * 1997-04-09 1998-10-06 Vanguard International Semiconductor Corporation Two step plasma etch method for forming self aligned contact
KR100460801B1 (ko) * 1997-07-08 2005-04-20 삼성전자주식회사 반도체소자제조방법

Also Published As

Publication number Publication date
JPH0518455B2 (ja) 1993-03-12

Similar Documents

Publication Publication Date Title
US4376672A (en) Materials and methods for plasma etching of oxides and nitrides of silicon
EP0167136B1 (en) Selective anisotropic reactive ion etching process for polysilicide composite structures
JP3033104B2 (ja) エッチング方法
JP6175570B2 (ja) ガスパルスを用いる深掘りシリコンエッチングのための方法
US5174857A (en) Slope etching process
JP2809087B2 (ja) 配線形成方法
US4403241A (en) Method for etching III-V semiconductors and devices made by this method
US5425843A (en) Process for semiconductor device etch damage reduction using hydrogen-containing plasma
JPS6197824A (ja) 半導体装置のコンタクトホ−ル形成方法
JP2858383B2 (ja) 半導体装置の製造方法
JPH0471334B2 (ja)
JPH0133933B2 (ja)
JPH04132220A (ja) プラズマテーパエッチング方法
JPH0613357A (ja) 半導体装置のエッチング方法
JPS5936929A (ja) 半導体装置の製造方法
KR100542943B1 (ko) 반도체 소자의 리페어 식각 방법
JPH0485928A (ja) ドライエッチング方法
JPS6110257A (ja) パターン化した導電層上に絶縁体を形成する方法
US5693183A (en) Method for treating the surface of silicon substrate post dry etching process
JPS59167021A (ja) 半導体装置の製造方法
US4569718A (en) Method for plasma etching III-V semiconductors with a BCl3 -Cl2 gas
JPH07283282A (ja) 絶縁膜の欠陥検出方法
JPS5935451A (ja) 層間絶縁膜の形成方法
JP2002134470A (ja) 半導体装置の製造方法、及び半導体装置
JPH04278535A (ja) 配線形成方法