JPH0518455B2 - - Google Patents
Info
- Publication number
- JPH0518455B2 JPH0518455B2 JP59219932A JP21993284A JPH0518455B2 JP H0518455 B2 JPH0518455 B2 JP H0518455B2 JP 59219932 A JP59219932 A JP 59219932A JP 21993284 A JP21993284 A JP 21993284A JP H0518455 B2 JPH0518455 B2 JP H0518455B2
- Authority
- JP
- Japan
- Prior art keywords
- etching
- contact hole
- contact
- present
- resistance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 claims description 35
- 238000005530 etching Methods 0.000 claims description 34
- 238000000034 method Methods 0.000 claims description 25
- 238000001020 plasma etching Methods 0.000 claims description 19
- 239000000758 substrate Substances 0.000 claims description 18
- 239000007789 gas Substances 0.000 claims description 16
- 238000001312 dry etching Methods 0.000 claims description 6
- 229910052736 halogen Inorganic materials 0.000 claims description 2
- 150000002367 halogens Chemical class 0.000 claims description 2
- 239000001307 helium Substances 0.000 claims description 2
- 229910052734 helium Inorganic materials 0.000 claims description 2
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 claims description 2
- 239000001301 oxygen Substances 0.000 claims description 2
- 229910052760 oxygen Inorganic materials 0.000 claims description 2
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 claims description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical group [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 13
- 229910052782 aluminium Inorganic materials 0.000 description 13
- 230000000052 comparative effect Effects 0.000 description 11
- 238000009792 diffusion process Methods 0.000 description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 150000002500 ions Chemical class 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 230000002950 deficient Effects 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 229920000642 polymer Polymers 0.000 description 3
- 229910052799 carbon Inorganic materials 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- DDFHBQSCUXNBSA-UHFFFAOYSA-N 5-(5-carboxythiophen-2-yl)thiophene-2-carboxylic acid Chemical compound S1C(C(=O)O)=CC=C1C1=CC=C(C(O)=O)S1 DDFHBQSCUXNBSA-UHFFFAOYSA-N 0.000 description 1
- -1 CF 3 + and R + Chemical class 0.000 description 1
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 1
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 1
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 description 1
- 125000004432 carbon atom Chemical group C* 0.000 description 1
- 230000001186 cumulative effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 125000001153 fluoro group Chemical group F* 0.000 description 1
- 229960002050 hydrofluoric acid Drugs 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 108010044665 pregnancy-specific beta-1-glycoprotein 12 Proteins 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
Description
(イ) 産業上の利用分野
本発明は、半導体装置のコンタクトホール形成
方法に係り、特に、超LSI等サブミクロン・パタ
ーンを有する半導体装置のコンタクトホール形成
方法に関する。 (ロ) 従来の技術 半導体装置の製造において、ドライエツチング
技術は多く用いられている。なかでも、電界効果
型トランジスタのソースおよびドレイン等へのコ
ンタクトホールは、その大きさが素子全体の大き
さを決定するためサイドエツチング等の少ないド
ライエツチングが用いられている。 サイドエツチングの少ないエツチング手段とし
てリアクテイブ・イオン・エツチング法（以下、
RIEという。）がある。 このRIEに於ては、第１図の断面模式図のよう
に、エツチングガス流入口１と真空排気口２を有
するエツチング室３内に配設されたターゲツト電
極４上にエツチング処理を行なう半導体基板５を
載置する。エツチング室３内を10-1〜10-3
（Torr）程度のエツチングガス圧に保つてターゲ
ツト電極５と対向電極６間に0.3〜２（KW）程度
の高周波RFを印加してプラズマ７を発生せしめ、
このプラズマによつて励起形成されたエツチング
ガスのイオンおよびラジカルによつて、半導体基
板５面のエツチングがなされる。そして、この
RIEに於ては、半導体基板５の上面に対して垂直
な電界によりエツチングガスイオンに方向性が付
与されてサイド・エツチング量が減少する。 しかしながら、上述したRIEに於ては、高電圧
で加速されたエツチングガスイオンの衝撃によつ
て、半導体基板表面に100〜500Å程度の深さのダ
メージ等は避けられない。このためRIEを用いて
コンタクトホールを形成すると、SiO2などの酸
化膜をエツチングした際に、基板表面にエツチン
グガスイオンであるCF3 +、R+等の反応性イオン
が入射し、基板表面が100〜500Å程度の深さに、
Ｆ原子やＣ原子が入り込んだダメージ層が形成さ
れると共に、このダメージ層の上に更にＦとＣか
らなるポリマー層も形成される。そして、このよ
うに形成されたコンタクトホールにそのままアル
ミニウム蒸着などしてシリコン半導体基板との間
に導通をとつたとしても、ダメージ層などによ
り、アルミニウムとシリコンとの接触部での抵抗
が大きくなるという欠点があつた。この欠点を解
消し、シリコンとAlとの接触抵抗を減少させる
べく、RIEにてエツチングを行なつた後、熱処理
を加えるという方法が報告されている（1983年春
季第30回応用物理学関係連合講演会、講演予稿集
6a−ｖ−10P、310に詳しい。）。この方法は、熱
処理によつて、ダメージ層を取り除こうとするも
のである。 しかしながら、この熱処理は950℃の高温で長
時間行なう必要があり、製造工程が複雑になると
共に、かかる熱処理によつて、拡散され接合深さ
が深くなり、浅い接合領域をつくる場合には好ま
しくないなどの難点があつた。 (ハ) 発明が解決しようとする問題点 本発明は、ドライエツチングによりコンタクト
ホールを形成した際に、半導体基板表面に生成し
たダメージ層などを除去して、コンタクトホール
の接触抵抗を減少せんとするものである。 (ニ) 問題点を解決するための手段 半導体基板表面上に形成された酸化膜をハロゲ
ンをベースとしたエツチング用ガスでエツチング
してコンタクトホールを形成した後、 ヘリウム（He）：四フツ化炭素（CF4）：酸素
（O2）＝95：３：２ の混合比率で混合した混合ガスで追エツチングす
ることを特徴とする。 (ホ) 作用 本発明によれば、ドライエツチングにより生成
したダメージ層を追エツチングで除去することが
でき、コンタクトホールの接触抵抗を減少するこ
とができる。 (ヘ) 実施例 以下、本発明を実施例に従い詳しく説明する。
第２図は本発明に係るコンタクトホール形成工程
における半導体装置の断面図である。１０はＰ型
シリコンからなる半導体基板、１１は半導体基板
１０にイオン注入により形成されたＮ型拡散領
域、１２は半導体基板１０の表面に形成されたノ
ンドープ酸化膜（SiO2）又はリンドープ酸化膜
（PSG）などの酸化膜である。 さて、本発明は、拡散領域１１などを形成した
半導体基板１０の表面にCVDなどにより形成さ
れた酸化膜１２を形成後、その酸化膜１２上にレ
ジスト１３を塗布する。このレジスト１３のコン
タクトホールを形成する部分を除去して窓１４を
形成する（第２図ａ参照）。このようにパターニ
ングを行なつたレジスト１３をマスクとして、平
行平板型のチヤンバを有するエツチング装置に
て、CHF3をエツチングガスとして用いてRIEに
よりエツチングをして、コンタクトホールを形成
する（第２図ｂ参照）。このとき、第２図ｂに示
すように、半導体基板１０表面には、Ｃなどが侵
入したダメージ層１５とＣ、Ｆなどにより生成さ
れたポリマー層１６が生成される。本発明は、こ
のようにRIEによりコンタクトホールを形成した
際に生成されるダメージ層１５等をHe（95％）＋
CF4（３％）＋O2（２％）の混合ガスをエツチング
ガスとして、例えば陽極結合型の等方性エツチン
グの性質を持つプラズマエツチング装置を用いて
追エツチングすることを特徴とする。この追エツ
チングにより、ポリマー層１６およびダメージ層
１５は除去される。（第２図ｃ参照。）。然る後、
周知のアルミニウム蒸着などにより配線が施さ
れ、拡散領域１１と配線１７とがコンタクトホー
ル１８を介してオーミツクコンタクトする。この
とき、半導体基板１０上のダメージ層１５などは
除去されているので、コンタクトの取り出し抵抗
を著しく減少せしめることができる。 つぎに、本発明によつて、コンタクトホールを
形成した半導体装置と従来例との実験結果を示
す。まず、第３図および第４図に示す測定サンプ
ルを準備した。すなわち、比抵抗ρ＝５ΩcmのＰ
型シリコン半導体基板１０に、Asを加速電圧
110KeV、ドーズ量５×105個／cmの条件でイオ
ン注入し、Ｎ型拡散領域１１を形成した。このと
き、Ｎ型拡散領域１１の拡散深さは2500Åであ
る。またイオン注入は500Åの厚さのSiO2を介し
て行なつた。そして、この半導体基板１０上に常
圧CVDによつてＰを９重量％含む5000Åの厚さ
のPSG１２を形成した。尚、図において２０は
埋め込み酸化膜、２１は熱酸化膜である。 このように準備した半導体装置を本発明法と比
較例とによりコンタクトホールを形成した。 本発明法 まず、平行平板型のチヤンバーを有するエツチ
ング装置でPSGをRIEでエツチングしてコンタク
トホールを形成する。このRIEは、エツチングガ
スとしてCHF3を用い、高周波は13.56MHz、出力
は0.2W／cm2、陰極降下電圧は約500vである。 その後、He（95％）＋CF4（３％）＋O2（２％）の
混合ガスを用いて、等方性エツチングの性質を有
するアノードカツプリングのエツチング装置で60
秒間追エツチングを行なつた。この追エツチング
で半導体基板表面は約100Åけずられている。 比較例 １ 本発明法と同様にRIEでPSGをドライエツチン
グした後、CF4（96％）＋O2（４％）の混合ガスを
用いて、同様にプラズマエツチングにより15秒間
追エツチングした。 比較例 ２ 本発明法と同様にRIEでPSGをドライエツチン
グしてコンタクトホールを形成した。 比較例 ３ フツ化アンモニウム：フツ酸＝10：１のエツチ
ヤントで、ウエツトエツチングしてコンタクトホ
ールを形成した。 以上の条件でそれぞれコンタクトホールを形成
した半導体装置に、シリコンをドープした厚み
6000Åのアルミニウムを蒸着し、パターニングし
て配線１７を形成して、第３図および第４図に示
す半導体装置をそれぞれ製造した。尚第３図にお
いて斜線部はコンタクトを示す。又、コンタクト
ホールは１８ａ，１８ｂ，１８ｃ，１８ｄ，１８
ｅとし、その各コンタクトホールを介して接続す
るアルミ配線を１７ａ，１７ｂ，１７ｃ，１７
ｄ，１７ｅとする。 アルミ配線１７ａと１７ｂ間の抵抗を測定し
た。この間の抵抗をＲとするとＲは下式で表すこ
とができる。 Ｒ＝2Rc＋Rs（コンタクトホール１７ａと１７ｂ間の
拡散抵抗）＋アルミ配線の抵抗（RAle）…… ここでRcはコンタクト抵抗である。 アルミ配線の抵抗は非常に小さいので式はＲ
≒2Rc＋Rsとなる。 同様に、アルミ配線１７ａと１７ｃではＲ＝
2Rc＋2Rs、アルミ配線１７ａと１７ｄではＲ＝
2Rc＋3Rs、アルミ配線１７ａと１７ｅではＲ＝
2Rc＋4Rsとなる。 以上のようにして、測定した結果を第５図に示
すようにプロツトすると、その切片として2Rcが
求まり、コンタクト抵抗を求めることができる。
このようにして、各半導体装置を測定した結果を
第１表に示す。
方法に係り、特に、超LSI等サブミクロン・パタ
ーンを有する半導体装置のコンタクトホール形成
方法に関する。 (ロ) 従来の技術 半導体装置の製造において、ドライエツチング
技術は多く用いられている。なかでも、電界効果
型トランジスタのソースおよびドレイン等へのコ
ンタクトホールは、その大きさが素子全体の大き
さを決定するためサイドエツチング等の少ないド
ライエツチングが用いられている。 サイドエツチングの少ないエツチング手段とし
てリアクテイブ・イオン・エツチング法（以下、
RIEという。）がある。 このRIEに於ては、第１図の断面模式図のよう
に、エツチングガス流入口１と真空排気口２を有
するエツチング室３内に配設されたターゲツト電
極４上にエツチング処理を行なう半導体基板５を
載置する。エツチング室３内を10-1〜10-3
（Torr）程度のエツチングガス圧に保つてターゲ
ツト電極５と対向電極６間に0.3〜２（KW）程度
の高周波RFを印加してプラズマ７を発生せしめ、
このプラズマによつて励起形成されたエツチング
ガスのイオンおよびラジカルによつて、半導体基
板５面のエツチングがなされる。そして、この
RIEに於ては、半導体基板５の上面に対して垂直
な電界によりエツチングガスイオンに方向性が付
与されてサイド・エツチング量が減少する。 しかしながら、上述したRIEに於ては、高電圧
で加速されたエツチングガスイオンの衝撃によつ
て、半導体基板表面に100〜500Å程度の深さのダ
メージ等は避けられない。このためRIEを用いて
コンタクトホールを形成すると、SiO2などの酸
化膜をエツチングした際に、基板表面にエツチン
グガスイオンであるCF3 +、R+等の反応性イオン
が入射し、基板表面が100〜500Å程度の深さに、
Ｆ原子やＣ原子が入り込んだダメージ層が形成さ
れると共に、このダメージ層の上に更にＦとＣか
らなるポリマー層も形成される。そして、このよ
うに形成されたコンタクトホールにそのままアル
ミニウム蒸着などしてシリコン半導体基板との間
に導通をとつたとしても、ダメージ層などによ
り、アルミニウムとシリコンとの接触部での抵抗
が大きくなるという欠点があつた。この欠点を解
消し、シリコンとAlとの接触抵抗を減少させる
べく、RIEにてエツチングを行なつた後、熱処理
を加えるという方法が報告されている（1983年春
季第30回応用物理学関係連合講演会、講演予稿集
6a−ｖ−10P、310に詳しい。）。この方法は、熱
処理によつて、ダメージ層を取り除こうとするも
のである。 しかしながら、この熱処理は950℃の高温で長
時間行なう必要があり、製造工程が複雑になると
共に、かかる熱処理によつて、拡散され接合深さ
が深くなり、浅い接合領域をつくる場合には好ま
しくないなどの難点があつた。 (ハ) 発明が解決しようとする問題点 本発明は、ドライエツチングによりコンタクト
ホールを形成した際に、半導体基板表面に生成し
たダメージ層などを除去して、コンタクトホール
の接触抵抗を減少せんとするものである。 (ニ) 問題点を解決するための手段 半導体基板表面上に形成された酸化膜をハロゲ
ンをベースとしたエツチング用ガスでエツチング
してコンタクトホールを形成した後、 ヘリウム（He）：四フツ化炭素（CF4）：酸素
（O2）＝95：３：２ の混合比率で混合した混合ガスで追エツチングす
ることを特徴とする。 (ホ) 作用 本発明によれば、ドライエツチングにより生成
したダメージ層を追エツチングで除去することが
でき、コンタクトホールの接触抵抗を減少するこ
とができる。 (ヘ) 実施例 以下、本発明を実施例に従い詳しく説明する。
第２図は本発明に係るコンタクトホール形成工程
における半導体装置の断面図である。１０はＰ型
シリコンからなる半導体基板、１１は半導体基板
１０にイオン注入により形成されたＮ型拡散領
域、１２は半導体基板１０の表面に形成されたノ
ンドープ酸化膜（SiO2）又はリンドープ酸化膜
（PSG）などの酸化膜である。 さて、本発明は、拡散領域１１などを形成した
半導体基板１０の表面にCVDなどにより形成さ
れた酸化膜１２を形成後、その酸化膜１２上にレ
ジスト１３を塗布する。このレジスト１３のコン
タクトホールを形成する部分を除去して窓１４を
形成する（第２図ａ参照）。このようにパターニ
ングを行なつたレジスト１３をマスクとして、平
行平板型のチヤンバを有するエツチング装置に
て、CHF3をエツチングガスとして用いてRIEに
よりエツチングをして、コンタクトホールを形成
する（第２図ｂ参照）。このとき、第２図ｂに示
すように、半導体基板１０表面には、Ｃなどが侵
入したダメージ層１５とＣ、Ｆなどにより生成さ
れたポリマー層１６が生成される。本発明は、こ
のようにRIEによりコンタクトホールを形成した
際に生成されるダメージ層１５等をHe（95％）＋
CF4（３％）＋O2（２％）の混合ガスをエツチング
ガスとして、例えば陽極結合型の等方性エツチン
グの性質を持つプラズマエツチング装置を用いて
追エツチングすることを特徴とする。この追エツ
チングにより、ポリマー層１６およびダメージ層
１５は除去される。（第２図ｃ参照。）。然る後、
周知のアルミニウム蒸着などにより配線が施さ
れ、拡散領域１１と配線１７とがコンタクトホー
ル１８を介してオーミツクコンタクトする。この
とき、半導体基板１０上のダメージ層１５などは
除去されているので、コンタクトの取り出し抵抗
を著しく減少せしめることができる。 つぎに、本発明によつて、コンタクトホールを
形成した半導体装置と従来例との実験結果を示
す。まず、第３図および第４図に示す測定サンプ
ルを準備した。すなわち、比抵抗ρ＝５ΩcmのＰ
型シリコン半導体基板１０に、Asを加速電圧
110KeV、ドーズ量５×105個／cmの条件でイオ
ン注入し、Ｎ型拡散領域１１を形成した。このと
き、Ｎ型拡散領域１１の拡散深さは2500Åであ
る。またイオン注入は500Åの厚さのSiO2を介し
て行なつた。そして、この半導体基板１０上に常
圧CVDによつてＰを９重量％含む5000Åの厚さ
のPSG１２を形成した。尚、図において２０は
埋め込み酸化膜、２１は熱酸化膜である。 このように準備した半導体装置を本発明法と比
較例とによりコンタクトホールを形成した。 本発明法 まず、平行平板型のチヤンバーを有するエツチ
ング装置でPSGをRIEでエツチングしてコンタク
トホールを形成する。このRIEは、エツチングガ
スとしてCHF3を用い、高周波は13.56MHz、出力
は0.2W／cm2、陰極降下電圧は約500vである。 その後、He（95％）＋CF4（３％）＋O2（２％）の
混合ガスを用いて、等方性エツチングの性質を有
するアノードカツプリングのエツチング装置で60
秒間追エツチングを行なつた。この追エツチング
で半導体基板表面は約100Åけずられている。 比較例 １ 本発明法と同様にRIEでPSGをドライエツチン
グした後、CF4（96％）＋O2（４％）の混合ガスを
用いて、同様にプラズマエツチングにより15秒間
追エツチングした。 比較例 ２ 本発明法と同様にRIEでPSGをドライエツチン
グしてコンタクトホールを形成した。 比較例 ３ フツ化アンモニウム：フツ酸＝10：１のエツチ
ヤントで、ウエツトエツチングしてコンタクトホ
ールを形成した。 以上の条件でそれぞれコンタクトホールを形成
した半導体装置に、シリコンをドープした厚み
6000Åのアルミニウムを蒸着し、パターニングし
て配線１７を形成して、第３図および第４図に示
す半導体装置をそれぞれ製造した。尚第３図にお
いて斜線部はコンタクトを示す。又、コンタクト
ホールは１８ａ，１８ｂ，１８ｃ，１８ｄ，１８
ｅとし、その各コンタクトホールを介して接続す
るアルミ配線を１７ａ，１７ｂ，１７ｃ，１７
ｄ，１７ｅとする。 アルミ配線１７ａと１７ｂ間の抵抗を測定し
た。この間の抵抗をＲとするとＲは下式で表すこ
とができる。 Ｒ＝2Rc＋Rs（コンタクトホール１７ａと１７ｂ間の
拡散抵抗）＋アルミ配線の抵抗（RAle）…… ここでRcはコンタクト抵抗である。 アルミ配線の抵抗は非常に小さいので式はＲ
≒2Rc＋Rsとなる。 同様に、アルミ配線１７ａと１７ｃではＲ＝
2Rc＋2Rs、アルミ配線１７ａと１７ｄではＲ＝
2Rc＋3Rs、アルミ配線１７ａと１７ｅではＲ＝
2Rc＋4Rsとなる。 以上のようにして、測定した結果を第５図に示
すようにプロツトすると、その切片として2Rcが
求まり、コンタクト抵抗を求めることができる。
このようにして、各半導体装置を測定した結果を
第１表に示す。
【表】
第１表より、明らかなように、本発明法によれ
ばコンタクト抵抗が、RIE法でのみエツチングし
たとき（比較例２）よりも約1/7、又、ウエツト
エツチングしたとき（比較例３）よりも約1/2に
減少しており、コンタクト抵抗が著しく減少して
いる。 次に、本発明法と比較例１について比較する。 前述と同様の方法で、第６図に示す半導体装置
を製造した。この第６図に示す装置はＮ型拡散領
域１１、アルミニウム配線１７の厚さは前述した
実施例と同様に製造し、コンタクトホールの大き
さは2.5×2.5μｍ、アルミニウム配線の巾は7μｍ、
コンタクトホール中心間の距離は10μｍである。 このように本発明法と、比較例１の方法で製造
した半導体装置を夫々15個づつ準備し、電流が５
ｍＡ流れるように固定して、通電状態のまま温度
150℃に保ち、経過時間に対するコンタクト抵抗
の変化を測定した。そして、抵抗値が初期抵抗値
の２倍になつたときを不良とし、1000時間までの
不良発生数のコンタクトホール加工条件による違
いを第７図に示す。 第７図に示すように、本発明法は比較例１に比
して不良発生率は少なく、信頼性が高いことが理
解できる。更に、この結果をワイブル分布を用い
て良品が不良になる時間を求めると、本発明法に
よれば820時間、比較例１においては400時間と本
発明の方が約２倍も信頼性が高い。 以上のように本発明法と比較例１とを比べると
本発明法が信頼性に対して、極めて有利なことが
わかる。 (ト) 発明の効果 以上説明したように、本発明によれば、コンタ
クト抵抗を大幅に減少することができると共に、
信頼性の高い半導体装置を提供することができ、
その工業的価値は極めて大きい。
ばコンタクト抵抗が、RIE法でのみエツチングし
たとき（比較例２）よりも約1/7、又、ウエツト
エツチングしたとき（比較例３）よりも約1/2に
減少しており、コンタクト抵抗が著しく減少して
いる。 次に、本発明法と比較例１について比較する。 前述と同様の方法で、第６図に示す半導体装置
を製造した。この第６図に示す装置はＮ型拡散領
域１１、アルミニウム配線１７の厚さは前述した
実施例と同様に製造し、コンタクトホールの大き
さは2.5×2.5μｍ、アルミニウム配線の巾は7μｍ、
コンタクトホール中心間の距離は10μｍである。 このように本発明法と、比較例１の方法で製造
した半導体装置を夫々15個づつ準備し、電流が５
ｍＡ流れるように固定して、通電状態のまま温度
150℃に保ち、経過時間に対するコンタクト抵抗
の変化を測定した。そして、抵抗値が初期抵抗値
の２倍になつたときを不良とし、1000時間までの
不良発生数のコンタクトホール加工条件による違
いを第７図に示す。 第７図に示すように、本発明法は比較例１に比
して不良発生率は少なく、信頼性が高いことが理
解できる。更に、この結果をワイブル分布を用い
て良品が不良になる時間を求めると、本発明法に
よれば820時間、比較例１においては400時間と本
発明の方が約２倍も信頼性が高い。 以上のように本発明法と比較例１とを比べると
本発明法が信頼性に対して、極めて有利なことが
わかる。 (ト) 発明の効果 以上説明したように、本発明によれば、コンタ
クト抵抗を大幅に減少することができると共に、
信頼性の高い半導体装置を提供することができ、
その工業的価値は極めて大きい。
第１図はリアクテイブ・イオン・エツチング装
置の断面模式図、第２図ａないしｄは本発明に係
るコンタクトホール形成工程を示す半導体装置の
断面図である。第３図および第４図はコンタクト
抵抗を測定するために製造した半導体装置を示し
第３図は上面図、第４図は断面図、第５図は第３
図および第４図の半導体装置のコンタクト抵抗を
測定するための特性図である。第６図はコンタク
ト抵抗の信頼性を測定するために製造した半導体
装置の断面図、第７図は経過時間と積算不良個数
を示す特性図である。 １０……半導体基板、１１……拡散領域、１２
……酸化膜、１７……配線、１８……コンタクト
ホール。
置の断面模式図、第２図ａないしｄは本発明に係
るコンタクトホール形成工程を示す半導体装置の
断面図である。第３図および第４図はコンタクト
抵抗を測定するために製造した半導体装置を示し
第３図は上面図、第４図は断面図、第５図は第３
図および第４図の半導体装置のコンタクト抵抗を
測定するための特性図である。第６図はコンタク
ト抵抗の信頼性を測定するために製造した半導体
装置の断面図、第７図は経過時間と積算不良個数
を示す特性図である。 １０……半導体基板、１１……拡散領域、１２
……酸化膜、１７……配線、１８……コンタクト
ホール。
Claims (1)
- 【特許請求の範囲】 １ 半導体基板表面上に形成された酸化膜に、ド
ライエツチングによりコンタクトホールを形成す
る半導体装置のコンタクトホール形成方法であつ
て、前記酸化膜をハロゲンをベースとしたエツチ
ング用ガスでエツチングしてコンタクトホールを
形成した後、 ヘリウム（He）：四フツ化炭素（CF4）：酸素
（O2）＝95：３：２ の混合比率で混合した混合ガスで追エツチングす
ることを特徴とする半導体装置のコンタクトホー
ル形成方法。 ２ リアクテイブ・イオン・エツチング法でコン
タクトホールを形成した後、前記混合ガスを用い
てプラズマエツチングで追エツチングすることを
特徴とする特許請求の範囲第１項に記載の半導体
装置のコンタクトホール形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21993284A JPS6197824A (ja) | 1984-10-18 | 1984-10-18 | 半導体装置のコンタクトホ−ル形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21993284A JPS6197824A (ja) | 1984-10-18 | 1984-10-18 | 半導体装置のコンタクトホ−ル形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6197824A JPS6197824A (ja) | 1986-05-16 |
| JPH0518455B2 true JPH0518455B2 (ja) | 1993-03-12 |
Family
ID=16743276
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21993284A Granted JPS6197824A (ja) | 1984-10-18 | 1984-10-18 | 半導体装置のコンタクトホ−ル形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6197824A (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4698128A (en) * | 1986-11-17 | 1987-10-06 | Motorola, Inc. | Sloped contact etch process |
| US4886765A (en) * | 1988-10-26 | 1989-12-12 | American Telephone And Telegraph Company, At&T Bell Laboratories | Method of making silicides by heating in oxygen to remove contamination |
| TW343360B (en) * | 1996-07-31 | 1998-10-21 | Applied Materials Inc | Plasma reactor process for high photoresist selectivity and improved polymer adhesion |
| US5817579A (en) * | 1997-04-09 | 1998-10-06 | Vanguard International Semiconductor Corporation | Two step plasma etch method for forming self aligned contact |
| KR100460801B1 (ko) * | 1997-07-08 | 2005-04-20 | 삼성전자주식회사 | 반도체소자제조방법 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56122129A (en) * | 1980-02-28 | 1981-09-25 | Nec Corp | Manufacture of semiconductor device |
| JPS56144542A (en) * | 1980-03-17 | 1981-11-10 | Ibm | Method of selectively reactively ion etching polycrystalline silicon for monocrsytalline silicon |
| JPS58127329A (ja) * | 1982-01-26 | 1983-07-29 | Seiko Epson Corp | 半導体基板の絶縁保護膜の蝕刻方法 |
| JPS599173A (ja) * | 1982-07-06 | 1984-01-18 | ザ・パ−キン−エルマ−・コ−ポレイシヨン | 材料を制御可能にエツチングする方法および装置 |
-
1984
- 1984-10-18 JP JP21993284A patent/JPS6197824A/ja active Granted
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56122129A (en) * | 1980-02-28 | 1981-09-25 | Nec Corp | Manufacture of semiconductor device |
| JPS56144542A (en) * | 1980-03-17 | 1981-11-10 | Ibm | Method of selectively reactively ion etching polycrystalline silicon for monocrsytalline silicon |
| JPS58127329A (ja) * | 1982-01-26 | 1983-07-29 | Seiko Epson Corp | 半導体基板の絶縁保護膜の蝕刻方法 |
| JPS599173A (ja) * | 1982-07-06 | 1984-01-18 | ザ・パ−キン−エルマ−・コ−ポレイシヨン | 材料を制御可能にエツチングする方法および装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6197824A (ja) | 1986-05-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4376672A (en) | Materials and methods for plasma etching of oxides and nitrides of silicon | |
| US4528066A (en) | Selective anisotropic reactive ion etching process for polysilicide composite structures | |
| JP3027951B2 (ja) | 半導体装置の製造方法 | |
| US6461976B1 (en) | Anisotropic etch method | |
| US6613691B1 (en) | Highly selective oxide etch process using hexafluorobutadiene | |
| US6222257B1 (en) | Etch stop for use in etching of silicon oxide | |
| Shibano et al. | Etching yields of SiO2 by low energy CF x+ and F+ ions | |
| WO1999021218A1 (en) | Self-aligned contact etch using difluoromethane and trifluoromethane | |
| KR100782632B1 (ko) | 절연막의 에칭 방법 | |
| JPS58168276A (ja) | バイポ−ラ・トランジスタの製造方法 | |
| US3419761A (en) | Method for depositing silicon nitride insulating films and electric devices incorporating such films | |
| US6372634B1 (en) | Plasma etch chemistry and method of improving etch control | |
| US5425843A (en) | Process for semiconductor device etch damage reduction using hydrogen-containing plasma | |
| JPH0518455B2 (ja) | ||
| JPH0133933B2 (ja) | ||
| JP2858383B2 (ja) | 半導体装置の製造方法 | |
| US3580749A (en) | Method and apparatus for selective etching of insulating layers | |
| JP2865517B2 (ja) | Ｔｉ／ＴｉＮ／Ｗ膜のドライエッチング方法 | |
| US7173339B1 (en) | Semiconductor device having a substrate an undoped silicon oxide structure and an overlaying doped silicon oxide structure with a sidewall terminating at the undoped silicon oxide structure | |
| JPS5935451A (ja) | 層間絶縁膜の形成方法 | |
| JPH0226025A (ja) | コンタクトホールの形成方法 | |
| US20050236366A1 (en) | Use of C2F6 gas to gain vertical profile in high dosage implanted poly film | |
| Cernica et al. | Polysilicon gate dry etching process optimization in CMOS technologies | |
| JPH04184926A (ja) | 絶縁膜のプラズマエッチング方法 | |
| JPS6245022A (ja) | 半導体装置の製造方法 |