JPS6195429A - リセツト信号自己検証方式 - Google Patents
リセツト信号自己検証方式Info
- Publication number
- JPS6195429A JPS6195429A JP59216054A JP21605484A JPS6195429A JP S6195429 A JPS6195429 A JP S6195429A JP 59216054 A JP59216054 A JP 59216054A JP 21605484 A JP21605484 A JP 21605484A JP S6195429 A JPS6195429 A JP S6195429A
- Authority
- JP
- Japan
- Prior art keywords
- time
- time constant
- circuit
- level
- reset signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はマイクロコンピュータシステムの電源投入時に
発生されるリセット信号をシステム自身で検証する自己
検証方式に関する。
発生されるリセット信号をシステム自身で検証する自己
検証方式に関する。
パーソナルコンピュータ等のマイクロコンピュータシス
テム（マイコン）では電源投入時にマイクロプロセッサ
、ＲＡＭ、カウンタ、レジスタ類をクリアする（初期状
態に戻す）ためのリセット信号を発生するパワーオン・
リセット回路が設けられている。通常、このパワーオン
・リセット回路は電源投入後所定の時間経過後にリセッ
ト解除するように動作するが、さらに例えば厘体の後面
パネルに設けられたりセラ）６０を手動操作することに
よってもシステムをリセットし、所定の時間後にリセッ
ト解除出来るようになっている。
テム（マイコン）では電源投入時にマイクロプロセッサ
、ＲＡＭ、カウンタ、レジスタ類をクリアする（初期状
態に戻す）ためのリセット信号を発生するパワーオン・
リセット回路が設けられている。通常、このパワーオン
・リセット回路は電源投入後所定の時間経過後にリセッ
ト解除するように動作するが、さらに例えば厘体の後面
パネルに設けられたりセラ）６０を手動操作することに
よってもシステムをリセットし、所定の時間後にリセッ
ト解除出来るようになっている。
今、マイコンの製造ラインでの試験を考えた場合、前述
の後面パネルのりセット端子（外部リセット端子）にあ
られれるリセット信号を検証（チェック）することが行
われる。通常このチェックは外部に別個に設けられた電
源を用いてシステムとは別個に起動する回路（テスター
）により行われる。即ち、システムから取り出されたリ
セット信号の立上りによって点灯する発光素子（ＬＥＤ
）を目視確認することにより行われる。
の後面パネルのりセット端子（外部リセット端子）にあ
られれるリセット信号を検証（チェック）することが行
われる。通常このチェックは外部に別個に設けられた電
源を用いてシステムとは別個に起動する回路（テスター
）により行われる。即ち、システムから取り出されたリ
セット信号の立上りによって点灯する発光素子（ＬＥＤ
）を目視確認することにより行われる。
上記のチェック方式にあってはりセント信号のチェック
のために、システムは別個に少なくとも電源と、ランチ
回路とテストＣＰＵからなるテスターを必要とする。こ
の場合、ランチ回路に入力されたリセット信号（Ｌレベ
ル）は電源投入後リセット解除（Ｈレベル）になるまで
所定の時間保持されＨレベルに切替わるとＱ出力をテス
トＣＰＵに送出する。この時ＬレベルからＨレベルに９
ＪＶわる時点に応答してＬＥＤが点灯されるようになっ
ており、この点灯をｌ＋１認することによりリセット信
号が正常に動作しているか否か確認する。
のために、システムは別個に少なくとも電源と、ランチ
回路とテストＣＰＵからなるテスターを必要とする。こ
の場合、ランチ回路に入力されたリセット信号（Ｌレベ
ル）は電源投入後リセット解除（Ｈレベル）になるまで
所定の時間保持されＨレベルに切替わるとＱ出力をテス
トＣＰＵに送出する。この時ＬレベルからＨレベルに９
ＪＶわる時点に応答してＬＥＤが点灯されるようになっ
ており、この点灯をｌ＋１認することによりリセット信
号が正常に動作しているか否か確認する。
しかしながら、この方式では車にリセット信号の立上り
のみをチェックしており立上りのタイミングについては
チェックすることができない。
のみをチェックしており立上りのタイミングについては
チェックすることができない。
〔問題点を解決するための手段及び作用〕本発明は上述
の問題点を解消したリセット信号の自己検証方式であっ
て、従来外部のテスター等により行われていたりセット
信号のチェックをマイコンシステム自身で行うことが出
来るようにした検証方式を提供するものであり、その手
段は、電源投入時に発生されるリセット信号に基づいて
立上り、所定のパルス幅を有するパルス信号を出力する
手段と、該電源投入に基づいて立上り、所定の時定数を
有する第１の時定数回路と、該電源投入に基づいて立上
り、該第１の時定数回路の時定数よりも大なる時定数を
有する第２の時定数回１路と、該第１および第２の時定
数回路の各々の出力を入力する排他的ＮＯＲ回路とを設
け、該リセット信号の検証を該パルス信号の立上りが該
第１の時定数と該第２の時定数の間に存在することを検
証することにより行うことを特徴とする。
の問題点を解消したリセット信号の自己検証方式であっ
て、従来外部のテスター等により行われていたりセット
信号のチェックをマイコンシステム自身で行うことが出
来るようにした検証方式を提供するものであり、その手
段は、電源投入時に発生されるリセット信号に基づいて
立上り、所定のパルス幅を有するパルス信号を出力する
手段と、該電源投入に基づいて立上り、所定の時定数を
有する第１の時定数回路と、該電源投入に基づいて立上
り、該第１の時定数回路の時定数よりも大なる時定数を
有する第２の時定数回１路と、該第１および第２の時定
数回路の各々の出力を入力する排他的ＮＯＲ回路とを設
け、該リセット信号の検証を該パルス信号の立上りが該
第１の時定数と該第２の時定数の間に存在することを検
証することにより行うことを特徴とする。
第１図は本発明によるリセント信号自己検証方弐を実施
する装置の回路図を示す。第１図において、ｌは抵抗Ｒ
ａ、容■ＣａおよびダイオードＤａを具備する第１の時
定数回路、２は抵抗Ｒｂ。
する装置の回路図を示す。第１図において、ｌは抵抗Ｒ
ａ、容■ＣａおよびダイオードＤａを具備する第１の時
定数回路、２は抵抗Ｒｂ。
容量ｃｂおよびダイオードＤｂを具備する第２の時定数
回路、３は排他的ＮＯＲ回路、および４はラッチ回路で
ある。また、Ｖｃｃは試験されるシステム側からの電源
入力、ＲＥＳＥＴは同じくシステム側から取り出される
リセット信号、Ａ、 Ｂは第１および第２の時定数回
路１，２の出力、Ｃは排他的ＮＯＲ回路３の出力、Ｑは
ランチ回路４の出力をそれぞれ示す、このような構成に
おいて、第１の時定数回路の時定数Ｒａ−Ｃａと第２の
時定数回路の時定数Ｒｂ−Ｃｂとは異なる値となるよう
に設定される。本実施例ではＲａ−Ｃａ＜Ｒｂ−Ｃｈに
設定されている。以下この回路の動作を第２図に示すタ
イミングチャートを参照しつつ説明する。
回路、３は排他的ＮＯＲ回路、および４はラッチ回路で
ある。また、Ｖｃｃは試験されるシステム側からの電源
入力、ＲＥＳＥＴは同じくシステム側から取り出される
リセット信号、Ａ、 Ｂは第１および第２の時定数回
路１，２の出力、Ｃは排他的ＮＯＲ回路３の出力、Ｑは
ランチ回路４の出力をそれぞれ示す、このような構成に
おいて、第１の時定数回路の時定数Ｒａ−Ｃａと第２の
時定数回路の時定数Ｒｂ−Ｃｂとは異なる値となるよう
に設定される。本実施例ではＲａ−Ｃａ＜Ｒｂ−Ｃｈに
設定されている。以下この回路の動作を第２図に示すタ
イミングチャートを参照しつつ説明する。
第２に示すように、時間１．において電源Ｖｃｃが入力
されると、時定数の差によって第１の時定数回路１の出
力はＡのように第２の時定数回路２の出力はＢのように
なる。時間ｔ１とむ２の間では排他的ＮＯＲ回路３の両
方の入力にＨレベルが入力されるのでその出力はＣのよ
うにＨレベルとなる。一方、時間ＬｚとＬ４の間では出
力ＡはＬレベルとなり出力Ｂは依然としてＨレベルであ
るために出力ＣはＬレベルとなる。さらに時間ｔ４以後
では出力Ａ、ＢともＬレベルとなるために出力ＣはＨレ
ベルとなる。
されると、時定数の差によって第１の時定数回路１の出
力はＡのように第２の時定数回路２の出力はＢのように
なる。時間ｔ１とむ２の間では排他的ＮＯＲ回路３の両
方の入力にＨレベルが入力されるのでその出力はＣのよ
うにＨレベルとなる。一方、時間ＬｚとＬ４の間では出
力ＡはＬレベルとなり出力Ｂは依然としてＨレベルであ
るために出力ＣはＬレベルとなる。さらに時間ｔ４以後
では出力Ａ、ＢともＬレベルとなるために出力ＣはＨレ
ベルとなる。
リセット信号は時間ｔ３においてＬレベルからＨレベル
に立上るが、この時間１．が時間ｔ２とむ、の間になる
ように各々の時定数Ｒａ−ＣａおよびＲｂ−Ｃｂを設定
する。ラッチ回路４はリセット信号ＲＥＳＥＴの立上り
を検知してσ出力をＣＰＵに出力する。
に立上るが、この時間１．が時間ｔ２とむ、の間になる
ように各々の時定数Ｒａ−ＣａおよびＲｂ−Ｃｂを設定
する。ラッチ回路４はリセット信号ＲＥＳＥＴの立上り
を検知してσ出力をＣＰＵに出力する。
本発明によれば、リセット信号の立上りを目視によりチ
ェックするのみならず、その立上りタイミングをもシス
テム自身により自己検証することができる。
ェックするのみならず、その立上りタイミングをもシス
テム自身により自己検証することができる。
第１図は本発明によるリセ・７）信号自己検証方式を実
施する装置の一実施例回路図、および第２図は第１図回
路の各点における信号タイミングチャートである。 （符号の説明） ｌ・・・第１の時定数回路、 ２・・・第２の時定数回路、 ３・・・排他的ＮＯＲ回路、 ４・・・ランチ回路。
施する装置の一実施例回路図、および第２図は第１図回
路の各点における信号タイミングチャートである。 （符号の説明） ｌ・・・第１の時定数回路、 ２・・・第２の時定数回路、 ３・・・排他的ＮＯＲ回路、 ４・・・ランチ回路。
Claims (1)
- １、電源投入時に発生されるリセット信号に基づいて立
上り、所定のパルス幅を有するパルス信号を出力する手
段と、該電源投入に基づいて立上り、所定の時定数を有
する第１の時定数回路と、該電源投入に基づいて立上り
、該第１の時定数回路の時定数よりも大なる時定数を有
する第２の時定数回路と、該第１および第２の時定数回
路の各々の出力を入力する排他的ＮＯＲ回路とを設け、
該リセット信号の検証を、該パルス信号の立上りが該第
１の時定数と該第２の時定数の間に存在することを検証
することにより行うことを特徴とするリセット信号自己
検証方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59216054A JPS6195429A (ja) | 1984-10-17 | 1984-10-17 | リセツト信号自己検証方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59216054A JPS6195429A (ja) | 1984-10-17 | 1984-10-17 | リセツト信号自己検証方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6195429A true JPS6195429A (ja) | 1986-05-14 |
Family
ID=16682559
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59216054A Pending JPS6195429A (ja) | 1984-10-17 | 1984-10-17 | リセツト信号自己検証方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6195429A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63164710A (ja) * | 1986-12-26 | 1988-07-08 | Mitsubishi Electric Corp | 半導体装置 |
-
1984
- 1984-10-17 JP JP59216054A patent/JPS6195429A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63164710A (ja) * | 1986-12-26 | 1988-07-08 | Mitsubishi Electric Corp | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6195429A (ja) | リセツト信号自己検証方式 | |
| JP2618669B2 (ja) | 半導体集積回路装置のテストモード設定回路 | |
| DE60035318D1 (de) | Integrierte Halbleiterschaltung, Flüssigkristallvorrichtung, elektronisches Gerät und Verfahren zur integrierten Halbleiterschaltungsregelung | |
| US10860408B2 (en) | Integrity monitor peripheral for microcontroller and processor input/output pins | |
| JP2598088B2 (ja) | 処理装置の簡易ステップ評価装置 | |
| JPH11136109A (ja) | パワーオンリセット回路 | |
| JPS6195428A (ja) | リセツト信号自己検証方式 | |
| JPS58176725A (ja) | 集積回路 | |
| TWI640793B (zh) | 電源鍵測試系統與方法 | |
| JP2001273274A (ja) | 半導体集積回路およびそのテストモード設定回路 | |
| JPH0455774A (ja) | 同期型ｆｆ間のオーバディレイテスト方式 | |
| JPH01154546A (ja) | 端子開放検出回路半導体装置 | |
| JP2501666Y2 (ja) | ユニット２重化装置 | |
| JPH0484782A (ja) | テスト回路 | |
| KR101409086B1 (ko) | 입력 정전압 상태 판단 회로 | |
| JPS61101802A (ja) | 非常停止信号入力回路 | |
| SU1562864A1 (ru) | Устройство дл функционально-параметрического контрол логических элементов | |
| JPH01241665A (ja) | マルチプロセッサ・システムのリセット方式 | |
| JPS5663613A (en) | Operation check circuit of magnetic flux control unit | |
| JPH04238275A (ja) | 電気回路テスト方法 | |
| JPS6368940A (ja) | マイクロプロセツサの異常検出・リセツト回路 | |
| SE8803198D0 (sv) | Instrument for kontroll av ic-kretsar | |
| JPH1090363A (ja) | スキューキャリブレーション装置 | |
| JPS6124324A (ja) | デイジタルタイマの点検回路 | |
| JPS58213260A (ja) | 複数パルス検出回路 |