JPH04238275A - 電気回路テスト方法 - Google Patents

電気回路テスト方法

Info

Publication number
JPH04238275A
JPH04238275A JP3005489A JP548991A JPH04238275A JP H04238275 A JPH04238275 A JP H04238275A JP 3005489 A JP3005489 A JP 3005489A JP 548991 A JP548991 A JP 548991A JP H04238275 A JPH04238275 A JP H04238275A
Authority
JP
Japan
Prior art keywords
electric circuit
time
output signal
expected value
input signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3005489A
Other languages
English (en)
Inventor
Masaaki Hasegawa
雅昭 長谷川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC IC Microcomputer Systems Co Ltd
Original Assignee
NEC IC Microcomputer Systems Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC IC Microcomputer Systems Co Ltd filed Critical NEC IC Microcomputer Systems Co Ltd
Priority to JP3005489A priority Critical patent/JPH04238275A/ja
Publication of JPH04238275A publication Critical patent/JPH04238275A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Tests Of Electronic Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は電気回路テスト方法に関
し、特に電気回路における入出力特性をテストする電気
回路テスト方法に関する。
【0002】
【従来の技術】従来の電気回路テスト方法としては、入
力信号に対応して、当該電気回路が所定の入出力特性に
沿って、期待通りの動作が行われているか否かをテスト
する方法として、入力信号に対して出力される出力信号
と、期待する出力信号の変化を表わす期待値とを比較照
合することにより行われている。このテスト方法の具体
的な方法については、以下、図2(a)、(b)、(c
)および(d)に示される、従来の電気回路テスト方法
におけるタイム・チャートを参照して説明する。
【0003】図2(a)、(b)、(c)および(d)
は、それぞれ入力信号105、出力信号106、期待値
107および比較照合位置108を示しており、入力信
号105におけるテスト周期t0 の開始よりt5 の
時間経過後において、入力信号105がLレベルからH
レベルに変化し、それに伴ない電気回路の動作に対応し
て、出力信号106がt1 の時間経過後に変化して出
力されている。この場合における期待値107は、テス
ト周期t0 の開始時点において設定される。次いで、
入力信号105に応じて、出力信号106の変化が完了
するのに十分な時間t3 の経過後の比較照合位置10
8において、出力信号107と期待値108の比較照合
が行われ、電気回路として、期待通りの動作が行われた
か否かが判定されている。
【0004】
【発明が解決しようとする課題】上述した従来の電気回
路テスト方法においては、周囲温度および電源電圧等の
テスト条件が変化することにより、入力信号105によ
って生じる出力信号106における変化が終了するまで
の時間t1 が大きくなり、その変化が、次のテスト周
期t4 にずれ込むという欠点があり、また、テスト周
期t0 が短く、テスト周期t0 内において電気回路
の動作が完了しない場合には、次のテスト周期t4以降
において比較照合を行う期待値107を別途に設定しな
ければならず、テスト条件およびテスト周期等によって
、期待値107を複数用意しなければならないという欠
点がある。
【0005】
【課題を解決するための手段】本発明の電気回路テスト
方法は、試験用の入力信号に対応する出力信号の変化値
と、期待する出力信号の変化値を表わした期待値とを比
較照合する電気回路テスト方法において、前記比較照合
に対応する比較照合位置を設定する参照基準位置として
、前記電気回路に対するテスト用の入力信号の立上り位
置Tを選定する手順と、前記入力信号に対応して、前記
電気回路より出力される出力信号の変化として表われる
であろうと予測される時間(T+t3 )に対応する時
間位置を、前記比較照合位置として設定する手順と、前
記比較照合位置の設定に対応して、前記期待値の時間位
置を(T+t3)に対応する時間位置に設定する手順と
、前記入力信号に対応して、前記電気回路から出力され
る出力信号の変化する時間位置(T+t1 )を検出し
、前記比較照合位置(T+t3 )に対応する時間位置
において、この出力信号の変化する時間位置(T+t1
 )と前記期待値の時間位置(T+t3 )とを比較照
合して、t1 ≦t3 である場合には当該電気回路の
動作は正常であると判断し、t1 >t3 である場合
には当該電気回路の動作が正常でないと判断する手順と
、を含むことを特徴としている。
【0006】
【実施例】次に、本発明について図面を参照して説明す
る。
【0007】図1(a)、(b)、(c)および(d)
は、本発明の一実施例における、入力信号101、出力
信号102、期待値103および比較照合位置104を
示すタイム・チャートである。
【0008】図1(a)、(b)、(c)および(d)
において、入力信号101に対応する出力信号102と
、期待値103との比較照合位置104としては、回路
動作の基準となる信号の入力信号101の立上り位置を
基準位置として設定し、この基準位置に対して、入力信
号101に応じて電気回路が動作し、出力信号102の
変化として出力されるまでに要するものと予測される時
間t3を加えた位置としている。この比較照合位置10
4に合わせて、期待値103においても、比較照合位置
104と同様に時間t3 の遅れ時間201(図1(d
)参照)を加えて、比較照合用として用いるものとして
いる。
【0009】図1(a)、(b)、(c)および(d)
においては、予測される時間t3 よりも実際の出力信
号102の変化する時間t1 が、時間t2 だけ早く
表われており、予め設定された比較照合位置104にお
いては、出力信号102と期待値103とは、明らかに
一致するものとなっており、この場合には、テスト対象
の電気回路は正常であると判断される。また、予測され
た時間t3 よりも、出力信号102の変化する時間t
1 の方が遅い場合には、出力信号102と期待値10
3とは、明らかに不一致となる。この場合は、電気回路
の動作は正常ではないものと判断される。また、入力信
号101の1周期t0 、即ち、テスト周期を超過して
、次のテスト周期において出力信号101が変化しても
、テスト周期t0 において比較照合を行うものとして
作成された期待値103が、そのまま期待値として使用
することが可能となるため、テスト条件およびテスト周
期に変化が生じても、1本の期待値103のみを使用す
ることにより、電気回路のテストを行うことが可能とな
る。
【0010】なお、以上の説明においては、1本の入力
信号と、1本の出力信号とを対象として、二つ目のテス
ト周期まで出力信号の変化時間が要するものとして、テ
ストのタイム・チャートについての説明をしているが、
本発明は、このような条件に限定されるものではなく、
複数の入力信号、複数の出力信号および複数の比較照合
位置に対応する場合においても、出力信号の変化時間が
最初のテスト周期内に収まり、または3番目のテスト周
期となるようなテスト条件およびテスト周期が設定され
る場合においても、同様に有効に適用されることは云う
までもない。
【0011】
【発明の効果】以上説明したように、本発明は、電気回
路のテスト方法として、テスト条件およびテスト周期等
における変化に関せず、出力信号の比較対象となる期待
値として、1本の期待値を使用するのみにて、電気回路
のテストを行うことができるという効果がある。
【図面の簡単な説明】
【図1】本発明の一実施例におけるタイム・チャートを
示す図である。
【図2】従来例におけるタイム・チャートを示す図であ
る。
【符号の説明】
101,105    入力信号 102,106    出力信号 103,107    期待値 104,108    比較照合位置 201    遅れ時間

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】  試験用の入力信号に対応する出力信号
    の変化値と、期待する出力信号の変化値を表わした期待
    値とを比較照合する電気回路テスト方法において、前記
    比較照合に対応する比較照合位置を設定する参照基準位
    置として、前記電気回路に対するテスト用の入力信号の
    立上り位置Tを選定する手順と、前記入力信号に対応し
    て、前記電気回路より出力される出力信号の変化として
    表われるであろうと予測される時間(T+t3 )に対
    応する時間位置を、前記比較照合位置として設定する手
    順と、前記比較照合位置の設定に対応して、前記期待値
    の時間位置を(T+t3 )に対応する時間位置に設定
    する手順と、前記入力信号に対応して、前記電気回路か
    ら出力される出力信号の変化する時間位置(T+t1 
    )を検出し、前記比較照合位置(T+t3 )に対応す
    る時間位置において、この出力信号の変化する時間位置
    (T+t1 )と前記期待値の時間位置(T+t3 )
    とを比較照合して、t1 ≦t3 である場合には当該
    電気回路の動作は正常であると判断し、t1 >t3 
    である場合には当該電気回路の動作が正常でないと判断
    する手順と、を含むことを特徴とする電気回路テスト方
    法。
JP3005489A 1991-01-22 1991-01-22 電気回路テスト方法 Pending JPH04238275A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3005489A JPH04238275A (ja) 1991-01-22 1991-01-22 電気回路テスト方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3005489A JPH04238275A (ja) 1991-01-22 1991-01-22 電気回路テスト方法

Publications (1)

Publication Number Publication Date
JPH04238275A true JPH04238275A (ja) 1992-08-26

Family

ID=11612662

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3005489A Pending JPH04238275A (ja) 1991-01-22 1991-01-22 電気回路テスト方法

Country Status (1)

Country Link
JP (1) JPH04238275A (ja)

Similar Documents

Publication Publication Date Title
KR100506777B1 (ko) 반도체 테스트 시스템을 위한 글리치 검출
JPH04238275A (ja) 電気回路テスト方法
JP2001273794A (ja) フェイル前情報取得回路およびその取得方法
EP0424825B1 (en) Method for measuring DC current/voltage characteristic of semi-conductor device
US6396256B1 (en) Power supply slew time testing of electronic circuits
JP3519329B2 (ja) 半導体試験装置
JPH05297061A (ja) 半導体集積回路
RU2024888C1 (ru) Устройство для проверки аппаратов токовой защиты
JP3061972B2 (ja) タイミング検証モデル
JP2606208Y2 (ja) ワイヤーハーネス試験装置
JPH0267976A (ja) メモリ試験装置
JP2000162290A (ja) 半導体試験装置
JP2001051021A (ja) Icテスタ
JPH04249779A (ja) 半導体のテスト装置
JPH06186304A (ja) 組み込み型ramテスト回路
JPS60231186A (ja) 自己テスト回路
JPH0377079A (ja) 半導体検査装置
JPH05249190A (ja) Lsi用テスタ
JPH02269984A (ja) 部品実装プリント基板試験方法
JPH04240580A (ja) 半導体集積回路のテスト方法
JPS63113372A (ja) ダイオ−ドの機能自動試験装置
JP2000097996A (ja) 半導体試験装置
JPH01248071A (ja) 半導体試験装置
JPH10124543A (ja) 論理回路のシミュレーション方法及びその装置
JPS6124324A (ja) デイジタルタイマの点検回路