JPS6194576A - サ−ボ装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

産業上の利用分野 本発明は回転体の回転速度あるいは直線移動体の移動速
度か所望値になるように制御するサーボ装置に関する。 従来例の構成とその問題点 従来よりモータ、リニアモータなどの回転体もしくは直
線移動体の移動速度（回転体の場合には回転速度が移動
速度になる。）を所望の値に制御する方法として、回転
体あるいは直線移動体に連結されてその移動速度に応じ
た周波数や電圧を有する出力信号を発生する速度発電機
を利用するものが主流を占めてきた。 いわゆるタコジェネレータ・サーボと呼ばれるものがこ
れに該当し、出力信号の利用形態の観点から大別すると
、電圧検出方式と、周波数もしくは周期検出方式の２通
りに分けることができる。 電圧検出方式には、多くの速度発電機、例えば発電コイ
ルを有する速度発電機の出力交流信号の振幅が移動速度
に応じて変化するのを利用して、この出力交流信号かあ
らかじめ定められた電圧に達したときにスイッチングト
ランジスタを動作させてコンデンサの充電電荷を放電さ
せ、一方、前記スイッチングトランジスタがオフ状態に
あるときには定抵抗によって前記コンデンサに充電を行
なうように構成することによって移動速度に依存した誤
差電圧を得る方法や（例えば、特公昭５８−６３９２号
に示されている。）、速度発電機の出力交流信号を整流
して誤差電圧を得る方法、速度発電機の発電電圧をその
まま用いる方法（例えば、米国特許第２９０５８７６号
に示されている方法が該当し、この例ではチョッパを用
いて制御される直流モータの非通電期間に、前記直流モ
ータが速度発電機として利用されている。）などがある
。 しかしながら、いずれの場合も速度発電機の発電電圧を
速度情報として用いるため、周囲温度の変化や経時変化
、経年変化に対しての安定性か低く、簡易的なサーボ装
置にしか用いることができなかった。 これに対して周波数あるいは周期検出方式は速度発電機
の出力信号の周波数もしくは繰り返し周期のみを速度情
報として用いるため、特に一連の処理がディジタル化さ
れたサーボ装置（例えば、特公昭５３−１９７４６号、
あるいは米国特許第３８３６７６６号に示されている。 ）ではきわめて高い安定性が得られるという利点があっ
た。 ところで、この周波数あるいは周期検出方式は矩形波信
号になるまでに十分増幅された速度発電機の出力信号の
所定のエツジが速度情報を有しているものとみなして誤
差出力信号を発生する。 例えば代表的な周期検出方式においては、増幅後の速度
発電機の出力信号のリーディングエツジ（前縁）から次
のリーディングエツジまでの期間にクロックパルスを計
数することによって、移動体の移動速度に依存した計数
値を得て、この計数値をもとにパルス幅変調信号（チョ
ッパ型の駆動法を採る場合に使用される。）を作り出し
たり１、　　あるいは前記計数値をアナログ電圧に変換
したりして誤差出力を得ている。 したかつて、より分解能の高い制御を実現しようとする
と、エツジの数を増加させてやる必要かある。 例えば、モータの１回転に１サイクルの交流信号を発生
する交流発電機の出力信号をもとに、このモータの速度
制御を行なう場合、従来から用いられてきた方法ではモ
ータの１回転の間に数回以上の速度情報を得て、それに
よって制御を行なうのは不可能であり、速度発電機の出
力信号を増幅して得られる矩形波信号のリーディングエ
ツジとトレイリングエツジ（後縁）の両方を利用するこ
とによって、かろうじて速度情報の得られる間隔か２分
の１になるにすぎなかった。 また、ＰＬＬ　（フェイズ・ロックド・ループ）を用、
いて速度発電機の出力信号の周波数を逓倍する方法（米
国特許第４１１４０７５号に示されている。）や、速度
発電機にπ／２だけ位相の異なる２種類の交流信号を発
生させて実質的に４倍の周波数を有する速度検出信号を
得る方法（例えば、特公昭５Ｂ−６１６５号公報に示さ
れている。）が試みられてきだか、前者の方法で得られ
た逓倍信号が有する速度情報は原信号が有している速度
情報のみに依存するため、制御の分解能を高めるという
目的に対しては何の効果もなく、後者の方法では、速度
発電機の構造が複雑になるわりには先に説明した速度発
電機の出力信号のリーディングエツジとトレイリングエ
ツジの両方を用いる方法に比べて、分解能がわずか２倍
にしか向上せず、あまり合理的ではなかった。 このため、従来は速度発電機の出力周波数そのものを高
くする努力が払われてきた。 しかしながら、速度発電機の出力周波数を高くするにし
ても、２倍、４倍、・・・・の割合で高くしなければ大
きな効果は望めず、その結果、速度発電機の構造が複雑
になったり（例えばフォトマスクエｙテングにより形成
された速度検出用トラックにレーザビームを照射してそ
の反射光を検出するような構成を採ることによって、速
度発電機の周波数は飛躍的に高くなる反面、その構造は
きわめて複雑なものとなってしまう。）、速度発電機の
構成部品を高い精度で加工する必要が生じ、多くの問題
があった。 発明の目的 本発明は速度発電機の出力周波数を高くすることなしに
、より分解能の高い制御を行なうことのできるサーボ装
置を実現せんとするものである。 発明の構成 本発明のサーボ装置は、あらかじめ設定された少なくと
も２通りの出力電圧を発生する電圧源と、前記電圧源の
出力とモータの回転子やりニアモータの移動子などの移
動体の速度情報を有する交流信号の電位を比較して前記
交流信号の半周期の間に２回以上の出力信号を発生する
比較器と、基準クロック信号を計数するカウンタと、前
記比較器の出力信号が発生した時点の前記カウンタの計
数値を格納するメモリ手段と、前記計数値から誤差出力
を算出する演算器と、前記誤差出力に基づ′いて前記移
動体に駆動電力を供給する駆動手段と、前記交流信号の
少なくとも半周期にわたって前記比較器の出力信号の発
生時刻の正規値からの偏位を算出し、その算出結果から
各計測時点において前記演算器に誤差出力の補正を行な
わせる誤差出力補正手段を具備したことを特徴とするも
のである。 実施例の説明 以下、本発明の実施例について図面を参照しながら説明
する。 第１図は本発明の一実施例を示したブロックダイアグラ
ムであり、モータ１に連結された速度発電機（一般に周
波数発電機あるいは単にｙＧと呼ばれる。）２の出力は
電圧制御増幅器（図中においてはｖＣＡなる略記号で示
されている。）３によって一定振幅になるまで増幅され
た後に波形整形器（図中においてはＷＳなる略記号で示
されている。）４によって矩形波になるまで増幅され、
前記波形整形器４の出力はチャンネルセレクタ５にリセ
ット信号として供給されている。 前記チャンネルセレクタ６は、主にプログラマブル電圧
源６のチャンネル選択信号と、ランダムアクセスメモリ
（以下、ＲＡＭと略す。）７のアドレス選択信号を発生
し、これらの選択信号はコントロールバス８を介して前
記プログラマブル電圧源６と前記ＲＡＭ了に供給される
。 また、前記電圧制御増幅器３の出力は振幅コントローラ
９に供給され、その振幅か一定になるように前記振幅コ
ントローラ９によって前記電圧制御増幅器３の利得が調
節されるとともに、前記波形整形器４の出力はオフセッ
トコントローラ１゜に供給されて、その矩形波出力信号
のデユーティが５０−５０になるように前記電圧制御増
幅器３の入力段のオフセットが調節される。 このようにして振幅ならびにオフセットか調節された前
記電圧制御増幅器３の出力信号は第１の比較器（図中に
おいてはＣＭＰｌなる略記号で示されている。）１１の
非反転入力端子１１ａと、第２の比較器（図中において
はＣＭＰ２なる略記号で示されている。）１２の反転入
力端子１２ｂに供給されている。 さらに、前記比較器１１０反転入力端子１１１）には前
記プログラマブル電圧源６の上側出力端子６ａからの出
力信号か供給されるとともに前記比較器１２の非反転入
力端子１２＆には前記プログラマブル電圧源６の下側出
力端子６ｂからの出力信号が供給され、それぞれの比較
器において前記電圧制御増幅器３の出力信号との電圧比
較か行なわれ、比較出力信号は前記チャンネルセレクタ
５にチャンネル更新信号として供給されている。 一方、水晶発振子１３を有する発振器１４の出力はクロ
ック信号としてカウンタ１６に供給され、前記カウンタ
１５の最上位ビット（以下、ＭＳＢと略す。）から最下
位ビット（以下、ＬＳＢと略す。）までの出力かデータ
バス１６を介してテンポラリレジスタ１７に供給され、
前記テンポラリレジスタ１７の出力はデータバス１８を
介して論理演算ユニット（以下、ムＬＵなる略記号で示
す。）１９と、前記ＲＡＭ７を結ぶ双方向のデータバス
２０に供給され、前記ＡＬＵ１９の出力はデータバス２
１を介してラッチ２２に供給されている。 前記ラッチ２２の出力はデータバス２３を介してディジ
タル−アナログ変換器２４に供給され、前記ティシタル
ーアナログ変換器２４の出力は電力増幅器（図中におい
てはＰＡなる略記号で示されている。）２５によって増
幅されて前記モータ１に、駆動電力として供給されてい
る。 さらに、前記チャンネルセレクタ５からは前記コントロ
ールバス８を介してタイミングコントローラ２６にトリ
ガ信号とコントロール信号か供給され、前記波形整形器
４からも前記タイミングコントローラ２６に出力信号が
供給され、前記タイミングコントローラ２６からのコン
トロール信号は前記テンポラリレジスタ１７に供給され
るとともに、コントロールバス２７を介してパスセレク
タ２８に供給され、コントロールバス２９を介して前記
ＲＡＭ７に供給されている。 また、前記タイミングコントローラ２６と前記ＡＬＵ１
９の間には双方向のコントロールバス３Ｑが接続されて
いる。 なお、前記チャンネルセレクタ６の出力信号はコントロ
ールバス８を介していったん前記パスセレクタ２８に供
給され、前記パスセレクタ２８の出力信号がコントロー
ルバス３１を介して前記ＲＡＭ７に供給されているが、
前記パスセレクタ２８は入力切り換え機能を有する中継
器として動作し、前記コントロールバス２７を介して前
記タイミングコントローラ２６からコントロールテータ
が送出されたときには前記コントローラノくス８側の入
力を遮断して前記コントロールバス２７側の入力を前記
コントロールバス３１に送出するが、それ以外の通常動
作時においては、常に前記コントロールバス８の信号が
そのまま前記コントロールバス３１に送出される。 前記タイミングコントローラ２６は、トリガ信号か入力
されたときに前記カウンタ１５のカウント値を前記テン
ポラリレジスタ１７に転送させるとともに、前記ＲＡＭ
７に格納されている前回のカウント値と、同じく前記Ｒ
ＡＭ７に格納されている速度制御のだめの所望値との演
算を前記ＡＬＵ１９に行なわせしめ、演算結果を前記ラ
ッチ２２に転送させた後に前記テンポラリレジスタ１７
に格納されているカウント値を前記ＲＡＭ７に転送させ
るシーケンサとして動作するか、モータ１の起動時には
、′後述するように、前記電圧制御増幅器３の出力信号
の少なくとも半周期にわたって前記チャンネルセレクタ
５゛からのトリガ信号の発生時刻の正規値からの偏位を
前記ＡＬＵ１９に算出させ、その結果を前記ＲＡＭ７の
初期誤差格納エリアに格納ぐせる機能も有している。 さて、第２図は電圧制御増幅器３の具体的な構成例を示
した回路結線図で、入力端子３ｑ、３ｂはそれぞれ第１
図の速度発電機２の出力信号とオフセットコントローラ
１０の出力信号が供給される入力端子であり、入力端子
３ｄは第１図の撮幅コントローラ９の出力信号が供給さ
れる入力端子であり、端子Ｖｃｃはプラス側給電端子で
ある。 第２図に示された電圧制御増幅器では第１の差動増幅器
３０１．第２０差動増幅器３０２．第３の差動増幅器３
０３がその中心をなし、第４の差動増幅器３０４は前記
入力端子３ｄに供給されるオフセントコントローラから
の誤差電圧に依存したバイアス電流を前記差動増幅器３
０１〜３０３に供給するために設けられている。 また、電圧制御増幅器３の出力部３０５はエミソタフオ
０ワ形弐のノ９ノファアンプによって構成されている。 つぎに、第３図は第１図のチャンネルセレクタ５の具体
的な構成例を示した回路結線図であり、入力端子５ａ、
５ｂはそれぞれ第１図の比較器１１．１２の出力信号が
供給される入力端子であり、入力端子５ｃはシステムク
ロｙり信号（第１図には示されていないか、例えばカウ
ンタ１５の適当なビットの出力信号を流用することがで
きる。）が供給される入力端子であり、入力端子５ｄは
第１図の電圧制御増幅器３の出力信号が供給される入力
端子である。 第３図に示したチャンネルセレクタは２ビツトのアップ
ダウンカウンタ６０１と、リセット信号発生回路の部分
からなり、前記アップダウンカウンタ５０１の１ビット
目、２ビツト目の出力はそれぞれ出力端子５ｆ、５ｇに
供給されている。 また、前記アップダウンカウンタ６０１に供給されるク
ロック信号は出力端子５工を介して第１図のタイミング
コントローラ２６に供給されるように構成され、出力端
子５ｅは前記入力端子５ｄに直接に接続されている。 なお、前記出力端子５０〜５ｇに現われる出力信号（出
力データ）は第１図のコントロールバス８を介してプロ
グラマブル電圧源６に供給されて５チヤンネルの選択信
号が生成されるが、これとは別に出力端子６コが設けら
れ、前記出力端子６０〜５ｇおよび６コに現われる出力
信号は前記コントロールバス８を介してＲＡＭ７に供給
されて８アドレス分の選択信号が生成される。 第４図は第３図に示されたチャンネルセレクタの動作を
説明するだめの信号波形図であり、第４図ａ）は第１図
の電圧制御増幅器３の出力信号波形を示したもので、中
間の電位は電源電圧の２分の１になっている。 第４図ｂ）は第１図の波形整形器４の出力信号波形、す
なわち第３図の入力端子５ｄに供給される信号波形であ
り、第４図Ｃ）は入力端子５ｃに供給されるクロック信
号の信号波形である。 第４図ｄ）、ｅ）はそれぞれ第３図のＤフリップフロッ
プ５０３．５０４の出力レベルの変化を示したもので、
第３図のＥＸ−ＯＲ（排他的論理和）ゲート５０５の出
力端子には第４図ｆ）に示す信号波形が現われる。 なお、以後の論理回路の動作説明においてはすべて正論
理を用い、各出力端子あるいは各信号線路が高電位にあ
るときに活性状態にあるものとする。また、高電位の状
態を”１′′で表現し、低電位の状態を“０“′で表現
する。 第４図ｇ）は第３図の入力端子５ａに供給される信号波
形を示したものであるが、時刻ｔ１　において前記入力
端子５ａのレベルが１″に移行すると、ＡＮＤ−ＯＲ（
ＡＮＤは論理積、ＯＲは論理和）ゲート５０６の出力信
号レベルも“１″に移行するので、Ｎｆｕｐ（否定論理
積）ゲート５０７とＮＡＮＤゲート５０８のそれぞれの
入出力端子がたがいにクロスカップ）ノング接続されて
構成さたフリップフロップ５０９かＮＡＮＤゲート５１
０によってセットされ、Ｄフリップフロップ６１１のＤ
端子のレベルは第４図ｈ）に示すように′“１″に移行
する。 前記Ｄフリップフロップ５１１のＤ端子のレベルが１″
に移行した後にクロック信号のリーディングエツジか到
来すると、前記Ｄフリップフロップ５１１の出力レベル
は第４図１）に示すように１″に移行し、その結果、前
記フリンプフロン７’　５０９は再びリセットされる。 したがってクロック信号の次のリーディングエツジか到
来したときには前記Ｄフリップフロップ５１１の出力レ
ベルも０°“に戻り、ＡＮＤゲート５１２の出力端子に
は第４図コ）に示すような信号波形が現われる。 前記ＡＮＤゲート６１２の出力信号はアップダウンカウ
ンタ５０１のクロック信号となり、前記Ｄフリップフロ
ップ５１１の出力レベル力°“１゛１にあるときには前
記アップダウンカウンタ５０１はアップカウント動作の
待機状態にあるので、前記ＡＮＤゲート５１２の出力レ
ベルか１′′に移行した直後に、前記アップダウンカウ
ンタ５０１のカウント値は（ＯＯ〕からカカウントアラ
して〔ｏ１〕となる。 なお、第４図ｋ）　、　ｌ）はそれぞれ前記アップダウ
ンカウンタ５０１の１ビット目、２ビツト目の出力レベ
ルを示したものである。 ところで、第４図ｇ）に示した信号波形図では、前記ア
ップダウンカウンタ５０１のカウント値が〔ｏ１〕とな
った直後にそのレベルか゛Ｏ″に移行しているが、これ
は後述するように、出力端子５０〜５ｇのデータが変化
することによって第１図のプログラマブル電圧源６の出
力電圧が上昇して比較器１１の出力レベルがＯ”に戻る
ためである。 このようにして、時刻ｔ１　　において前記入力端子５
ａのレベルが“１′″に移行すると、前記アップダウン
カウンタ５０１はカウントアツプするが、時刻ｔ２　に
おいて入力端子５ｄのレベルか“ｏ　”Ｋ移行した直後
に前記ＥＸ−ＯＲゲート５０５がリセット信号を発生す
るので、前記アップダウンカウンタ５０１は

〔００〕に
リセットされる。 なお、以上の説明では入力端子５ａのレベルか変化した
ものと仮定したが、入力端子６ｂのレベルか変化したと
きにも同じことかいえる。 ただし、ＮＯＲ（否定論理和）ゲート５１３とＮＯＲゲ
ート５１４によって構成されたフリップフロップ６１５
によって、アップカウント側の入力骨は付けのためのＮ
ＡＮＤゲート６１ｏと、ダウンカウント側の入力骨は付
けのためのＮＡＮＤゲート５１６のイネイブル信号を供
給しているので、ＥＸ−ＯＲゲート５ｏ５かりセット信
号を発生してからアップダウンカウンタ５０１のカウン
ト値が〔１ｏ〕になるまではアップカウント入力しか受
は付けず、前記アップダウンカウンタ５０１のカウント
値が〔１０〕になると、前記フリップフロップ６１５の
出力状態か反転し、それ以後はダウンカウント入力のみ
を受は付けるようになる。 また、第３図の回路ではＡＮＤ−ＯＲゲート５０６とＡ
ＮＤ−ＯＲゲート６１８により入力端子５已に供給され
る信号によってアップカウント動作が行なわれ、入力端
子６ｂに供給される信号によってダウンカウント動作が
行なわれ、反対に前記入力端子５ｄのレベルが“°０”
′にあるときには前記入力端子５ａに供給される信号に
よってダウンカウント動作が行なわれ、前記入力端子６
ｂに供給される信号によってアンプカウント動作が行な
われるように構成されている。 つぎに、第６図は第１図のプログラマブル電圧源６の具
体例を示した回路結線図であって、出力端子６ａ　、　
６ｂはそれぞれ第１図の比較器１１゜１２に出力信号を
供給するための出力端子であり、端子Ｖｃｃはプラス側
の給電端子である。 また、入力端子６ｅ、６ｆ、６ｇは、それぞれ第３図の
チャンネルセレクタの出力端子５ｅ、５ｆ。 ５ｇからチャンネル選択信号が供給される入力端子であ
る。 さて、第５図において３個のインバータと７個のＡＮＤ
ゲートはすべてチャンネルデコーダとして用いられてお
り、例えば、入力端子６ｆ　、　６ｇのレベルがいずれ
も“′Ｏ″のときには入力端子６ｅのレベルに関わりな
く、トランジスタ６０１とトランジスタ６０２がオン状
態となる。 このとき、出力端子６ａの電位は中間電位よりも少し上
昇し、出力端子６ｂの電位は中間電位よりも少し下降し
た値となる。 また、前記入力端子６ｅおよび６ｆのレベルがいずれも
“１″で、前記入力端子６ｇのレベルが“′０″のとき
にはトランジスタ６０３とトランジスタ６０４がオン状
態となって前記出力端子６ａの電位はさらに上昇し、前
記出力端子６ｂの電位は中間電位よりも少し上昇した値
となる。 第５図の回路において、各スイッチングトランジスタの
オン抵抗か十分に小さいものとして考えると、抵抗６０
５．６０６．６０７．６０８の抵抗値によって出力端子
６ａに現われるステップ電位が決定され、抵抗６０９．
６１０，６１１゜６１２の抵抗値によって出力端子６ｂ
に現われるステップ電位が決定される。 また、第５図に示したように抵抗回路網を構成する各辺
の抵抗値を出力端子６ａ側と出力端子６ｂ側とでは同じ
になるように設定しておくことによって、例えば前記出
力端子６ａの出力電位が次々とステップアップしていっ
たときに、前記出力端子６ｂの出力はその後を追うよう
に変化する。 つぎに、第６図は第１図に示されるＲＡＭ７のメモリセ
ルの配置の一例を示したメモリマツプであり、第１図の
パスセレクタ２８から出力される４ビット分のアドレス
選択信号、１１　＋　ｅ＋　ｇ　＋　’（これらは、そ
れぞれ第３図の出力端子Ｓ）、５ｅ。 ５ｇ、６ｆに現われる信号に対応する。）の状態に応じ
て、Ｃエリアの７０１０１番地７０８０８番地と、Ｅエ
リアの７１１１１番地７１８１８番地、あるいはＦエリ
アの７２１２１番地７２８２８番地がアクセスされる。 なお、Ｃエリア、ＥエリアあるいはＦエリアの選択は後
述するようにタイミングコントローラ２６によってコン
トロールバス２９を介して行なわれ、モータ１の速度制
御のための所望値（基準値ともいう。）を格納しておく
Ｂエリアの７１０番地と、累積誤差が格納されるＣエリ
アの７２０２０番地らには誤差補正時の演算に利用され
るＣエリアの７３１番地、Ｈエリアの７３２番地、エエ
リアの７３２番地、Ｊエリアの７３３３３番地記タイミ
ングコントローラ２６によって直後アクセスされる。 さて、モータ１が定常状態に達してからの前記タイミン
グコントローラ２６ば、前述したようにシーケンサとし
て動作するものであるから、Ｄフリップ７０ノブを多段
接続することによってノ・−ド的に簡単に実現すること
もできるし、マイコンのプログラムのようなソフトウェ
アによっても容易に処理することができるので、その具
体的な構成例の説明は省略し、前記タイミングコントロ
ーラ２６の定常時の動作フローを示した第７図のフロー
チャートと、第１図のシステムの主要部の信号波形を示
した第８図の信号波形図と、第６図のメモリマツプをも
とにしてシステムの動作の概要を説明する。゛ まず、第８図ｇ）は第１図の電圧制御増幅器３の出力信
号波形図であり、第８図ｂ）は波形整形器４の出力信号
波形図であり、第３図に示されたチャンネルセレクタの
入力端子６ｄに供給される信号波形でもある。 第８図ｇ）、ｄ）、ｅ）はそれぞれ第３図のチャンネル
セレクタの出力端子ｓ、Ｈ，６ｆ、ｓｇに現われる信号
波形であり、第８図ｆ）、ｈ）はそれぞれ第１図のプロ
グラマブル電圧源６の出力端子ｅａ、　ｅｂに現われる
信号波形であり、第８図ｇ）、工）はそれぞれ比較器１
１．１２の出力信号波形であり、第８図フ）は第３図の
チャンネルセレクタの出力端子５１に現われる信号波形
である。 なお、第８図ｇ）、ｆ）、ｈ）の信号波形の中間電位は
電源電圧の２分の１の電位になっており、さらに第８図
ｆ）において破線で示した下側包絡線と、第８図ｈ）に
おいて破線で示した上側包絡線はいずれも第８図ｇ）に
示した信号波形を表わしている。 さて、第８図ｇ）〜コ）に示した信号波形の個々のブロ
ックでの生成過程についてはすでに説明したか、ここで
もう一度、全体のシステムとしての動作の概要を説明す
る。 第８図の時刻ｔｘにおいて、チャンネルセレクタを構成
するアップダウンカウンタ５０１とフリップフロップ６
１５にはリセット信号が供給されるので、この時点での
前記アップダウンカウンタ５０１０カウント値は〔００
〕となり、出力端子５コのレベルは“１″となる。 このとき第１図のプログラマブル電圧源６の出力端子６
ａの電位は中間電位よりも少し高く、出力端子６ｂの電
位は少し低くなっているか、時刻ｔ１において、電圧制
御増幅器３の出力信号の電位が前記出力端子６ａの電位
よりも高くなると、比較器１１の出力レベルは１゛に移
行し、前記アップダウンカウンタ５０１はカウントアツ
プしてカウント値が〔０１〕になり、その結果、前記出
力端子６ａ　、６ｂの電位かステップ的に上昇するので
、前記比較器１１の出力レベルは”　Ｏ”に戻る。 時刻ｔ２　　において前記電圧制御増幅器３の出力高く
なると、前記比較器１１の出力レベルは再度“１″に移
行し、その結果、前記アンプダウンカウンタ５０１のカ
ウント値は〔１ｏ〕となり、前記出力端子６ａ、６ｋｌ
の電位も上昇するか、すでに説明したように、以後は第
３図のフリップフロップ５１５によってアンプカウント
側の入力の受は付けが禁止され、今度はダウンカウント
側の入力の待機状態となる。 この状態で前記電圧制御増幅器３の出力信号のピーク点
か過ぎて、時刻ｔ３　においてその電位が前記出力端子
６ｂの電位よりも低くなると、今度は比較器１２の出力
レベルが１°′に移行し、前記アップダウンカウンタ６
０１はカウントダウンしてそのカウント値は〔Ｑ１〕と
なり、それによって前記出力端子６ａ　、６ｂの電位は
ステップ的に下降する。 時刻ｔ４　においても同様の動作が行なわれて、前記ア
ップダウンカウンタ５０１はカウントダウンし、それに
よって前記出力端子ｅａ、ｓｂの電位も下降するが、時
刻ｔアにおいて、前記チャンネルセレクタ５の入力端子
６ｄのレベルか“Ｑ　Ｉ＋に移行すると、それまで前記
アップダウンカウンタ５０１のダウンカウント入力とな
っていた前記比較器１２の出力信号かアップカウント入
力に変更され、時刻ｔ６　までは、前記電圧制御増幅器
３の出力信号の電位か前記出力端子６ｂの電位よりも低
くなるごとに前記アップダウンカウンタ６０１がカウン
トアツプして前記出力端子ｓａ、ｅｂの電位はさらにス
テップ的に下降していく。 時刻ｔ７　において前記電圧制御増幅器３の出力信号の
電位が前記出力端子６ａの電位よりも高くなると、今度
は前記アップダウンカウンタ５０１はカウントダウンす
るので前記出力端子６ａ　、　６ｂの電位はステップ的
に上昇する。 このようにして、前記比較器１１および１２か次々と出
力信号を発生するので、前記チャンネルセレクタ６の出
力端子５１には第８図コ）に示すようなパルス列が現わ
れる。 ところで、第８図コ）のパルス列のパルス間隔はを決定
する抵抗６０６〜６１２の抵抗値を最適な値に選定して
おくことによって、一定に保つことができる。 例えば、第１図の速度発電機２の出力信号が正弦波であ
ると仮定すると、実施例においては前記出力信号の１サ
イクルを８等分するような構成になっているので、前記
プログラマブル電圧源６は２通りの正確な出力電圧を発
生すれば良く、それらの電圧を’ｌ’　１　＋　ｖ２　
とすると相互の関係は次式によって与えられる。 Ｖｎ＝Ｖｐ　−５ｉｎ（ｎ　−ｒｒ／４−θ）＋Ｖｃ／
２［１）ただし、ｎ＝１．２ （１）式において、Ｖｃは電源電圧で、ｖｐは振幅コン
トローラ９によってコントロールされる振幅の２分の１
の電圧であり、θの値は実施例においてはπ／−８に設
定されている。 したかって、システム規模を考えたときに、前記プログ
ラマブル電圧源６の出力電圧のステップ精度を１２ビツ
トのディジタル−アナログ変換器なみに高くすることに
支障がなければ、第８図コ）に示されるパルス列の間隔
を基準値と比較して、そのまま誤差出力を得ることもで
きる。 ちなみに、前記プログラマブル電圧源６の出力電圧の相
対誤差が１２ビツトのディジタル−アナログ変換器の２
分の１ＬｓＢに和尚する０、０１３パーセントであると
すると、第８図フ）の信号波形の正規化パルス間隔の偏
差が最も大きくなるのは、第８図の時刻ｔ２から時刻ｔ
３にかけての区間であり、その値は（１）式にｎ−２を
代入し、Δｖｎが３Ｘ１０　　’となる微小角度差をπ
／４で除し、さらに２倍することによって得られ、約Ｑ
、０８パーセントとなるが、通常の用途に対しては十分
な検出精度を確保することができる。 しかしながら、第１図に示した本発明の実施例では、プ
ログラマブル電圧源らの出力電圧の相対誤差がもっと大
きくても（例えば、１パ一セント位）十分な検出精度が
確保でき、なおかつ刻々と変化する情報を速やかに出力
に反映させるように構成されており、以下にそのもよう
を説明する。 第８図コ）に示したチャンネルセレクタ５の出力信号は
トリガ信号としてタイミングコントローラ２６に供給さ
れるが、前記タイミングコントローラ２６はトリガ信号
が活性状態になったときには第７図に示すような動作を
行なう。 すなわち、第８図の時刻ｔ１　　においてトリガ信号の
レベルか“１″′に移行しているが、このとき第７図の
ブランチ２０１（第７図ではトリガ信号はＴＧなる記号
で示されている。）における判別結果は是となり、処理
ブロック２０２においてカウンタ１６のその時点のカウ
ント値ＴＯをテンポラリレジスタ１７（ｉ７図ではＴＥ
ＭＰなる記号で示されている。）に転送させ、続いて処
理ブロック２０３においてＲＡＭ７のＤエリアに格納さ
れた値（’Ｄ）から前記テンポラリレジスタ１７に格納
された値の減算を行ない、結果をＡＬＵｌｓに付属して
いるアキュムレータ（第７図ではＡＣＣなる記号で示さ
れている。）に入れる。 なお、このとき前記ＲＡＭ７のアドレス選択はチャンネ
ルセレクタ６によって行なわれ、Ｄエリアとしては第６
図の７０１番地か選択される。 つぎに、処理ブロック２０４においてアキュムレータの
値から前記ＲＡＭ７のＢエリアの基準値（Ｂ）を減算し
、さらにその結果から、処理ブロック２０６において、
前記ＲＡＭ７のＣエリアの値（Ｃ）を減算し、結果をア
キュムレータに残している。 続いて、処理ブロック２０６においてアキュムレータに
残された値をラッチ２２（第７図のフローチャートにお
いてはＯＬで示されている。）に転送し、さらに処理ブ
ロック２０７において同じ値を前記ＲＡＭのＥエリアの
７１１番地（第７図のフローチャートでは（Ｅ）で示さ
れている。）に転送している。 また、処理ブロック２０８において前記ＲＡＭ７のＣエ
リアの値（（）と前記ＲＡＭ７のＥエリアの７１１番地
の値（アキュムレータに残されている値）を加算し、処
理ブロック２０９において処理ブロック２０８における
加算結果から前記ＲＡＭ７のＥエリアの７１１番地の次
の番地の７１２番地の値（第７図のフローチャートでは
（Ｅ）ｕｐと示されている。）を減算し、さらに処理プ
ロツタ２１０において減算結果を前記ＲＡＭ７のＣエリ
アに格納している。 さらにまた、処理ブロック２１１において、前記テンポ
ラリレジスタ１７に格納されている値を前記１’ｌＡＭ
７のＤエリアの７０１番地に転送して一連の処理を終了
している。 第８図の時刻ｔ２において、タイミングコントローラ２
６に供給されるトリガ信号のレベルが１′″に移行した
ときにも、前記ＲＡＭ７のアドレスがインクリメントさ
れたうえで全く同じ処理が行なわれ、以後、前記トリガ
信号のレベルが１″′に移行するごとに第７図に示しだ
処理が繰り返される。 さて、第７図の処理ブロック２１１においてはその時点
のカウンタ１５のカウント値をＲＡＭ７のＤエリアに格
納しているので、処理ブロック２０２と処理ブロック２
０３における処理は前回のカウント値から現在のカウン
ト値を差し引いて時間差データを求めていることになる
。 例えば、第８図の時刻ｔ＋２を現在時刻として考えると
、前記ＲＡＭ７のＤエリアの７０２番地には時刻ｔ２に
おける前記カウンタ１５のカウント値が格納されている
が、この値をＤ２　　とし、時刻ｔ＋２におけるカウン
ト値をＤＩ２とすると、処理ブロック２０３における演
算はＣＤ２　　ＤＩ２〕を実行していることになる。 ただし、前記カウンタ１６はダウンカウンタであるもの
とする。また、Ｄ１２〉Ｄ２であれば、処理ブロック２
０３における演算は〔Ｄ２＋Ｄ１２〕となる。 さらに、処理ブロック２０４において前記ＲＡＭ７のＢ
エリアに格納されている基準値（速度制御のだめの所望
値であり、第１図には示されていないが、別の読み出し
専用メモリなどに幾種類かのデータが準備されていて、
適宜ＲＡＭに転送される。）を差し引くことによって時
刻ｔ２　から時刻ｔ１２までの平均誤差データを得てい
る。 一方、前記ＲＡＭ７のＣエリアには時刻ｔ２から時刻１
＋＋までの速晶検出値の累積値が格納されており（モー
タ１の起動時などのようにきわめて大きな速度誤差が検
出されたときには累積値として零が格納されるものとす
る。）、処理ブロック２０５において時刻ｔ２から時刻
ｔ１２　までの平均誤差データから前記ＲＡＭ７０Ｃエ
リアに格納されている累積値の減算を実行することによ
シ、時刻１＋＋から時刻ｔ１２　までの区間に生じた速
度変動に基づく誤差データＥｉ２を得ている。 この誤差データＥ＋２は処理ブロック２０６においてラ
ッチ２２に転送され、ディジタル−アナログ変換器２４
においてアナログ電圧または電流に変換されてから電力
増幅器２５に供給される。 これによって前記電力増幅器２５は次の照合点（いまの
例では時刻ｔ１３における処理時点）まで前記ディジタ
ル−アナログ変換器２４の出力に依存した駆動電力をモ
ータ１に供給する。 一方、処理ブロック２０アにおいて前記誤差データＥ１
２が前記ＲＡＭ７のＥエリアの７１２番地に格納された
うえで、処理ブロック２０８において前記ＲＡＭ７のＣ
エリアに格納されている累積値に前記誤差データＥｊ２
が加算される。 さらに処理ブロック２０９において処理ブロック２０８
における加算結果から前記Ｅエリアの７１３番地に格納
されている誤差データ（時刻ｔ２から時刻ｔ３までの区
間の誤差データが格納されている。〕を差し引いたうえ
で、処理ブロック２１０において演算結果を前記Ｃエリ
アに格〆している。 したがって、この時点で前記Ｃエリアには時刻ｔ３から
時刻ｔ、２１での区間の誤差データの累積値が格納され
たことになり、時刻ｔ１５の照合点における時刻ｔ１２
から時刻ｔ１５壕での区間の速度誤差の検出に備えてい
る。 また、処理ブロック２１１においてテンポラリレジスタ
１７に格納されているカウント値Ｄ１２ヲ前記ＲＡＭ７
のＤエリアの７０２番地に転送しているが、これは時刻
ｔ２２の照合点における処理に備えたものである。 このようにして、第８図の時刻１＋＋から時刻ｔ１２の
間に何らかの速度変動が生じたとするとその結果は時刻
ｔ１２におけるラッチ２２への誤差出力に反映されるだ
けでなく、ＲＡＭ了のＣエリアに履歴として残シ、時刻
ｔ２１までのすべての照合点における誤差出力に反映さ
れる。 例えば、モータ１の規定回転速度における速度発電機２
の出力周波数が４８　Ｈｚ　であると仮定し、カウンタ
１５のビット数が１６で、そのクロック周波数が１ＭＨ
２であるとすると、ＲＡＭのＢエリアに格納される所望
値ＢＱは２０８３３（１０”／４８−２０８３３）と彦
るが、仮に時刻１＋＋までは第７図の処理ブロック２０
４における演算結果が殆んど変動なく推移してきて、時
刻１＋＋と時刻ｔ１２の間で初めて１０パーセントの回
転速度の低下があったものとすると、この結果はただち
に時刻ｔ１２の照合点において誤差検出データとして現
われ、その値Ｅ１２は次のようになる。 Ｅ　ｌ　２　＝　２０８３３・（７＋１．１　）／８−
２０８３３ζ２６０　　　　　　　　　　　　　　し）
前記誤差データＥ１２に基づいてモータ１は加速される
が、その結果、時刻ｔｊ２と時刻ｔｉ５の間に前記モー
タ１の回転速度が規定値に戻ったものとする（実際には
前記モータ１の機械的時定数か大きいので、回転速度が
瞬時に元に戻ることはあり得ないか、説明をわかり易く
するためにそのように仮定する。）と、時刻ｔ１３の照
合点における第７図の処理ブロック２０４での演算結果
は依然として２６０となる。 しかし、ＲＡＭ７のＣエリアに格納された時刻ｔ３から
時刻ｔＩ２　　までの速度誤差の累積値の中には時刻１
＋＋力ら時刻ｔ＋２における誤差データの履歴か残され
ているので、第７図の処理プ０　ツク２０６での演算を
実行することによって（演算結果は零となる。）、時刻
ｔ１２から時刻ｔ１ｓｔでの区間の前記モータ１の回転
速度の変化を正しく反映した誤差データを得ることがで
きる。 時刻ｔ、３以後の照合においても、処理ブロック２０４
での演算結果には時刻１＋＋から時刻ｔ、２の区間での
前記モータ１の回転速度の低下の影響が現われるか、処
理ブロック２０５での演算を実行することによってそれ
らはすべて相殺される。 以上の説明では、あらかじめ前記モータ１の回転速度が
規定値にあり、特定の区間においてのみ速度変化が生じ
た場合について説明したが、ＲＡＭ７のＣエリアには各
区間での誤差データの累積値か格納されているので、各
区間において次々と速度変化が生じた場合でも遅滞なく
正しい誤差出力を得ることができる。 すなわち、狂態の時刻ｔｎにおける時刻１ｎ、からの誤
差検出値Ｅｎは次のようになる。 第１図ならびに第６図に示した本発明の実施例では（３
）式のＤｎ−８がＲＡＭ７のＤエリアに格納されており
、Ｄｎはテンポラリレジスタ１７に格納され、ＢＯは前
記ＲＡＭ７のＢエリアに格納され、（３）式の最終項は
前記ＲＡＭ７のＣエリアは累積値として格納されている
。 さて、第１図に示した実施例においては速度発電機２の
出力信号の１周期の区間の時刻差を計測しているにもか
かわらず、あたかも前記速度発電機２の出力信号の繰り
返し周期が第８図コ）に示すように原信号の８分の１に
短かくなったのと同等の誤差検出が可能となるが、プロ
グラマブル電源６の出力電圧の精度か少し低かったとし
ても大きな不都合は生じない。 例えば、速度発電機２の出力信号か正弦波であると仮定
し、第８図の時刻ｔ１１から時刻ｔ＋ｚにかけての前記
プログラマブル電圧源６の上側出力端子６ａの電圧が、
（１）式で与えられる理想値よりも中間電位からの最大
値に対して１パーセントだけ低かったとすると、時刻１
＋＋から時刻ｔ１２の間隔が約３パーセント狭くなる。 しかしながら、時刻１＋＋から時刻ｔ１８までの１サイ
クルの区間について考えると、特定の区間の間隔が狭く
なったとすれば、他の区間の間隔は必らず広がり、いま
め例では時刻ｔ＋２から時刻ｔｊ５の間隔が約３パーセ
ント広くなる。 したがって、時刻ｔ１１から時刻ｔ１２の区間が狭くな
っていたとしても、この区間においてモータ１の速度変
化がなければ第７図の処理ブロック２０２〜２０５にお
いて得られる誤差検出値も零となり、前記モータ１の速
度変化が正しく出力に反映されることになる。 このように、第６図に示したＲＡＭの７１１番地から７
１８番地までに過去の履歴が正しく残されているならば
、（３式からも明らかなように、実質的に速度発電機２
の出力信号の周波数を高くしたのと同じ高分解能の制御
を行なうことができるが、そのためには前記モータ１が
起動してから高分解能の制御に切り換えるまでに前記Ｒ
ＡＭのＥエリアおよびＣエリアに履歴を書きこむ必要が
あり、その際に８分割された各区間の分割精度を十分に
反映させておく必要がある。 例えば、第８図の時刻ｔ８から時刻１＋＋までの区間（
以下、第１区間と略記する。）１時刻１＋＋から時刻ｔ
１２までの区間（以下、第２区間と略記する。）５時刻
ｔｊ２から時刻”４３までの区間（以下、第３区間と略
記する。）９時刻ｔ１３から時刻ｔ＋４までの区間（以
下、第４区間と略記する。）時刻ｔｉ４から時刻ｔ１ｓ
までの区間（以下、第６区間と略記する。）１時刻ｔ１
ｓから時刻ｔａ６までの区間（以下、第６区間と略記す
る。１時刻ｔ＋６から時刻ｔ１７までの区間（以下、第
７区間と略記する。）２時刻ｔ＋７から時刻ｔ、８まで
の区間（以下、第８区間と略記する。）の分割誤差を、
それぞれδ５．δ２．δ３．δ４．δ５．δ６１δ７．
δ８とし、計測時点において分割誤差が存在しないとき
に本来検出されるべきインターバルをＴｎ、所望噴から
の偏位をＥｎ　とすると、モータ１か起動してから高分
解能の制御に切り換えるまでの間に各区間のインターバ
ルを計測したとき、ＲＡＭ７のＥエリアの７１１番地か
ら７１８番地に残される誤差εｎ（ｎ−１＋　２．・・
８）は次のようになる。 εｎ＝Ｅｎ　＋’ｒｎ’δｎ　　　　　　　　　　（４
１この分割誤差に起因するδｎの因子は、高分解能の制
御に切り換えてからも完全には消し去るこ度に比べて大
きい場合には期待する高分解能の制御は不可能となる。 これを解消するには、ｄｎの値そのものを小さくするか
、あるいはｄｎの大きさを学習機能により把握しておき
、あらかじめ前記ＲＡＭ７に固定オフセット値として準
備してから高分解能の制御に移行するなどの方法が考え
られるが、ｄｎそのものを小さくする方法はすでに説明
したように、アナログ回路の高精度化を伴なうので好ま
しくなく、効果が期待できるのは後者の方法であり、以
下にその一例を説明する。 まず、前記モータ１の回転子か停止あるいは非常に遅い
回転速度で回転している状態は、例えば第８図ｂ）の信
号の繰り返し周期を監視していることによって判別がで
き、あらかじめ定められた限界値以下の回転速度であれ
ば、判別フラグをセットしておくとともに、第６図のＲ
ＡＭのＥエリアの７１１番地から７１８番地までとＣエ
リアの７２０番地に零を格納しておき、ラッチ２２には
プラス方向の最大誤差データを送出する。 これによって前記モータ１はフル加速されるのでその回
転速度は次第に上昇していき、前記限界値を越えるが、
その時点で前記判別フラグをリセットし、以後はタイミ
ングコントローラ２６とＡＬＵ１９に以下に説明するよ
うな一連の動作を行なわせしめる。 第９図は、このときの前記タイミングコントローラ２６
と前記ＡＬＵ１９の動作の概要を示したフローチャート
であり、ブランチ９０１において波形整形器４の出力信
号のトレイリングエツジか到来したか否か、すなわち、
第８図の時刻ｔｙ　の時点であるか否かを判別し、是で
あれば処理ブロック９０２に移行するが、否であればブ
ランチ９０１に戻る。 なお、ブランチ９０１における判別は、波形整形器４の
出力信号のトレイリングエツジのみならず、リーディン
グエツジにおいても行なうようにしておけば、この時点
での判別結果が否であった場合には、次回の判別は第８
図の時刻ｔｙにおいて行なわれることになり、よりきめ
の細かい検出が可能となる。 続いて、ブランチ９０２．９０３において時刻ｔ６が到
来するまで待機し、時刻ｔ６が到来すると、処理ブロッ
ク９０４において、カウンタ１６０カウント値ＴＣをＲ
ＡＭ７のＤエリアの７０６番地に格納し、ブランチ９０
６において時刻ｔ７　の到来を待つ。 処理ブロック９０６においては、テンポラリレジスタ１
７に時刻ｔ７におけるカウンタ１５のカウント値ＴＯを
転送するとともに、チャンネルセレクタ５によって指定
されるＲＡＭ７のＤエリアの番地の前の番地に格納され
ている値（第９図では（Ｄ　）ｄｎと示されている。）
からテンポラリレジスタ１７の値の減算を行ない、さら
に、ブランチ９９０７において、ＡＬＵ１９のアキュム
レータに残された減算結果か、あらかじめ準備された基
準値Ｂｐよりも大きいか否かを判別し、是であればブラ
ンチ９０８に移行するが、否であれば最初のブランチ９
０１に戻る。 すなわち、ブランチ９０１からブランチ９０７までの処
理は、第８図の時刻ｔ６から時刻ｔ７までのインターバ
ルを計測し、その値があらかじめ準備された基準値Ｂｐ
　を越えたとき、第８図ａ）の信号波形の振幅が所定値
に達したものとみなして次の処理に移行するが、その計
測値がＢｐ　　よりも小さいＡきには、再度同様の処理
を繰り返す。 なお、この場合、電圧制御増幅器３の増幅ゲインはコン
トロールされずに、固定値に保たれているものとする。 ざて、ブランチ９０Ｂでは時刻ｔ８　が到来するまで待
機（なお、時刻ｔ１２から時刻ｔ＋ｓにかけてのインタ
ーバルを計測した後にブランチ９０９に移行したのであ
れば、ブランチ９０９においては、時刻ｔ＋４の到来を
待機することになる。）し、続いて処理ブロック９０９
において、カウンタ１５のカウント値をＲＡＭアのＤ工
１ノアに格納する。 ブランチ９１０では時刻１ｖの到来を待機し、時刻ｔ７
が到来すると、処理ブロック９１１においてその時点の
カウンタ１６のカウント値ＴＯを　　　　　　　・ｌＲ
ＡＭ７のＣエリアの７３０番地に格納する。 さらに、ブランチ９１２においてつぎのトリガ信号が到
来するまで待機し、トリガ信号か到来すると、処理ブロ
ック９１３において、カウンタ１５のカウント値をテン
ポラリレジスタ１７に転送し、チャンネルセレクタ５に
よって指定されるＦｔＡＭ７のＤエリアの番地の前の番
地に格納されている値からテンポラリレジスタ１７の値
を減算したうえで、その結果をＥエリアに格納し、さら
にテンポラリレジスタ１７の値をＤエリアに転送してい
る。 また、ブランチ９１４において時刻ｔ１８が到来したか
否か（チャンネルセレクタ６によってアクセスされるＲ
ＡＭアドレスを監視していることによって、特定の時刻
の到来を認識することができる。）を判別し、是であれ
ばブランチ９１５に移行するが、否であればブランチ９
１２に戻って同じ処理を繰り返す。 その結果、ＲＡＭ７のＤエリアの７０１番地から７０８
番地にはそれぞれ時刻ｔ＋ｊ＋ｔ１２＋ｔｊ３＋ｔ１４
　、　ｔ、５　、ｔ１６　＋　１１７　、”１Ｂにおけ
るカウンタ１６のカウント値が格納され、Ｅエリアの７
１１番地から７１８番地には、それぞれ第１区間、第２
区間、第３区間、第４区間、第５区間、第６区間。 第７区間、第８区間のインターバルに依存したデータが
格納される。 ブランチ９１６では、時刻１．が到来するまで待機し、
時刻１ｗが到来すると、処理ブロック９１６において、
その時点のカウンタ１６のカウント値をテンポラリレジ
スタ１７に転送し、ＲＡＭ７のＧエリアの７３０番地に
格納されている時刻１７時点のカウント値からテンポラ
リレジスタ１７の値を減算し、その結果をＲＡＭ７の７
３０番地に再格納し、さらにアキュムレータの値を８で
除したうえで、ＲＡＭ７のＪエリアの７３３番地に格納
している。 したがって、ＲＡＭ７の７３３番地には、時刻ｔマから
時刻ｔｙまでのモータ１の平均速度、すなわち、第５区
間における前記モータ１の速度を表わすデータが格納さ
れたことになる。 ブランチ９１７では時刻ｔ２１か到来するまで待機し、
続いて処理ブロック９１８において、時刻ｔ２＋におけ
るカウンタ１５のカウント値をテンポラリレジスタ１７
に転送する。 つぎに、処理ブロック９１９においてＲＡＭ７のＥエリ
アの７１１番地のデータをＨエリアの７３１番地に転送
し、テンポラリレジスタ１７の値をＤエリアの７０１番
地に転送するとともに、Ｄエリアの７０８番地に格納さ
れた値からテンポラリレジスタ１７の値を減算し、その
結果をＥエリアの７１１番地に格納する。 さらに、Ｈエリアに格納されている値からＥエリアの７
１１番地に格納されている値の減算を行なったうえで、
固定値の２Ｑで除し、結果をエエリアの７３２番地に格
納する。 続いて、処理ブロック９２０において、コントロールバ
ス２７（図中においては、ＭＢＵＳなる略記号で示され
ている。）に〔１１００１〕のコントロールデータ（Ｍ
ＳＨの“１１′がパスセレクタ２８の切り換え指令とな
り、下位４ビツトはコントロールバス８・からのデータ
に対応する。）を送出して、ＲＡＭ７の７１６番地ある
いは７２６番地が選択されるように設定したうえで、Ｒ
ＡＭ７のＥエリアの７１６番地に格納されている値から
Ｊエリアに格納されている値の減算を行ない、つぎに、
Ｂエリアに格納されている値を乗じ、乗算結果をＧエリ
アに格納されている値で除してその値を０エリアに格納
し、さらに２．５倍してＦエリアの７２５番地に格納す
るとともに、Ｇエリアに格納されている値からＢエリア
に格納されている値を減算し、その結果を８で除し、さ
らに、除算結果から７２６番地に格納された値を減算し
たうえで、７１５番地に格納し、コントロールバス２７
に

〔０００００〕のコントロールデータを送出して、Ｒ
ＡＭ７のアドレス選択をチャンネルセレクタ６に戻し、
アキュムレータの値をＦエリアの７１１番地に格納する
。 処理ブロック９２１では、まず、コントロールバス２７
に〔１１０１０〕のコントロールデータを送出してＲＡ
Ｍ７の７１６番地あるいは７２６番地が選択されるよう
に設定したうえで、Ｊエリアに格納されている値から、
Ｉエリアに格納されている値の減算を行ない、結果をＨ
エリアに格納する。 また、エエリアに格納されている値に固定値の４．５を
乗じ、その結果にＥエリアの７１６番地に格納されてい
る値を加算し、続いてＪエリアに格納されている値の減
算を行ない、つぎに、Ｂエリアに格納されている値を乗
じ、乗算結果をＨエリアに格納されている値で除してそ
の値を８で除してＨエリアに待避させ、Ｃエリアに格納
されている値にこの値を加算してＣエリアに再格納し、
Ｈエリアに待避させた値を６．５倍してＦエリアの７２
６番地に格納するとともに、Ｃエリアに格納されている
値からＢエリアに格納されている値を減算し、そのうえ
でＩエリアに格納されている値を減算し、その結果を８
で除してから７２６番地に格納された値を減算したうえ
で、Ｅエリアの７１６番地に格納し、コントロールバス
２７に（ｏｏｏｏｏ）のコントロールデータを送出して
ＲＡＭ７のアドレス選択をチャンネルセレクタ５に戻し
、アキュムレータの値にＥエリアの７１１番地に格納さ
れている値を加算し、加算結果を７１１番地に再格納す
る。 処理ブロック９２２では、まず、コントロールバス２７
に（１ｏ１ｏ０）のコントロールデータを送出して、Ｒ
ＡＭ７の７１４番地あるいは７２４番地が選択されるよ
うに設定したうえで、Ｊエリアに格納されている値にエ
エリアに′格納されている値を加算し、結果をＨエリア
に格納する。 また、Ｅエリアの７１４番地に格納されている値から、
エエリアに格納されている値に固定値の３を乗じたもの
を減算し、続いてＪエリアに格納されている値の減算を
行ない、Ｂエリアに格納されている値を乗じ、乗算結果
をＨエリアに格納されている値で除し、さらに８で除し
てＨエリアに待避させ、Ｃエリアに格納されている値に
この値を加算してＣエリアに再格納し、Ｈエリアに待避
させた値を０．８倍してＦエリアの７２４番地に格納す
るとともに、Ｃエリアに格納されている値からＢエリア
に格納されている値を減算し、そのうえでエエリアに格
納されている値を加算し、その結果を８で除し、さらに
、除算結果から７２４番地に格納された値を減算したう
えで、Ｅエリアの７１４番地に格納し、コントロールバ
ス２７に（ｏｏｏｏｏ）のコントロールデータを送出し
てＲＡＭ７のアドレス選択をチャンネルセレクタ５に戻
し、アキュムレータの値にＥエリアの７１１番地に格納
されている値を加算し、加算結果を７１１番地に再格納
する。 処理フロック９２３でハ、コントロールバス２７Ｋ（１
０００１）のコントロールデータを送出して、ＲＡＭ７
の７１７番地あるいは７２７番地が選択されるように設
定したうえで、Ｊエリアに格納されている値から、エエ
リアに格納されている値を２倍した値の減算を行ない、
結果をＨエリアに格納する。 また、Ｅエリアの７１７番地に格納されている値から、
エエリアに格納されている値に固定値の６を乗じたもの
を減算し、続いてＪエリアに格納・されている値の減算
を行ない、つぎに、Ｂエリアに格納されている値を乗じ
、乗算結果をＨエリアに格納されている値で除し、さら
に８で除してＨエリアに待避させ、Ｃエリアに格納され
ている値にこの値を加算してＣエリアに再格納し、Ｈエ
リアに待避させた値を３倍してＦエリアの７２７番地に
格納するとともに、Ｃエリアに格納されている値からＢ
エリアに格納されている値の減算を実行し、そのうえで
エエリアに格納されている値を２回減算し、その結果ｔ
−８で除し、さらに除算結果から７２７番地に格納され
た値を減算したうえで、Ｅエリアの７１７番地に格納し
、コントロールバス２７に〔ＱＯ○ＯＱ〕のコントロー
ルデータを送出して、ＲＡＭ７のアドレス選択をチャ／
ネルセレクタ６に戻し、アキュムレータの値にＥエリア
の７１１番地に格納されている値を加算し、加算結果を
７１１番地に再格納する。 処理ブロック９２４では、コントロールバス２７に（１
０１０１）のコントロールデータを送出して、ＲＡＭ７
の７１３番地あるいは７２３番地が選択されるように設
定したうえで、Ｊエリアに格納されている値にエエ１ノ
アに格納されている値を２倍して加算し、結果をＨエリ
アに格納する。 また、エエリアに格納されている値に固定値の６を乗じ
、その結果にＦエリアの７１３番地に格納されている値
を加算し、続いてＪエリアに格納されている値の減算を
行ない、Ｂエリアに格納されている値を乗じ、乗算結果
をＨエリアに格納されている値で除し、さらに８で除し
てＨエリアに待避させ、Ｃエリアに格納されている値に
この値を加算してＣエリアに再格納し、Ｈエリアに待避
させた値を３倍してＦエリアの７２３番地に格納すると
ともに、Ｃエリアに格納されている値からＢエリアに格
納されている値の減算を実行し、そのうえでエエリアに
格納されている値を２回にわたって加算し、その結果を
８で除し、さらに除算結果から７２３番地に格納された
値を減算したうえで、Ｅエリアの７１３番地に格納し、
コントロールバス２７Ｋ（０００００〕ノコントロール
テータを送出して、ＲＡＭ７のアドレス選択をチャンネ
ルセレクタ６に戻し、アキュムレータの値にＥエリアの
７１１番地に格納されている値を加算し、加算結果を７
１１番地に再格納する。 処！　フロック９２６でハ、コントロールバス２７に〔
１０００ｏ〕のコントロールデータを送出して、ＲＡＭ
７の７１８番地あるいは７２８番地か選択されるように
設定したうえで、Ｊエリアに格納されている値から、エ
エリアに格納されている値を３倍した値の減算を行ない
、結果をＨエリアに格納する。 また、エエリアに格納されている値に固定値の９を乗じ
、その結果にＥエリアの７１８番地に格納されている値
を加算し、続いてＪエリアに格納されている値の減算を
行ない、つぎに、Ｂエリアに格納されている値を乗じ、
乗算結果をＨエリアに格納されている値で除し、さらに
８で除してＨエリアに待避させ、Ｃエリアに格納されて
いる値にこの値を加算してＣエリアに再格納し、Ｈエリ
アに待避させた値を０．８倍してＦエリアの７２８番地
に格納するとともに、Ｃエリアに格納されている値から
、Ｂエリアに格納されている値の減算を実行し、そのう
えでエエリアに格納されている値を３回減算し、その結
果を８で除し、さらに除算結果から７２８番地に格納さ
れた値を減算したうえでＥエリアの７１８番地に格納し
、コントロールバス２７に（ｏｏｏｏｏ）のコントロー
ルデータを送出して、ＲＡＭ７のアドレス選択をチャン
ネルセレクタ６に戻し、アキュムレータの値にＥエリア
の７１１番地に格納されている値を加算し、加算結果を
７１１番地に再格納する。 処理ブロック９２６でハ、コントロールバス２７に〔１
１１１Ｑ〕のコントロールデータを送出して、ＲＡＭ７
の７１２番地あるいは７２２番地が選択されるように設
定したうえで、Ｊエリアに格納されている値にエエリア
に格納されている値を３倍して加算し、結果をＨエリア
に、格納する。 壕だ、Ｅエリアの７１２番地に格納されている値から、
エエリアに格納されている値に固定値の１３．５を乗じ
たものを減算したうえで、Ｊエリアに格納されている値
の減算を行ない、Ｂエリアに格納されている値を乗じ、
乗算結果をＨエリアに格納されている値で除し、さらに
８で除してＨエリアに待避させ、Ｃエリアに格納されて
いる値にこの値を加算してＣエリアに再格納し、Ｈエリ
アに待避させた値を６．６倍してＦエリアの７２２番地
に格納するとともに、Ｃエリアに格納されている値から
Ｂエリアに格納されている値を減算した後にエエリアに
格納されている値を３回にわたって加算し、その結果を
８で除し、さらに、除算結果から７２２番地に格納され
た値を減算したうえで、Ｅエリアの７１２番地に格納し
、コントロールバス２了Ｋ（ＱＣ）０００）のコントロ
ールバス２了を送出して、ＲＡＭ７のアドレス選択をチ
ャンネルセレクタ６に戻し、アキュムレータの値にＦエ
リアの７１１番地に格納されている値を加算し、加算結
果を７１１番地に再格納する。 さらに、処理ブロック９２７において、ＲＡＭ７のＣエ
リアに格納されている値の符号を反転させた後に固定値
の２．５を乗じて７２１番地に格納し、Ｅエリアの７１
１番地に格納されている値をＣエリアに転送し、Ｃエリ
アに格納されている値からＢエリアに格納されている値
を減算し、そのうえでエエリアに格納されている値を４
倍して減算し、その結果を８分の１し、７２１番地に格
納された値を減算したうえで、ラッテ２２に転送し、ま
た、Ｅエリアの７１１番地に格納する。 この時点において高分解能の制御に移行するための第１
段階の学習動作か完了する訳であるが、処理ブロック９
１８から処理ブロック９２７にかけての一連の処理の意
味するところをつぎに説明する。 まず、ブランチ９０７から処理ブロック９０８へ移行す
るための前提条件として、第３区間あるいは第７区間の
インターバルが所定値に近づいたか否かを判別している
のは、モータ１の加速期間中に分割誤差を検出して補正
する場合、刻々と変化する回転速度によって、第８図ａ
）の信号波形の振幅そのものも変化して、しかも振幅変
化に対する各区間のインダーパルの変化度合もまちまち
であるため、実際に電圧制御増幅器３によって、振幅制
御が施された状態にできる限り近い状態において学習動
作をさせたほうが補正精度か高められるからである。 ところで、第１０図は、第８図の時刻ｔ８　の位置から
スタートして、定加速度でモータ１の回転速度が上昇し
ていった場合の、第１区間、第２区間、第３区間、第４
区間の速度変化あたりの、インターバルの逆数の変化比
率の増減を区間あたりの速度変化量を横軸にとって求め
たもので、その計算は次式に基づいている。 Ｖｎ：Ｎ−Ｙｐ＠５ｉｎ（２−π−α＠Ｎ−ｔ＋π／８
）　　　（６９ここに、 Ｎ＝１十に−１（６１ なお、（（２）式において、ｔは時刻を表わし、αは速
度発電機２の出力信号周波数を決定する係数であり、（
６）式のｋはモータ１の速度上昇率、すなわち第１０図
の横軸の大きさを決定する係数であり、その他の係数は
（１）式に準じている。 また、第３区間については、１／ΔＮ・ΔＴ　の値は負
数になる（振幅の増加の影響かきわめて大きいため。）
か、第１０図では同一象限にプロットしている。 第１０図から、各区間ごとの変化比率は大きく異なるが
、モータ１の回転速度が速度発電機２の出力信号の８分
の１周期の間に数１０パーセントも変化することは、ま
ずあり得ないことを考慮すると、同一区間であれば、速
度上昇率が実用範囲内ではあまり変化しないことがわか
る。 ちなみに、第９図に示したフローチャートにおいては、
この性質を利用して補正精度をより高めている。 すなわち、処理ブロック９２０における処理は次式で表
わされる第５区間の分割誤差オフセント量０５と、　第
６区間での周期換算の速度誤差Ｅ５を求めていることに
なる。 ０５＝２．５−（Ｘｓ−Ｄｚ／８）・Ｂｏ／Ｄｚ　　　
　（７）Ｅ　５＝（Ｄｚ−Ｂｏ　）／８−Ｏｓ　　　　
　　　　　（８）ただし、ｘ５は第５区間のインターバ
ルを時刻１＋４から時刻ｔＩ５にかけて計測した値であ
り、ＤＺ　＋ＢｏはそれぞれＲＡＭ７０Ｇエリアに格納
された平均速度情報、ＲＡＭ７のＢエリアに格納された
所望値であり、Ｄｚ／ｓはＲＡＭ７のＪエリアに格納さ
れている。 さて、（１式において、ＤＺ／８は第６区間に分割誤差
が存在しないときに本来計測されるべき値であり、実際
の計測値からその値を減じることによって、（４）式の
右辺第２項が求まり、さらに、周期換算された回転速度
の所望値Ｂｏと計測時点の回転速度を表わすＤｚの比率
を乗じることによって、モータ１の回転速度が設定値近
傍にあるときの分割誤差成分が得られる。 ところで、（１式の最初に２．５を乗じているのは、高
分解能制御に移行した後の各区間のインターバルの変化
率の補正を行なったもので・あり、変化率の算出は次式
に基づいている。 Ｖｎ＝Ｎ−Ｖｐ−ｓｉｎ（２−π−α−Ｎ−ｔ＋ｎ−ｙ
ｒ／８）ただし、ｎ＝１．２，３，４．５ 第１１図は第１〜第５の各区間からスタートしたときの
各区間における変化率を、第１０図と同じ要領で示した
ものであり、実用範囲内では第１区間、第２区間、第３
区間、第４区間の変化率の値はそれぞれ２’、５．６．
５．３．０，０．８である。なお、第５〜第８区間につ
い−ては第１〜第４区間と同じ値となる。 つぎに、処理ブロック９２１における処理は次式で表わ
される第６区間の分割誤差オフセント量０６　　と、第
６区間での周期換算の速度誤差Ｅ６　　を求めている。 ０６：６．５−（Ｘ６−４−４．５−Ａ−ＤＺ／８　）
×Ｂｏ／（８・（Ｄｚ／８−ム）Ｊ　　　（ｉｏ）Ｅ　
６＝＝］）　ｚ／８−Ａ　−Ｂ　ｏ／ｓ　−０６（１１
）なお、（１ｏ）、（１１）式で、ＡはＲＡ　Ｍ　７（
７）Ｉエリアに格納された値で、時刻ｔ８から時刻ｔ、
１にかけての第１区間のインターバルをＸｌとし、時刻
ｔ＋８から時刻ｔ２．にかけての第１区間のインターバ
ルをＸ＋＋とすると、次式で表わされる。 Ａ−（Ｘ、−Ｘ＋＋）／ｓ−２，５（１２）すなわち、
Ａは各区間ごとの速度変化量を表わし、（１２）式の分
母の２．５は、第１０図から求めた第１区間の変化率で
ある。 また、（１ｏ）式の固定値の６．５と４．５はそれぞれ
第１１図と第１０図から求めた第６区間の変化率である
。 一方、処理ブロック９２２における処理は、次式で表わ
される第４区間の分割誤差オフセフト量ｏ４と、第４区
間での周期換算の速度誤差Ｅ４　を求めている。 ０４　＝０．８−　（Ｘ４−３−Ａ−ＤＺ／８）ＸＢｏ
／（ｓ　＠　（Ｄｚ／８＋人月　　　　　（１３）Ｅ４
＝Ｄｚ／８＋Ａ−Ｂｏ／ａ−０４（１４）また、（１３
）式の固定値の０．８と３はそれぞれ第１１図と第１ｏ
図から求めた第４区間の変化率である。 さらに、処理ブロック９２３における処理は次式で表わ
される第７区間の分割誤差オフセット量０７と、第７区
間での周期換算の速度誤差Ｅ７　を求めている。 ０、＝ｓ−（Ｘ、　−３−２−ム−Ｄｚ／８）ｘＢｏ／
（ｓ−（Ｄｚ／５−２−人）Ｊ　　　　（１５）Ｅ　、
　＝　ＤＺ／８−２−ム−Ｂｏ／８　０７　　　　　　
　（１ｅ）（１６）式において、第７区間では第６区間
よりも回転速度か上昇しているにも拘らず、Ｘ７−３・
２・人を実行しているのは、先にも説明したように、第
７区間と第３区間では変化率の極性が他の区間と反対に
なっているためである。 同様に、処理ブロック９２４においては次式で表わされ
る第３区間の分割誤差オフセント量ｏ３と、第３区間で
の周期換算の速度語差Ｅ３を求めている。 ０３＝３・（Ｘ５＋３−２−Ａ　　Ｄｚ／８）ＸＢｏ／
（８，（Ｄｚ／８＋２−Ａ））　　　（１７）Ｅ３＝Ｄ
ｚ／８＋２−Ａ−Ｂｏ／８−ｏ　３　　　　　　　　（
１８）また、処理ブロック９２６では次式で表わされる
第８区間の分割誤差オフセット量０８と、第８区間での
周期換算の速度誤差Ｅ８を求めている。 ｏ　９＝０．８・（Ｘ　８＋３・３・Ａ−Ｄ２／５）ｘ
ｊ３ｏ／（ａ、　（Ｄｚ／８−３　・Ａ　）　Ｊ　　　
（１９）Ｅ８＝Ｄｚ／ａ−３−Ａ−Ｂｏ／８−０８（２
０）処理ブロック９２６では次式で表わされる第２区間
の分割誤差オフセット量０２と、第２区間での周期換算
の速度誤差Ｅ２を求めている。 ０２＝６．ｔｓ−（Ｘ２−４．５−３・Ａ−ＤＺ／８）
ＸＢａ／（８（Ｄｚ／８−１−３Ａ）Ｉ　　　（２１）
Ｅ２二Ｄｚ／８＋３・Ａ−Ｂｏ／８−０２　　　　　　
　（２２）さらに、処理ブロック９２７では、次式で表
わされる第１区間の分割誤差オフセット量０１と、第１
区間での周期換算の速度誤差Ｅ、を求めている。 ０１−（０２／６．　ｓ十〇ｓ　／　３＋０４１０−８
＋０５／２．６＋０６／６．５＋０７／３−１−ｏａｌ
ｏ、ａ　）　　　　　　　　　　（２Ｂ）Ｅ、＝ＤＺ／
８−４−Ａ−Ｂｏ／ｓ−ｏ　、　　　　　　　（２４）
（２３）式の右辺はＲＡＭ７０Ｃエリアに格納された第
２区間から第８区間までの正規化された分割誤差成分の
総和の符号を反転したものであり、その算出は次式に基
づいている。 ｋ＝＋ さて、（８）、（１１）、（１４）、（１６）、（１Ｂ
）。 （２０）、（２２）、（２４）式ではその時点での誤差
から第５．第６．第４．第７．第３．第８．第２゜第１
区間テノオフセソト量０５　＋　０６　＋　０４　＋　
０７　＋　０３＋０８．０２，０１を減じているが、こ
の操作は高分解能の制御に移行するまでの間に一度だけ
行なえば、その後はＲＡＭｙのＥエリアの７１１番地か
ら７１８番地には、常に０１〜０８だけのオフセットか
残るので、以後は第７図のフローチャートに示したよう
な制御動作に移行すればよい。 なお、それにも拘らず、ＲＡＭ７のＦエリアに各区間ご
とのオフセット量を残しているのは、さらに補正精度を
高めるための、再学習に備えるとともに、モータ１の回
転速度か変更されたり、いったん停止してから再起動す
る場合には、再び第９図に示したすべての動作を行なわ
なくとも、Ｆエリアのオフセット量を参照することによ
ってより速やかな高分解能制御への移行を可能ならしめ
るためである。 また、第９図の処理ブロック９１９〜９２７では（７）
〜（２４）式に示されるような細かい補正を忠実に実行
しているが、必らずしもここまでの補正が必要か否かは
システム規模と状況に応じて判断されるべきことからで
あり、例えば、あらかじめ第８図ｂ）の信号を利用して
モータ１の回転速度が一定になるように制御した状態に
おいて補正を行なうならば、（１０）式において、８・
Ｂｏ／（Ｄｚ／８−人）を乗じる演算は不用であり、Ａ
ＬＵ１９には加算器としての機能とビア）シフトの機能
だけかあればよい（ちなみに、第９図に示された程度の
固定値の乗算は、加算とシフトの組み合わせによって容
易に実現でき、例えば、２．６倍するためには、もとの
値を右シフトしたものと左シフトしたものを加算すれば
よい。）ので、その構成が簡単になる。 このようにして、第１図に示した本発明のサーボ装置で
は、高分解能の制御へ移行するまでの間に、タイミング
コントローラ２６か、速度発電機２の出力信号の１周期
にわたってチャンネルセレクタ６を介して出力される比
較器１１．１２の比較器の出力信号の発生時刻の、速度
発電機２が発生する交流信号波形を等分割するような正
規の時刻からの偏位をＲＡＭ７とＡＬ［Ｊｌ　９に算出
せしめ、その算出結果を前記ＲＡＭ７の速度誤差の履歴
が格納されるＥエリアにオフセット値として加えておく
ことによって、より精度の高い制御を可能ならしめるも
のである。 ところで、第１図の実施例ではオフセットコントローラ
１ｏは、波形整形器４の出力信号の高電位区間と低電位
区間が等しくなるように動作するが、これまでの説明か
らも明らかなように、例えば、第８図の時刻ｔ、Ｎ　１
ｔ！ｉｌ、ｔ＋５．ｔ＋８におけるカウンタ１５のカラ
ントイ直Ｄ１１．Ｄ１４．Ｄ１５．Ｄ１８はいずれもい
ったんＲＡＭ７に格納されるので、これらのデータをも
とにオフセットを調節することもできる。 すなわち、〔Ｄｌｌ−Ｄ１４〕が（ＤＩ５　　Ｄ１８〕
に等しくなるように電圧制御増幅器３の入カオフセｌト
値を調節することによって、実質的に波形整形器４のデ
ユーティを５０−５０にしたのと同じことになり、また
、プログラマブル電圧源６の上側出力と下側出力のアン
バランスまでもを補正することができる。 さらに、〔Ｄｌｌ−Ｄ１４〕と（Ｄｌｓ　　Ｄ＋ａ）の
差が正確に零になるならば、第６図に示したＲＡＭ７の
アドレス数を２分の１にすることもできる。 すなわち、実施例では第８図の時刻ｔ１　から時刻１＋
＋までの１サイクルの区間を基準にして、例えば、時刻
１＋＋においては時刻ｔ１のときのカウンタ１５のカウ
ント値から時刻ｔ１１のときのカウンート値を減算する
ようにしているが、時刻ｔ１から時刻ｔ５までの半サイ
クルの区間を基準に考えて、時刻ｔ５においては時刻ｔ
、のときのカウント値から時刻ｔ５のときのカウント値
を減算するように変更すれば、第６図のＲＡＭエリアの
うち７０５番地から７０８番地までと、７１５番地から
７１８番地まで、さらには７２６番地から７２８番地ま
では不要となる。 また、あらかじめ定められた周波数のもとでは第８図の
時刻ｔ２と時刻ｔ３の間の期間や時刻ｔ６と時刻ｔ７の
間の期間が一定になるように調節すれば第８図ａ）の信
号波形の振幅が一定になることを利用すれば、ディジタ
ル的に振幅を調節することができる。 例えば、第１図の振幅コントローラ９をアップダウンカ
ウンタ（ＲＡＭの追加エリアの中に構成されたソフト的
なカウンタであってもよい。）とディジタル−アナログ
変換器によって構成し、時刻ｔ２と時刻ｔ、の間の期間
や時刻ｔ６と時刻ｔ７の間の期間が上限値を越えたとき
に前記アップダウンカウンタをカウントダウンさせ、下
限値を越えたときにカウントアツプさせるようにすれば
、ステップ・パイ・ステップで振幅を調節することかで
きるし、時刻ｔ２　＋　”３　＋　ｔ６　Ｈｔ７　にお
けるカウンタ１６のカウント値はいったんＲＡＭ７に取
り込まれるので、タイミングコントローラ２６と前記Ｒ
ＡＭＴ　　人ＬＵ１９によっても一連の操作か行なえる
。 なお、前記振幅コントローラ９の出力信号が電圧制御増
幅器３に供給されだギのは、第９図に示した誤差補正の
一連の処理が終了してからであるが、この場合に前記振
幅コントローラ９によって電圧制御増幅器３の増幅ゲイ
ンの設定を行なう点は、時刻ｔ１から時刻ｔ８までの１
サイクル内の各点において自由に選ぶことができ、第８
図４）の信号波形の少なくとも半サイクルの期間は設定
値が保持される。 したがって、先にも説明したように分割された半サイク
ル内の各区間の速度誤差の検出ゲインは第１１図に示し
たように異なった値となる。 第７図のフローチャートでは、この検出ゲインの変動に
対する補正についてまでは言及していないが、例えば、
第７図の処理ブロック２０６において、アキ二ムレータ
の値をラッチ２２に転送する前に、あらかじめ準備され
たゲイン補正チーグルなどを用いて補正をすることもで
きる。 なお、前記モータ１が起動した直後は、速度発電機２の
出力信号の振幅がきわめて微小であるから、第８図の時
刻ｔ１における比較器１１の出力信号が発生したとして
も、電圧制御増幅器３の出力信号の電位が第８図ａ）に
示すような段階までは上昇せずに時刻ｔ２においては前
記比較器１１か出力信号を発生しない状態も生じ得る。 しかしながら、第１図に示した実施例においては前記比
較器１１とは別に第２の比較器１２を用意して、常に電
圧制御増幅器３の出力信号の電位の上昇と下降を監視す
るように構成されるとともに、時刻ｔｚ　、　ｔｙ・・
においてはチャンネルセレクタ５のアップダウンカウン
タをリセットするように構成されているので、モータ１
の起動時に前記チャンネルセレクタ５が誤ったアドレス
選択信号をＲＡＭ７に送出することはない。 また、第１の比較器１１と第２の比較器１２の両方を用
意しておくことによって、速度発電機２の出力信号にサ
ージ性のパルスか混入してもシステムが誤動作しないと
いう効果も得られる。 例えば、第８図の時刻ｔ１から時刻ｔ２の間にプログラ
マブル電圧源６の出力電圧のステップ値よりも大きいサ
ージパルスが電圧制御増幅器３の出力信号に重畳されて
いたとすると、若干の時間差はあるが前記比較器１１と
前記比較器１２の両方が出力を発生するので（なぜなら
ば、多くのサージ性のノイズはリンギング状になって原
信号に重畳して波形図の上下方向に現われる。）、チャ
ンネルセレクタ５における入力信号の受付条件を適当に
設定しておくことによって（例えば、クロノり信号の１
周期以内に両方の比較器の出力信号か到来したときには
受は付けを禁止するように設定しておく。）、システム
の耐ノイズ性を大幅に改善することかできる。 なお、このようなノイズの心配が皆無であればプログラ
マブル電圧源６の出力端子６ｂと前記比較器１２を削除
し、唯一の出力端子ｅａと唯一の比較器１１を時分割で
利用することによって第１図の装置、具体的には第８図
ｆ）、ｇ）、ｈ）、１）に示されるような動作機能を実
現することもできる。 なお、これまでの説明では第１図の速度発電機２の出力
信号が正弦波であるものと仮定して各サンプリング点に
おける速度誤差の検出ゲインの変動について説明してき
たか、前記速度発電機２の出力信号が三角波であって、
その振幅がモータ１の回転速度によって変化しない場合
（具体的には回転位置に応じて徐々に光透過率が変化す
るシャッター板と受光素子によって速度発電機２を構成
した場合などが該当する。）には各サンプリング点にお
ける速度誤差の検出ゲインか変化することはないし、振
幅コントローラ９も不要となる。 また、第１図の実施例ではカウンタ１５の１６ビツト長
のカウント値がそのまま加算器１９に転送され、前記加
算器１９での演算結果かデータバス２１を介してラッチ
２２に転送されるように構成されているが、この場合、
１６ビノト長の演算結果をそのまま前記ラッテ２２に転
送してしまうと、誤差検出ゲイン（弁別ゲイン）はきわ
めて小さなものとなってしまう。 例えば、（２）式の例ではモータ１の回転速度が１０パ
ーセント変化したときに誤差検出値が２６０になること
を算出したか、全体のビット長が１６ビノトであれば、
この値はわずか０．４バーセントにしかならず、その結
果として第１図の電力増幅器２５にきわめて高い分解能
とゲインが要求される。 したがって、実際には前記加算器１９とＲＡＭ７の間で
のデータのやりとりや演算過程において実質的に誤差検
出ゲインを高めるビット圧縮操作か行なわれる。 なお、その具体的な方法や、第１図のＡＬＵｌ９゜タイ
ミングコントローラ２６などの具体的な構成や、第１図
には示されていない読み出し専用メモリ（ＲＯＭ）との
データのやりとりについては、本願と同一出願人による
特願昭５８−１８３７６０号明細書において詳述されて
いるので、ここでは省略する。 きて、このように本発明のサーボ装置ではモータやＩＪ
　ニアモータなどの速度情報を有する交流信号の１サイ
クルもしくは半サイクルの区間に複数の照合点を設ける
ことによって、実質的により高い周波数を有する速度検
出信号を得たのと同じ効果を発揮させるものであるが、
本発明の実施形態は必ずしも第１図の装置に限定される
ものではなく、また、実施例において示したモータの回
転速度の制御のみならず、リニアモータなどにおいては
、例えば第８図ｊ）の出力信号をカウントすることによ
って移動距離を高い精度で知ることもできる。 発明の効果 本発明のサーボ装置は以上の説明からも明らかなように
、あらかじめ設定された少なくとも２通りの出力電圧を
発生する電圧源（実施例では、プログラマブル電圧源６
はｖｌおよびｖ２の２通りの出力電圧を発生するように
構成されているが、さらに多くの出力電圧を発生するよ
うに構成すれば、より高分解能の制御も可能となる。）
と、前記電圧源の出力と移動体の速度情報を有する交流
信号の電位を比較して前記交流信号の半周期の間に２回
以上の出力信号を発生する比較器（実施例においては、
２個の比較器１１および１２を用いている。）と、基準
クロック信号を計数するカウンタと、前記比較器の出力
信号が発生した時点の前記カウンタの計数値を格納する
メモリ手段と、前記計数値から誤差出力を算出する演算
器（実施例においては、ＡＬＵｌ　９が用いられている
が、加算器やカウンタであってもよい。）と、前記誤差
出力に基づいて前記移動体に駆動電力を供給する。駆動
手段（電力増幅器２５）と、前記交流信号の少なくとも
半周期にわたって前記比較器の出力信号の発生時刻の正
規値からの偏位を算出し、その算出結果から各計測時点
において前記演算器に誤差出力の補正を行なわせる誤差
出力補正手段（実施例においては、タイミングコントロ
ーラ２６と、ＲＡＭ７．ＡＬＵ１９によって誤差出力補
正手段が構成されている。）を具備したことを特徴とす
るもので、速度発電機の出力周波数を高くすることなく
、より分解能の高い制御、すなわち、実質的に速度発電
機の出力周波数を高くしたのと同等の制御を行なうこと
かでき、きわめて犬なる効果を奏する。

【図面の簡単な説明】

第１図は本発明の一実施例におけるサーボ装置のブロッ
クダイアグラム、第２図は電圧制御増幅器の具体例を示
す回路結線図、第３図はチャンネルセレクタの具体例を
示す回路結線図、第４図は第３図の回路動作を説明する
ための信号波形図、第５図はプログラマブル電圧源の具
体例を示す回路結線図、第６図はＲＡＭの構成を示すメ
モリマツ２°、第７図はタイミングコントローラの動作
を説明するためのフローチャート、第８図は第１図の装
置の動作を説明するための信号波形図、第９図はタイミ
ングコントローラによる誤差補正動作を説明するための
フローチャート、第１０図および第１１図は分割された
各区間の速度変化に対するインターバルの変化特性を示
した特性図である。 １・・・・・モータ、２・・・・・・速度発電機、５・
・・・チャンネルセレクタ、６・・・・・プログラマブ
ル電圧源、７・・・・・・ＲＡＭ、１１・・・・・・比
較器、１２　・・比較器、１５・・・・・・カウンタ、
１９・・　・ＡＬＵ、２５・・・・電力増幅器、２６・
・・・・・タイミングコントローラ。 代理人の氏名　弁理士　中　尾　敏　男　ほか１名第４
図 Ｌ〕 第５図 第９図 ｔ（Ｌ＋　　　　　　　　　　　導 筒９図 Ｃ）　　　　　　　　　　　　　　　　　　　　　　　
　　　　　　　　　　ｄ）ＮＥＸ丁 第９図 ｅ）　　　　　　　　　　　　　　　　　チフ第９図 ３）　　　　　　　　　　　　　　　　　　　　　　　
　　　　　（ｈンＥＸＴ 第９図 劫 ％Ｅム丁

Claims (2)

【特許請求の範囲】
1. （１）あらかじめ設定された少なくとも２通りの出力電
   圧を発生する電圧源と、前記電圧源の出力と移動体の速
   度情報を有する交流信号の電位を比較して前記交流信号
   の半周期の間に２回以上の出力信号を発生する比較器と
   、基準クロック信号を計数するカウンタと、前記比較器
   の出力信号が発生した時点の前記カウンタの計数値を格
   納するメモリ手段と、前記計数値から誤差出力を算出す
   る演算器と、前記誤差出力に基づいて前記移動体に、駆
   動電力を供給する、駆動手段と、前記交流信号の少なく
   とも半周期にわたって前記比較器の出力信号の発生時刻
   の正規値からの偏位を算出し、その算出結果から各計測
   時点において前記演算器に誤差出力の補正を行なわせる
   誤差出力補正手段を具備してなるサーボ装置。
2. （２）移動体の速度情報を有する交流信号の少なくとも
   半周期にわたって比較器が出力信号を発生するごとに、
   カウンタの計数値を格納するメモリ手段のアドレスを更
   新するチャンネルセレクタと、前記チャンネルセレクタ
   が前記メモリ手段にアドレス更新信号を送出するごとに
   演算器に前記メモリ手段の該当アドレスに格納された前
   回の計数値からの減算を行なわせしめ、減算結果とあら
   かじめ準備された所望値を比較してその大小に応じた誤
   差出力を、駆動手段に送出せしめるタイミングコントロ
   ーラとを具備し、誤差出力の補正時には前記チャンネル
   セレクタが前記アドレス更新信号を送出するごとに、そ
   のインターバルを計測して前記メモリ手段の該当アドレ
   スに格納させ、少なくとも前記交流信号の半周期分のイ
   ンターバルの計測値の格納が終了した時点で、電圧源に
   よる前記交流信号の分割誤差を演算器によって補正し、
   補正値を前記メモリ手段に格納するように前記タイミン
   グコントローラに動作せしめてなる特許請求の範囲第１
   項記載のサーボ装置。