JPS6191955A - モノリシツクマイクロ波ic - Google Patents
モノリシツクマイクロ波icInfo
- Publication number
- JPS6191955A JPS6191955A JP21387684A JP21387684A JPS6191955A JP S6191955 A JPS6191955 A JP S6191955A JP 21387684 A JP21387684 A JP 21387684A JP 21387684 A JP21387684 A JP 21387684A JP S6191955 A JPS6191955 A JP S6191955A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- monolithic microwave
- bonding pad
- integrated circuit
- capacitors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Microwave Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明はモノリシックマイクロ波ICに関するものであ
る。
る。
(従来の技術)
近年、SHF帯衛星放送、レーダ、マイクロ波通信等の
技術の進展によυマイクロ波装置の需要が急激に増大し
ている。この′a要に応じ大量生産を可能くするために
、マイクロ波回路を1つの半導体チップ内に集積化する
いわゆるモノリシックマイクロ波ICの開発が急務であ
り、各所でその開発が行なわれている。
技術の進展によυマイクロ波装置の需要が急激に増大し
ている。この′a要に応じ大量生産を可能くするために
、マイクロ波回路を1つの半導体チップ内に集積化する
いわゆるモノリシックマイクロ波ICの開発が急務であ
り、各所でその開発が行なわれている。
第4図は従来のモノリシックマイクロ波ICの一例を示
す平面図である。
す平面図である。
従来は第4図に示したように、牛杷は性の半導体チップ
1の一生面に、ドレイン3.レーダ2゜ゲート4を備え
たFET([界効果トランジスタ)と、マイクロストリ
ップ線路7,8から構成される入出力整合回路が形成さ
れ、ストリップ線路7゜8の先端は各々キャパシタ11
.12を介して接地用ボンディングパッド9.10に接
続されている。5.6はそれぞれ入力端子出力端子を構
成する。
1の一生面に、ドレイン3.レーダ2゜ゲート4を備え
たFET([界効果トランジスタ)と、マイクロストリ
ップ線路7,8から構成される入出力整合回路が形成さ
れ、ストリップ線路7゜8の先端は各々キャパシタ11
.12を介して接地用ボンディングパッド9.10に接
続されている。5.6はそれぞれ入力端子出力端子を構
成する。
このような従来例のモノリシックマイクロ[ICにおい
ては、何らかの原因で帯域等がずれた場合は新たにマス
クを製作しマイクロストリップ線路7.8の形状を変え
て特性の修正を行なっていた。
ては、何らかの原因で帯域等がずれた場合は新たにマス
クを製作しマイクロストリップ線路7.8の形状を変え
て特性の修正を行なっていた。
(従来技術の問題点)
かかるモノリシックマイクロ波ICを製造するためには
、マスクを製作しさらにICプロセスを流さなければな
らず、最低でも3ケ月の期間を要する。このためモノリ
シックマイクロ波ICでよく起シがちな帯域等のずれが
生じた場合でもその修正に一最低でも3ケ月の期間を要
すると共に製品の製造歩出シを低下させてしまうという
問題点があった。
、マスクを製作しさらにICプロセスを流さなければな
らず、最低でも3ケ月の期間を要する。このためモノリ
シックマイクロ波ICでよく起シがちな帯域等のずれが
生じた場合でもその修正に一最低でも3ケ月の期間を要
すると共に製品の製造歩出シを低下させてしまうという
問題点があった。
シ、帯域等のずれが生じた場合でも、短期間に容易に修
正が可能で、製品の裏造歩止シを向上させることのでき
るモノリシックマイクロ波ICを提供することにある。
正が可能で、製品の裏造歩止シを向上させることのでき
るモノリシックマイクロ波ICを提供することにある。
(発明の構成)
本発明によれば、マイクロストリップ線路の少くとも一
部分が半絶縁性の半導体チップの一辺に平行に設けられ
、復数個のキャパシタが前記半導体チップの一辺に平行
に設けられた前記マイクロス) IJツブ線路の導体と
、前記半導体チップの一辺に近接して設けられた接地用
ボンディングパッドとの間に設けられたことを特徴とす
るモノリシックマイクロ波ICが得られる。
部分が半絶縁性の半導体チップの一辺に平行に設けられ
、復数個のキャパシタが前記半導体チップの一辺に平行
に設けられた前記マイクロス) IJツブ線路の導体と
、前記半導体チップの一辺に近接して設けられた接地用
ボンディングパッドとの間に設けられたことを特徴とす
るモノリシックマイクロ波ICが得られる。
(実施例)
以下、本発明の実施例について因面を参照して説明する
。
。
第1図は本発明の一実施例を示す平面図、第2図、第3
図ta+〜(d)はその等両回略図である。
図ta+〜(d)はその等両回略図である。
第1図において、本実施例は、半絶縁性の半導体チップ
11の一生面に、ドレイン13.ンース12、ゲート1
4を備えたFETと、マイクロストリップ線路17及び
18から構成される入出力整合回路が形成されておυ、
マイクロストリップ線路17及び18の一部分は、半導
体チップ11の対応する辺に平行に設けられ、このスト
リップ線路17及び18の導体と、半導体チップ110
辺に近接して設けられた複数の接地用ボンディングパッ
ド!9,20.21及び22. 23. 24との間に
復数個のキャパシタ25,26.27及び28,29.
30が設けられている。15及び16はそれぞれ入力端
子、出方端子である。
11の一生面に、ドレイン13.ンース12、ゲート1
4を備えたFETと、マイクロストリップ線路17及び
18から構成される入出力整合回路が形成されておυ、
マイクロストリップ線路17及び18の一部分は、半導
体チップ11の対応する辺に平行に設けられ、このスト
リップ線路17及び18の導体と、半導体チップ110
辺に近接して設けられた複数の接地用ボンディングパッ
ド!9,20.21及び22. 23. 24との間に
復数個のキャパシタ25,26.27及び28,29.
30が設けられている。15及び16はそれぞれ入力端
子、出方端子である。
本実施例を等両回路で表示すると第2図のようになる。
同図において参照番号は第1図と同じである。破線で囲
まれた部分は半導体チップ11内を意味する。この図で
は、ボンディングパッド19.23及びンース12がそ
れぞれポンディング&4431. 32. 33を用い
て接地されている。キャパシタ25〜3oはマイクロ波
帯で十分低いリアクタンスを持りている。
まれた部分は半導体チップ11内を意味する。この図で
は、ボンディングパッド19.23及びンース12がそ
れぞれポンディング&4431. 32. 33を用い
て接地されている。キャパシタ25〜3oはマイクロ波
帯で十分低いリアクタンスを持りている。
第3図+a)〜tdlは、第1図のストリップ線路17
の部分を拡大した等両回略図で、本実施例における回路
修正を説明するためのものである。第3図+alt−1
ボンディングパッド21を接地した場合で、等画的に同
図tb)のように表わされる。この場合は、ストリップ
線路17は最も短い状態で、先端がマイクロ波的に接地
される。−万同図+C)はボンディングパッド19を接
地した場合で、等動的に同図+dlのように表わされる
。この場合は、ス) IJツブ線路17は最も長い状態
で先端がマイクロ波的に接地される。
の部分を拡大した等両回略図で、本実施例における回路
修正を説明するためのものである。第3図+alt−1
ボンディングパッド21を接地した場合で、等画的に同
図tb)のように表わされる。この場合は、ストリップ
線路17は最も短い状態で、先端がマイクロ波的に接地
される。−万同図+C)はボンディングパッド19を接
地した場合で、等動的に同図+dlのように表わされる
。この場合は、ス) IJツブ線路17は最も長い状態
で先端がマイクロ波的に接地される。
すなわち、本実施例によると5回路の修正を単にボンデ
ィングをやシ直すことで容易に行うことができる。
ィングをやシ直すことで容易に行うことができる。
(発明の効果)
以上、詳細説明したとおり、本発明のモノリシックマイ
クロ波lCr1.上記の構成にょシ、接地するボンディ
ングパッドを変えるだけでマイクロストリップ線路の実
効長を変えることができ、特性の修正が極めて容易に短
時間で行なうことが可能になると共に製品の製造歩出シ
を大幅に向上させることができるという効果を有する。
クロ波lCr1.上記の構成にょシ、接地するボンディ
ングパッドを変えるだけでマイクロストリップ線路の実
効長を変えることができ、特性の修正が極めて容易に短
時間で行なうことが可能になると共に製品の製造歩出シ
を大幅に向上させることができるという効果を有する。
モノリシックマイクロ波ICの一例を示す平面図である
。 ll・・・・・・半導体チップ、12・・・・・・ソー
ス、13・・・・・°ドレイ/、14・・・・・・ゲー
ト、15・・・・・入力端子、16・・・・・・出力端
子、17.18・・・・・・マイクロストリップ断路、
19〜24・・・・・・ボンディングパッド、25〜3
0・・・・・・キャパシタ、31〜33・・・・・・ボ
ンディング線。 CC) ” 享3 図
。 ll・・・・・・半導体チップ、12・・・・・・ソー
ス、13・・・・・°ドレイ/、14・・・・・・ゲー
ト、15・・・・・入力端子、16・・・・・・出力端
子、17.18・・・・・・マイクロストリップ断路、
19〜24・・・・・・ボンディングパッド、25〜3
0・・・・・・キャパシタ、31〜33・・・・・・ボ
ンディング線。 CC) ” 享3 図
Claims (1)
- マイクロストリップ線路の少くとも一部分が半絶縁性
の半導体チップの一辺に平行に設けられ、複数個のキャ
パシタが前記半導体チップの一辺に平行に設けられた前
記マイクロストリップ線路の導体と前記半導体チップの
一辺に近接して設けられた接地用ボンディングパッドと
の間に設けられたことを特徴とするモノリシックマイク
ロ波IC。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59213876A JPH07107963B2 (ja) | 1984-10-12 | 1984-10-12 | モノリシツクマイクロ波ic |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59213876A JPH07107963B2 (ja) | 1984-10-12 | 1984-10-12 | モノリシツクマイクロ波ic |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS6191955A true JPS6191955A (ja) | 1986-05-10 |
JPH07107963B2 JPH07107963B2 (ja) | 1995-11-15 |
Family
ID=16646473
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP59213876A Expired - Fee Related JPH07107963B2 (ja) | 1984-10-12 | 1984-10-12 | モノリシツクマイクロ波ic |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH07107963B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62291976A (ja) * | 1986-06-12 | 1987-12-18 | Matsushita Electric Ind Co Ltd | 高周波半導体装置 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5624164U (ja) * | 1979-07-31 | 1981-03-04 | ||
JPS56142121U (ja) * | 1980-03-25 | 1981-10-27 |
-
1984
- 1984-10-12 JP JP59213876A patent/JPH07107963B2/ja not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5624164U (ja) * | 1979-07-31 | 1981-03-04 | ||
JPS56142121U (ja) * | 1980-03-25 | 1981-10-27 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62291976A (ja) * | 1986-06-12 | 1987-12-18 | Matsushita Electric Ind Co Ltd | 高周波半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
JPH07107963B2 (ja) | 1995-11-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5164683A (en) | RF amplifier assembly | |
JP3036233B2 (ja) | 半導体装置およびその製造方法 | |
EP2197030B1 (en) | High frequency semiconductor device | |
US6177834B1 (en) | Output matched LDMOS power transistor device | |
US6407449B1 (en) | Pin layout of semiconductor integrated circuits including dual band amplifier and receiving mixer | |
JPH07297609A (ja) | 半導体装置 | |
JPS6191955A (ja) | モノリシツクマイクロ波ic | |
EP0668615A1 (de) | Kunststoff-SMD-Gehäuse für einen Halbleiterchip | |
JPS6056306B2 (ja) | マイクロ波ic装置とその製造方法 | |
JPH0145154Y2 (ja) | ||
JPH054281Y2 (ja) | ||
JP2953942B2 (ja) | 半導体装置 | |
JP2638514B2 (ja) | 半導体パッケージ | |
JPS6364081B2 (ja) | ||
JP2570638B2 (ja) | 半導体用パッケージ | |
JPH04261206A (ja) | 増幅器 | |
JPS62188332A (ja) | 半導体装置 | |
JPH02119174A (ja) | 集積化高周波増幅器 | |
JPS6043021B2 (ja) | 半導体装置 | |
JP2006020206A (ja) | 増幅回路 | |
DE10152652A1 (de) | Hochfrequenzleistungsverstärker mit integrierter passiver Anpassungsschaltung | |
JP2775678B2 (ja) | 高周波半導体集積回路装置 | |
JPH10321808A (ja) | 電子装置 | |
JPS62274806A (ja) | マイクロ波電界効果トランジスタ | |
JPH0774558A (ja) | 集積化増幅器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |