JPS619051A - スクランブル方式 - Google Patents
スクランブル方式Info
- Publication number
- JPS619051A JPS619051A JP59129596A JP12959684A JPS619051A JP S619051 A JPS619051 A JP S619051A JP 59129596 A JP59129596 A JP 59129596A JP 12959684 A JP12959684 A JP 12959684A JP S619051 A JPS619051 A JP S619051A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- counter
- frame signal
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03828—Arrangements for spectral shaping; Arrangements for providing signals with specified spectral properties
- H04L25/03866—Arrangements for spectral shaping; Arrangements for providing signals with specified spectral properties using scrambling
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、ビット情報を伝送する場合に送信側において
用いられている情報源のスクランブル方式に関するもの
である。
用いられている情報源のスクランブル方式に関するもの
である。
一般に情報を伝送する場合、受信系において単純な信号
が続く時、例えば、２値情報の伝送でＩＩ １７７ばか
りとか′０″′ばかりが連続すると、受信タイミングが
とりにくくなり、受信系の動作が良好に働かないという
不都合が生じる。この不都合を防ぐために、送信側で伝
送する情報信号とＰＮ（Ｐｓｅｕｄｏ −Ｎｏｉｓｅ）
信号との排他的論理和をとることにより、０１″′や１
１０１＋がランダムに近い確率で発生する信号を作成し
て伝送し、受信側で同じＰＮ信号と該信号とを比較する
ことにより、ディスクランブルを行ない、求める情報を
得るという方法が採用されている。ここで伝送される信
号には、いわゆるデータ等の信号の他にフレーム信号や
打合せ信号等必要な信号を追加しなければならない。
が続く時、例えば、２値情報の伝送でＩＩ １７７ばか
りとか′０″′ばかりが連続すると、受信タイミングが
とりにくくなり、受信系の動作が良好に働かないという
不都合が生じる。この不都合を防ぐために、送信側で伝
送する情報信号とＰＮ（Ｐｓｅｕｄｏ −Ｎｏｉｓｅ）
信号との排他的論理和をとることにより、０１″′や１
１０１＋がランダムに近い確率で発生する信号を作成し
て伝送し、受信側で同じＰＮ信号と該信号とを比較する
ことにより、ディスクランブルを行ない、求める情報を
得るという方法が採用されている。ここで伝送される信
号には、いわゆるデータ等の信号の他にフレーム信号や
打合せ信号等必要な信号を追加しなければならない。
そこで、情報信号にスクランブルをかける時、Ｍビット
毎に空白を設け、そこにフレーム信号を挿入する手段が
要求される。
毎に空白を設け、そこにフレーム信号を挿入する手段が
要求される。
第２図は、従来の送信側スクランブル回路の構成を示し
、第３図は、第２図のスクランブル回路の動作を説明す
るための各点ａ−ｇにおける信号波形を示す図である。
、第３図は、第２図のスクランブル回路の動作を説明す
るための各点ａ−ｇにおける信号波形を示す図である。
第２図において、１は送信データの入力端子、２はフレ
ーム信号の入力端子。
ーム信号の入力端子。
３は外部へ伝送されるスクランブル処理されたデータ信
号の出力端子、４はバッファ・メモリ、５１．５２はア
ンド・ゲート回路、６はオア・ゲート回路、７は２Ｎ−
１ビツトから成るＰＮ信号発生回路、８はＭ＝２ ビ
ットからなるカウンタ、９はアンド・ゲート回路、１０
は排他的論理和回路を示す。
号の出力端子、４はバッファ・メモリ、５１．５２はア
ンド・ゲート回路、６はオア・ゲート回路、７は２Ｎ−
１ビツトから成るＰＮ信号発生回路、８はＭ＝２ ビ
ットからなるカウンタ、９はアンド・ゲート回路、１０
は排他的論理和回路を示す。
第２図の送受信側スクランブル回路において、入力端子
１にシリアル・データとして入力する送受信情報は、バ
ッファ・メモリ４に一時たくわえられた後、カウンタ８
から出力される第３図のｅに示す波形のタイミング信号
でアンド回路５１により第３図のａに示す波形の、Ｍ＝
２ （Ｎは整１ 数？＃ｓ′Ｎｋ２）
ビット０周期’ｔ’、７＞１”’）ビット長が２−１ビ
ツトで読み出される。また、入力端子２から入力された
フレーム信号Ｆは、上記データ信号と同期した第３図の
ｂに示す波形の位置で。
１にシリアル・データとして入力する送受信情報は、バ
ッファ・メモリ４に一時たくわえられた後、カウンタ８
から出力される第３図のｅに示す波形のタイミング信号
でアンド回路５１により第３図のａに示す波形の、Ｍ＝
２ （Ｎは整１ 数？＃ｓ′Ｎｋ２）
ビット０周期’ｔ’、７＞１”’）ビット長が２−１ビ
ツトで読み出される。また、入力端子２から入力された
フレーム信号Ｆは、上記データ信号と同期した第３図の
ｂに示す波形の位置で。
オア・ゲート回路６を用いて、上記データ信号に挿入さ
れ、第３図のＣに示す波形の如く構成される。一方、ス
クランブル用のＰＮ信号は、ＰＮ信号発生回路７から、
第３図のｄに示す如く非同期で連続的に送り出され、送
信データと同期した第３図の８に示す波形のタイミング
、すなわちカウンタ８のＭ＝０のタイミング位置のみア
ンド・ゲート回路９により抑止され、第３図のｆに示す
波形で、排他的論理和回路１０に入力され、送信データ
のスクランブル処理が行、なわれる、該スクランブル処
理された送信データは、第３図のｇに示すようにフレー
ム信号Ｆ以外の時間位置に対してのみスクランブル処理
されたものとなる。
れ、第３図のＣに示す波形の如く構成される。一方、ス
クランブル用のＰＮ信号は、ＰＮ信号発生回路７から、
第３図のｄに示す如く非同期で連続的に送り出され、送
信データと同期した第３図の８に示す波形のタイミング
、すなわちカウンタ８のＭ＝０のタイミング位置のみア
ンド・ゲート回路９により抑止され、第３図のｆに示す
波形で、排他的論理和回路１０に入力され、送信データ
のスクランブル処理が行、なわれる、該スクランブル処
理された送信データは、第３図のｇに示すようにフレー
ム信号Ｆ以外の時間位置に対してのみスクランブル処理
されたものとなる。
しかしながら、上記のような構成のスクランブル回路で
は、送信データを一時格納するバッファ・メモリ４を必
要とし、さらに該バッファ・メモリ４から第３図のａに
示す波形の送信データを読み 【、１ 出すためと、第３図のｂに示す波形のフレーム信号Ｆの
時間位置を抑止して、スクランブル処理を行なうために
、２’−１ビツトのカウンタから構成されるＰＮ信号発
生回路７と１Ｍ＝２Ｎビットのカウンタ８から構成され
るタイミング回路との２つの回路が必要であった。この
ためスクランブル回路構成が複雑となり、コストが高く
なるという欠点があった。
は、送信データを一時格納するバッファ・メモリ４を必
要とし、さらに該バッファ・メモリ４から第３図のａに
示す波形の送信データを読み 【、１ 出すためと、第３図のｂに示す波形のフレーム信号Ｆの
時間位置を抑止して、スクランブル処理を行なうために
、２’−１ビツトのカウンタから構成されるＰＮ信号発
生回路７と１Ｍ＝２Ｎビットのカウンタ８から構成され
るタイミング回路との２つの回路が必要であった。この
ためスクランブル回路構成が複雑となり、コストが高く
なるという欠点があった。
本発明は上述の点にかんがみてなされたもので、送信デ
ータを一時格納するバッファ・メモリを省略すると共に
、フレーム信号Ｆの時間位置を抑止するためのパルス作
成用のタイミング回路を省略し、簡単な回路構成でかつ
安価なスクランブル方式を提供することにある。
ータを一時格納するバッファ・メモリを省略すると共に
、フレーム信号Ｆの時間位置を抑止するためのパルス作
成用のタイミング回路を省略し、簡単な回路構成でかつ
安価なスクランブル方式を提供することにある。
本発明は入力データ信号と、該入力データ信号に同期し
たＰＮ信号との排他的論理和をとり伝送路へ送出するス
クランブル方式に台いて、前記ＰＮ信号をＮビットのシ
フトレジスタからなる２Ｎサイクル長のカウンタから発
生させ、前記Ｎビットのシフトレジスタの出力がすべて
零になる時間位置の入力データを抑止回路で抑止し、該
抑止位置にフレーム信号を挿入し、該フレーム信号を含
んだデータ信号とＰＮ信号とのを排他的論理和を排他的
論理和回路でとり、入力データ信号にスクランブルをか
けるようにする点にある。
たＰＮ信号との排他的論理和をとり伝送路へ送出するス
クランブル方式に台いて、前記ＰＮ信号をＮビットのシ
フトレジスタからなる２Ｎサイクル長のカウンタから発
生させ、前記Ｎビットのシフトレジスタの出力がすべて
零になる時間位置の入力データを抑止回路で抑止し、該
抑止位置にフレーム信号を挿入し、該フレーム信号を含
んだデータ信号とＰＮ信号とのを排他的論理和を排他的
論理和回路でとり、入力データ信号にスクランブルをか
けるようにする点にある。
本発明は上記のように、Ｎビットのシフトレジスタの出
力がすべて零となる時間位置の入力データ信号を抑止し
、該抑止位置にフレーム信号を挿入するので、送信デー
タを一時格納するバッファ・メモリおよびフレーム信号
の時間位置を抑止するパルス作成用のタイミング回路を
省略できる。
力がすべて零となる時間位置の入力データ信号を抑止し
、該抑止位置にフレーム信号を挿入するので、送信デー
タを一時格納するバッファ・メモリおよびフレーム信号
の時間位置を抑止するパルス作成用のタイミング回路を
省略できる。
以下本発明の実施例を図面に基づいて説明する。
第１図は９本発明のスクランブル方式に用いるスクラン
ブル回路の構成を示す図である。同図において、第２図
と同一符号を付した部分は同一または相当部分を示す、
７１はＭ＝２ＮビットのＭ系列カウンタから構成される
ＰＮ信号発生回路。
ブル回路の構成を示す図である。同図において、第２図
と同一符号を付した部分は同一または相当部分を示す、
７１はＭ＝２ＮビットのＭ系列カウンタから構成される
ＰＮ信号発生回路。
８１はアンドゲート回路である。
ＰＮ信号発生回路７１は、一般に用いられるＮビットの
シフトレジスタからなる２Ｎカウンタにより構成される
公知のカウンタ〔例えば、ＴＬＬアプリケーションマニ
ュアルとデータブック、テキサス・インスツルメンツ・
アジアリミテッド、（昭５Ｏ−６−１５）Ｐ７９参照〕
であり、Ｎ藏シフトレジスタの段数に相当する。今シフ
トレジスタの段数Ｎ＝５の場合を例にして、ＰＮ信号の
発生方法を示すため、各シフトレジスタの出力信号をＡ
、Ｂ、Ｃ，Ｄ、Ｅで表わすと、 に従う論理でＰＮ信号が発生され、各レジスタの出力が
すべて０”になる時間、即ち、Ｍ＝Ｏの時間位置をアン
ド・ゲート回路８１で検出し、第３図のｈに示す如き時
間位置になるように同図のｂに示すフレーム信号Ｆと同
期をとる。入力端子１へ入力する送信データは、第３６
！Ｉのｉに示すような波形のビット・シリアルな連続デ
ータであり、′ フレーム信号Ｆを挿入
する時間位置の入力データは、アンド・ゲート回路５１
により、１ビツトだけ強制的に削除されて、第３図のａ
に示す波形のデータとなる。このように１ビツトだけが
強制的に削除されるビットスチール動作は、入力データ
穴 が音声データや画像データのように会長性があって１Ｍ
ビット毎に１ビツトの欠落があっても人間の聴覚や視覚
に感知されないところで実施できる。
シフトレジスタからなる２Ｎカウンタにより構成される
公知のカウンタ〔例えば、ＴＬＬアプリケーションマニ
ュアルとデータブック、テキサス・インスツルメンツ・
アジアリミテッド、（昭５Ｏ−６−１５）Ｐ７９参照〕
であり、Ｎ藏シフトレジスタの段数に相当する。今シフ
トレジスタの段数Ｎ＝５の場合を例にして、ＰＮ信号の
発生方法を示すため、各シフトレジスタの出力信号をＡ
、Ｂ、Ｃ，Ｄ、Ｅで表わすと、 に従う論理でＰＮ信号が発生され、各レジスタの出力が
すべて０”になる時間、即ち、Ｍ＝Ｏの時間位置をアン
ド・ゲート回路８１で検出し、第３図のｈに示す如き時
間位置になるように同図のｂに示すフレーム信号Ｆと同
期をとる。入力端子１へ入力する送信データは、第３６
！Ｉのｉに示すような波形のビット・シリアルな連続デ
ータであり、′ フレーム信号Ｆを挿入
する時間位置の入力データは、アンド・ゲート回路５１
により、１ビツトだけ強制的に削除されて、第３図のａ
に示す波形のデータとなる。このように１ビツトだけが
強制的に削除されるビットスチール動作は、入力データ
穴 が音声データや画像データのように会長性があって１Ｍ
ビット毎に１ビツトの欠落があっても人間の聴覚や視覚
に感知されないところで実施できる。
従ってＭ＝２ ビットのＮが大きい程、その影響が少
ない。上記のようにして、第３図のａに示す波形のデー
タが得られた後、アンド・ゲート回路５２により入力す
る第３図のｂに示す波形のフレーム信号Ｆをオア・ゲー
ト回路６で挿入し、同図のＣに示す波形のデータを作成
する。次に該データとアンド・ゲート回路９からくる同
図のり、ｆに示す波形のＰＮ信号との排他的論理和を排
他的論理回路１０でとり、スクランブル処理を行って、
第３図のｇに示す波形の出力データを得る。
ない。上記のようにして、第３図のａに示す波形のデー
タが得られた後、アンド・ゲート回路５２により入力す
る第３図のｂに示す波形のフレーム信号Ｆをオア・ゲー
ト回路６で挿入し、同図のＣに示す波形のデータを作成
する。次に該データとアンド・ゲート回路９からくる同
図のり、ｆに示す波形のＰＮ信号との排他的論理和を排
他的論理回路１０でとり、スクランブル処理を行って、
第３図のｇに示す波形の出力データを得る。
上記実施例によれば、ＰＮ信号発生回路７１を２Ｎビツ
トからなるＭ系列カウンタを用いて構成し、各段のレジ
スタ出力がすべて０”になる時間 千位置
をアンド・ゲート回路８１で検出し、該時間位置の入力
データを強制的に削除し、フレーム信号Ｆを挿入するの
で、第２！ｉに示す従来例のように、バッファ・メモリ
４とフレーム信号Ｆの時間位置を抑止するためのパルス
を作成するカウンタ８から構成されるタイミング回路を
省略できる。
トからなるＭ系列カウンタを用いて構成し、各段のレジ
スタ出力がすべて０”になる時間 千位置
をアンド・ゲート回路８１で検出し、該時間位置の入力
データを強制的に削除し、フレーム信号Ｆを挿入するの
で、第２！ｉに示す従来例のように、バッファ・メモリ
４とフレーム信号Ｆの時間位置を抑止するためのパルス
を作成するカウンタ８から構成されるタイミング回路を
省略できる。
（発明の効果〕
以上説明したように、本発明によれば、ＰＮ信号をＮビ
ットのシフトレジスタからなる２Ｎサイクル長のカウン
タから発生させ、Ｎビットのシフトレジスタの出力がす
べて零になる時間位置にフレーム信号を挿入するように
したので、従来例では必要とされたバッファ・メモリや
フレーム信号の時間位置を抑止するためのタイミング回
路な省略でき、スクランブル回路の簡単化および装置の
コスト低減に優れた効果が得られる。
ットのシフトレジスタからなる２Ｎサイクル長のカウン
タから発生させ、Ｎビットのシフトレジスタの出力がす
べて零になる時間位置にフレーム信号を挿入するように
したので、従来例では必要とされたバッファ・メモリや
フレーム信号の時間位置を抑止するためのタイミング回
路な省略でき、スクランブル回路の簡単化および装置の
コスト低減に優れた効果が得られる。
第ｉ１ｇは本発明に係るスクランブル方式に用いるスク
ランブル回路の構成を示す図、第２図は従来のスクラン
ブル回路の構成を示す図、第３図は第１図および第２図
の動作を説明するための各部に波形を示す図である。 図中、ｌ・・・送信データの入力端子、２・・・フレー
ム信号の入力端子、３・・・データ信号の出力端子、４
・・・バッファ・メモリ、５１．５２・・・アンド・ゲ
ート回路、６・・・オア・ゲート回路、フ、７１・・・
ＰＮ信号発生回路、早・・・カウンタ、８１・・・アン
ド・ゲート回路、９・・・アンド・ゲート回路、１ｏ・
・・排他的論理和回路。
ランブル回路の構成を示す図、第２図は従来のスクラン
ブル回路の構成を示す図、第３図は第１図および第２図
の動作を説明するための各部に波形を示す図である。 図中、ｌ・・・送信データの入力端子、２・・・フレー
ム信号の入力端子、３・・・データ信号の出力端子、４
・・・バッファ・メモリ、５１．５２・・・アンド・ゲ
ート回路、６・・・オア・ゲート回路、フ、７１・・・
ＰＮ信号発生回路、早・・・カウンタ、８１・・・アン
ド・ゲート回路、９・・・アンド・ゲート回路、１ｏ・
・・排他的論理和回路。
Claims (1)
- 入力データ信号と、該入力データ信号に同期したＰＮ（
Ｐｓｅｕｄｏ−Ｎｏｉｓｅ）信号との排他的論理和をと
り伝送路へ送出するスクランブル方式において、前記Ｐ
Ｎ信号をＮビットのシフトレジスタからなる２＾Ｎサイ
クル長のカウンタから発生させ、前記Ｎビットシフトレ
ジスタの出力がすべて零となる時間位置にフレーム信号
を挿入し、該フレーム信号を含んだデータ信号と前記Ｐ
Ｎ信号との排他的論理和を排他的論理和回路でとり、入
力データ信号にスクランブルをかけることを特徴とする
スクランブル方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59129596A JPS619051A (ja) | 1984-06-22 | 1984-06-22 | スクランブル方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59129596A JPS619051A (ja) | 1984-06-22 | 1984-06-22 | スクランブル方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS619051A true JPS619051A (ja) | 1986-01-16 |
Family
ID=15013355
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59129596A Pending JPS619051A (ja) | 1984-06-22 | 1984-06-22 | スクランブル方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS619051A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0232043A2 (en) * | 1986-02-07 | 1987-08-12 | Nortel Networks Corporation | Scrambling data signals |
| JP2005130957A (ja) * | 2003-10-29 | 2005-05-26 | Pentax Corp | 内視鏡用高周波処置具 |
| US8795273B2 (en) | 2010-01-18 | 2014-08-05 | Olympus Medical Systems Corp. | Treatment tool for endoscope |
-
1984
- 1984-06-22 JP JP59129596A patent/JPS619051A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0232043A2 (en) * | 1986-02-07 | 1987-08-12 | Nortel Networks Corporation | Scrambling data signals |
| EP0232043A3 (en) * | 1986-02-07 | 1989-05-10 | Nortel Networks Corporation | Scrambling data signals |
| JP2005130957A (ja) * | 2003-10-29 | 2005-05-26 | Pentax Corp | 内視鏡用高周波処置具 |
| JP4495442B2 (ja) * | 2003-10-29 | 2010-07-07 | Ｈｏｙａ株式会社 | 内視鏡用高周波処置具 |
| US8795273B2 (en) | 2010-01-18 | 2014-08-05 | Olympus Medical Systems Corp. | Treatment tool for endoscope |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0467640B1 (en) | A method of simulating the state of a linear feedback shift register | |
| JPS619051A (ja) | スクランブル方式 | |
| JP2792242B2 (ja) | 反転回路付きスクランブラ | |
| JPH0213148A (ja) | スクランブル回路 | |
| KR0139979B1 (ko) | 시.디.-롬 디코더의 16비트 병렬 디스크램블러 | |
| KR970002073B1 (ko) | 파이프 라인 구조를 이용한 브이 엘 디 장치 | |
| JPH05219052A (ja) | スクランブル回路 | |
| JPH088881A (ja) | スクランブラ及びデスクランブラ | |
| RU1791806C (ru) | Генератор синхросигналов | |
| JPH0691523B2 (ja) | フレーム同期方式 | |
| KR100396481B1 (ko) | 데이타 인에이블 신호를 이용한 그래픽 제어신호 생성장치 | |
| SU1658391A1 (ru) | Преобразователь последовательного кода в параллельный | |
| RU2037193C1 (ru) | Устройство для формирования случайных сигналов | |
| KR100362194B1 (ko) | 병렬스크램블러/디스크램블러 | |
| SU847316A1 (ru) | Устройство дл сопр жени | |
| KR100233242B1 (ko) | 일반 프로세서가 용이하게 억세스할 수 있는 정보 보호 알고리즘 칩의 외부 접속 장치 | |
| JPH01265609A (ja) | 擬似乱数発生装置 | |
| JPS6028454B2 (ja) | スクランブル方式 | |
| KR970056909A (ko) | 영상신호의 수평동기신호 발생장치 | |
| JPH01240089A (ja) | スクランブルーデスクランブル装置 | |
| JPH05284153A (ja) | スクランブル信号多重化方式 | |
| JPH02179047A (ja) | 信号変換回路 | |
| JPH0821921B2 (ja) | 秘話通信装置の同期回路 | |
| JPH1155239A (ja) | 保護回路付き同期検出・解除回路 | |
| JPH1079716A (ja) | 中継器 |