JPS6187432A

JPS6187432A - ユニポ−ラ・バイポ−ラ変換回路

Info

Publication number: JPS6187432A
Application number: JP20881184A
Authority: JP
Inventors: Atsushi Harao; 原尾　敦
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1984-10-03
Filing date: 1984-10-03
Publication date: 1986-05-02

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕この発明は時分割多重通信等に用いるユニポーラ−バイ
ポーラ変換回路に関するものである。

ディジタル信号を伝送する場合に、論理「０」。

「１」の２億信号のままで伝送すると、「０」と「１」
との含有率の変化によって伝送すべき信号の直流レベル
が変化し、この直流レベルの変化が、伝送された信号の
復号を困難にするので、これを避けるためバイポーラ信
号に変換して伝送する場合がある。ユニポーラ・バイポ
ーラ変換回路はこのような目的でバイポーラ信号を発生
する為に用いられ、論理ｒＯＪ、ｒｌＪの２値信号を入
力し、論理「０」の入力に対しては「零電圧」を出力し
、論理「１」の入力に対しては交互に「正電圧」。

「負電圧」を出力して、どのようなディジタル符号に対
しても直流レベルが零になるように保つ。

〔従来の技術〕

第２図は従来のユニポーラ・バイポーラ変換回路を示す
接続図で％　　（１０）、（２０）はそれぞれＪＫフリ
ップフロップ（以下巳り゛と略記する）、（１１）　、
　（１２）。

（２１）　、　（２２）はそれぞれアンドゲート、（１
３）　、　（１４）　、　（２３）　。

（２４）はそれぞれトランジスタ、（１５）　、　（２
５）はそれぞれパルストランスである。ｌａｌはユニポ
ーラ信号の入力端子、ｔｂｌはクロック信号の入力端子
、（ｃｌ）　ｒ（Ｃ２）はそれぞれバイポーラ信号の出
力端子である。（１０）　、　（１１）　、　（１２）
　、　（１３）　、　（１４）　、　（１５）で現用系
を構成し、（２０）　、　（２１）　、　（２２）　、
　（２３）　、　（２４）　、　（２５）で予備系を構
成する。

予備系を設けない場合は（２ｏ）〜（２５）の部分が省
略される。

第３図は第２図の各部の信号波形を示す波形図で、図に
おいて（ａｔ　、　ｔｂｌ　、　（ｅｌ）ｌ（Ｃ２）は
第２図の同−ｎ号の端子の電圧波形を示し、（Ｑｌ）は
Ｆ／Ｆ　（１０）の（Ｃ２）は）：／Ｆ　（２０）のそ
れぞれ出力端子の電圧波形を示す。Ｆ／Ｆ　Ｃ１Ｇ）　
、　（２０）はその信号入力端子Ｊ、Ｋに論理「１」の
信号が存在する場合だけ、端子ＣＬへのクロック信号入
力の立上シ点で論理が反転する。したがって端子（ａｔ
のユニポーラ信号が第３図１ａｌに示すとおりであり、
端子（ｂｌのクロック信号が第３図（ｂｌに示すとおり
であれは端子（Ｑｌ）の出力ｒＨ電圧波形第３図（Ｑｌ
）に示すとおシになり、端子Ｑ、の出力′電圧波形はＱ
□波形を反転した形となる。端子Ｑ□、ｑ１の電圧を用
いゲー）　（１１）、（１２）によシ端子（ａｌの信号
を切換えてトランジスタ（１３）　。

（１４）を制御すれば端子（ｃｌ）に第３図（ｃｌ）と
して示すバイポーラ電圧を得る。予備系（２０）〜（２
５）の回路も現用系（ｌＯ）〜（１５）の回路と同様に
動作するが、Ｆ／Ｆ″（１０）とＦ／Ｆ　（２０）の初
期状郭は不定であるので、端子（Ｃ２）の電圧波形は端
子（Ｑｌ）の電圧波形と同一になる場合と、反転した波
形になる場合とがある。端子（Ｃ２）の電圧波形が端子
（Ｑｌ）の電圧波形と同一の場合は、端子（Ｃ２）の波
形は端子（Ｃ□）の波形と同一になるが、端子（Ｃ２）
の電圧波形が端子（Ｑｌ）の電圧波形を反転したもの、
すなわち第３図（Ｃ２）に示す波形になると、端子（Ｃ
２）の波形は第３図（（！２　）　Ｋ示す如き波形とな
る。

〔発明が解決しようとする問題点〕

現用系の出力が第３図（Ｃ１）に示すとおりであり、予
備系の出力が第３図（Ｃ２）に示すとおりである場合に
、常用系から予備系に切換えると、その過渡期において
後段の装置の同期回路に同期はずれが生ずるという問題
点がある。

この発明は上記のような問題点を解決するためになされ
たもので、現用系から予備系への切換に際して同期はず
れが発生してデータが欠落することがなく、無瞬断切換
えを行うことができるユニポーラ・バイポーラ変換回路
を提供することを目的としている。

〔問題点を解決するための手段〕

この発明ではフリップフロップにプリセット端子を設け
、所望の初期状態にプリセットできるようにした。

〔作用〕

現用系と予備系とのフリップフロップを同一初期状態に
プリセットしておくか、現用系の状態に合亡て予備系の
フリップ７０ツブをプリセットすれば、現用系と予備系
とは同一状態に保たれ、切換に際して過渡的な同期外れ
が発生することはない。

〔実施例〕

以下この発明の実施例を図面について説明する。

第１図はこの発明の一実施例を示す接続図で、第２図と
同一符号は同−又は相当部分を示し、ＰＲはＦ／Ｆ　（
１０）、（２０）のプリセット信号入力端子である。

論理「０」にプリセットすることもあるから、この明細
書でプリセットというときはリセットをも含むものとす
る。（ｄｏ）、（ｄｌ）はそれぞれＦ／Ｆ　（１０）。

Ｆ／Ｆ　（２０）のプリセット信号とする。

第１図に示す例ではＦ／Ｆ　（１０）の初期状態は任意
のものとして放置しておき、Ｆ／Ｆ　（２０）をル乍（
１０）の状態に合せるためにプリセットする場合を示し
、アントゲ−）　（１１）の出力の立上り点でＦ／Ｆ　
（２０）をプリセットし端子（Ｃ２）の出力電圧を論理
「１」にするので、アンドゲート（１１）の出力が論理
「１」のときはアンドゲート（２１）の出力も論理「１
」となシ、端子（Ｃ２Ｊの電圧波形は端子（ｅｔ）の電
圧波形と同一となる。

また、ｐｉｈ゛（ｔｏ）　、　（２０）は最初に同一初
期状態にプリセットしておけば、爾後誤帖作のない限り
同一状態を保つので、端子ｆａｔにディジタル信号が入
力される前にＦ／Ｆ　（１０）と（２０）とを同一状態
にプリセットしてもよい。

なお、上記実施例では時分割多重通信装置に用いられる
ユニホーラ中バイポーラ変換回路につぃて説明したが、
この発明がユニポーラ・バイポーラ変倶回路一般に適用
できることは申すまでもない。

〔発明の効果〕

以上のようにこの発明によれば、出力バイポーラ波形の
極性が合致しているので、現用予備の切換においてデー
タの欠落することのない時分割多重通信装置が得られる
。

【図面の簡単な説明】

第１図はこの発明の一実施例を示す接続図、第２図は従
来の回路を示す接続図、第３図は第２図の各部の信号波
形を示す波形図である。（Ｉｎン、　（２０）はそれぞれＩら／Ｆ　、　ＰＲは
ｌら／−Ｆ゛のプリセット端子、（１１）　、　（１２
）　、　（２１）　、　（２２）はそれぞれアンドゲー
ト、（１３）　、　（１４）　、　（２３）　、　（２
４）　ｆ′ｉそれぞれトランジスタ、（１５）　、　（
２５）　ｕそれぞれパルストランスである。尚、各図中同一符号は同−又は相当部分を示す。

Claims

【特許請求の範囲】出力の切換制御を行うフリップフロップを内蔵し、論理
「０」、「１」で表される２値信号を入力し、論理「０
」の入力に対応しては基準電圧を出力し、論理「１」の
入力に対応しては上記基準電圧よりも高電位にある正電
圧と上記基準電圧よりも低電位にある負電圧とを上記フ
リップフロップの制御により交互に切換えて出力するユ
ニポーラ・バイポーラ変換回路において、ユニポーラ・バイポーラ変換回路に内蔵されるフリップ
フロップはプリセット信号入力端子を備え、外部からの
信号入力によりあらかじめ定められる論理にプリセット
されることを特徴とするユニポーラ・バイポーラ変換回
路。