JPS6187133A - 回路基板の接続構造 - Google Patents
回路基板の接続構造Info
- Publication number
- JPS6187133A JPS6187133A JP20947084A JP20947084A JPS6187133A JP S6187133 A JPS6187133 A JP S6187133A JP 20947084 A JP20947084 A JP 20947084A JP 20947084 A JP20947084 A JP 20947084A JP S6187133 A JPS6187133 A JP S6187133A
- Authority
- JP
- Japan
- Prior art keywords
- connection
- terminals
- circuit board
- output terminals
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1345—Conductors connecting electrodes to cell terminals
- G02F1/13452—Conductors connecting driver circuitry and terminals of panels
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は電気回路基板の接続構造に関するものである。
第８図、第９図は従来例を示し、第８図はその平面図、
第９図は要部拡大断面図である。１．２は液晶パネル等
の基板で、基板周辺に入力端子１ａが高密度に配列され
ている。６．４は偏光板である。６は回路基板で、その
同一基板上に多数のパッケージングされたＩＣ５が実装
されており、液晶パネル等の基板１．２０入力端子部１
ａと接続するための出力端子６ａが同様に高密度に配列
されている。現在実用に耐えると考えられている接続密
度は３５０μピツチで２００本程度であり、要望される
１００μピツチで６００〜１０００本の高密度接続への
対応は困難である。
第９図は要部拡大断面図である。１．２は液晶パネル等
の基板で、基板周辺に入力端子１ａが高密度に配列され
ている。６．４は偏光板である。６は回路基板で、その
同一基板上に多数のパッケージングされたＩＣ５が実装
されており、液晶パネル等の基板１．２０入力端子部１
ａと接続するための出力端子６ａが同様に高密度に配列
されている。現在実用に耐えると考えられている接続密
度は３５０μピツチで２００本程度であり、要望される
１００μピツチで６００〜１０００本の高密度接続への
対応は困難である。
最近、ＬＳＩ等の半導体装置が面密度化してくるに伴い
、回ｖ１基版の接続ピッチは益々細密化してくる傾向に
あり、この多端子細密接続化に対し、何らかの技術的対
応を迫られているが、従来のように基板周辺に接続端子
を配置したのでは、この対応は品質面、コスト面におい
て困難な点が多く、未だ、決定的な手法が無いのが現状
であるう更に、この多端子細密接続化の傾向と伴に、同
一基板上に多数のＬＳＩ等がボンデングされるケースが
多くなってきており、このために、接続歩留が低下し大
きな問題と成っている。例えば、ＩＣ１個のボンデング
良品、率が９５％でも同一基板上Ｋ １０１！！ｄボン
デングすると全体の歩留は６０％に低下してしまう。
、回ｖ１基版の接続ピッチは益々細密化してくる傾向に
あり、この多端子細密接続化に対し、何らかの技術的対
応を迫られているが、従来のように基板周辺に接続端子
を配置したのでは、この対応は品質面、コスト面におい
て困難な点が多く、未だ、決定的な手法が無いのが現状
であるう更に、この多端子細密接続化の傾向と伴に、同
一基板上に多数のＬＳＩ等がボンデングされるケースが
多くなってきており、このために、接続歩留が低下し大
きな問題と成っている。例えば、ＩＣ１個のボンデング
良品、率が９５％でも同一基板上Ｋ １０１！！ｄボン
デングすると全体の歩留は６０％に低下してしまう。
本発明の第１の目的は、かかる点に着目し多端子組合接
続に対応するために％接続する２枚の基板の入出力端子
の接続ピッチを拡大する方法を提供することＫある。
続に対応するために％接続する２枚の基板の入出力端子
の接続ピッチを拡大する方法を提供することＫある。
又、本発明の第２の目的は、基板上に多数のＬＳＩ等の
半導体装置を接続し【も不良箇所の修正が可能な実装構
造を提供することＫある。
半導体装置を接続し【も不良箇所の修正が可能な実装構
造を提供することＫある。
上記第１の目的を達成するために本発明の要旨とすると
ころは、接続ピッチを拡大する方法として、該回路基板
の出力輪子及び接続する相手の基板の入力端子を平面状
（マトリックス状）に形成することＫより隣接するリー
ド端子のパッド間の距離を拡大しようとするものである
。
ころは、接続ピッチを拡大する方法として、該回路基板
の出力輪子及び接続する相手の基板の入力端子を平面状
（マトリックス状）に形成することＫより隣接するリー
ド端子のパッド間の距離を拡大しようとするものである
。
上記第２の目的を達成するために本発明の要旨とすると
ころは、ＩＣが実装された回路基板が導電ゴム等を介し
て、バネ等の弾性部材で圧接された構成となっていて、
この状態で置台の検査を行い、不良箇所の半導体装置は
圧接している弾性部材を外して交換することが出来る実
装構造となっている。
ころは、ＩＣが実装された回路基板が導電ゴム等を介し
て、バネ等の弾性部材で圧接された構成となっていて、
この状態で置台の検査を行い、不良箇所の半導体装置は
圧接している弾性部材を外して交換することが出来る実
装構造となっている。
次に、本発明を図面にて説明する。
第１図〜第７図は本発明＆Ｃ基づ〈実施例で、第１図は
、ＩＣを搭載した回路基板を液晶パネル等の基板に実装
した状態を示し、第１図（ａ）は平面図、ｍ １ （Ａ
ｉ（ｂ）は要部断面図であり、ＩＣ搭載面の反対側（裏
面）が接続面に成っている回路基板６を液晶パネル等の
基板１．２に実装しである。第２図、第３図は第１図の
接続部の要部拡大断面図であり、第２図はＩＣ上に平面
状（マ） ９ツクス状’）ＩｆＣ形成された出力端子と
全く同一のパターンで形成された液晶パネル等の基板１
．２とをスルーホール６ａを形成した回路基板６にて実
装した。第３図は、搭載したＩＣ５の出力端子を回路基
板上６に設けられた多層配線等６ｂの手段にて出力端子
を要望する大きさの接続ピッチに拡大し、スルーホール
６２にて裏面に平面状（マトリックス状）にパターン形
成した回路基板６Ｖｃ′Ｃ液晶パネル等の基板１．２上
に実装しである。
、ＩＣを搭載した回路基板を液晶パネル等の基板に実装
した状態を示し、第１図（ａ）は平面図、ｍ １ （Ａ
ｉ（ｂ）は要部断面図であり、ＩＣ搭載面の反対側（裏
面）が接続面に成っている回路基板６を液晶パネル等の
基板１．２に実装しである。第２図、第３図は第１図の
接続部の要部拡大断面図であり、第２図はＩＣ上に平面
状（マ） ９ツクス状’）ＩｆＣ形成された出力端子と
全く同一のパターンで形成された液晶パネル等の基板１
．２とをスルーホール６ａを形成した回路基板６にて実
装した。第３図は、搭載したＩＣ５の出力端子を回路基
板上６に設けられた多層配線等６ｂの手段にて出力端子
を要望する大きさの接続ピッチに拡大し、スルーホール
６２にて裏面に平面状（マトリックス状）にパターン形
成した回路基板６Ｖｃ′Ｃ液晶パネル等の基板１．２上
に実装しである。
第４図は、ｌｃ５を搭載した回路基板６を液晶パネル等
の基板１．２に実装した平面図（ａ）とその要部断面図
（ｂｌであり、ＩＣ搭載面と同一面が接続面に成ってい
る。第５図は、第４図の接続部の要部拡大断面図である
。
の基板１．２に実装した平面図（ａ）とその要部断面図
（ｂｌであり、ＩＣ搭載面と同一面が接続面に成ってい
る。第５図は、第４図の接続部の要部拡大断面図である
。
第６図、第７図はそれぞれ回路基板６及び液晶パネル等
の基板１．２上に平面状（マトリックス状）Ｋ形成され
た接続面の出力端子と入力端子のパターン図である。
の基板１．２上に平面状（マトリックス状）Ｋ形成され
た接続面の出力端子と入力端子のパターン図である。
第２図、第３図に於て、１．２は液晶パネル等の基板、
６．４は偏光板、５はＩＣで回路基板６に１ａｆｆられ
たスルーホール６ａ又は多層配線６ｂにボンデングされ
ている。ＩＣ５０周辺はエポキシ樹月旨等９でモールド
しＩＣ５を保穫している。
６．４は偏光板、５はＩＣで回路基板６に１ａｆｆられ
たスルーホール６ａ又は多層配線６ｂにボンデングされ
ている。ＩＣ５０周辺はエポキシ樹月旨等９でモールド
しＩＣ５を保穫している。
７はモールド枠でエポキシ樹脂等９を他゛尚所へ拡散さ
せないためのものである。８は導電ゴムコネクターで絶
縁シー）８ｂの所定の位置に導電ゴム８ａが形成されて
いる。１０は回路基板６と導電ゴムコネクター８の位置
決めのための枠で、＠４図の位置決めピン１２も全く同
様の目的をもっている。１１は押工バネで回路基板６の
接合部分のはｙ中央付近を加圧している。
せないためのものである。８は導電ゴムコネクターで絶
縁シー）８ｂの所定の位置に導電ゴム８ａが形成されて
いる。１０は回路基板６と導電ゴムコネクター８の位置
決めのための枠で、＠４図の位置決めピン１２も全く同
様の目的をもっている。１１は押工バネで回路基板６の
接合部分のはｙ中央付近を加圧している。
第６Ｍは、第２園、第３閏で示した回路基板６の接続面
側に形成された平面状（マトリックス状）の出力端子の
１冥施図例の図で、ＮＸｎのマ） ！７ツクスが１回路
基板上ＶＣ１個又は複数形成されてｔする。
側に形成された平面状（マトリックス状）の出力端子の
１冥施図例の図で、ＮＸｎのマ） ！７ツクスが１回路
基板上ＶＣ１個又は複数形成されてｔする。
第７図は、液晶パネル等の基板上１．２に平面状（マ）
Ｑックス状）に形成された入力端子の１実施例の図で
、不用の配線部分は必要が有れば絶縁膜にて被覆する。
Ｑックス状）に形成された入力端子の１実施例の図で
、不用の配線部分は必要が有れば絶縁膜にて被覆する。
第６図、第７図では代表的な実施例としてマトリックス
状の規則配列をあげであるが、不規則な平面状の配列も
本発明の要旨に含まれる。
状の規則配列をあげであるが、不規則な平面状の配列も
本発明の要旨に含まれる。
本実施例では、１２個のＩＣが使用されているが組立検
査后、不良箇所が有れば押工バネ１１を外し″ｃ導電ゴ
ムコネクター８とＩＣ５を搭載した回路基板６！ＪＪを
交換することが出来る。
査后、不良箇所が有れば押工バネ１１を外し″ｃ導電ゴ
ムコネクター８とＩＣ５を搭載した回路基板６！ＪＪを
交換することが出来る。
以上詳述した如く、本発明によれば従来の方法では非常
に欅しいとされていた多端子細密接続も接続端子を平面
状（マ） ＩＩフックス状に拡散させることにより接続
ピッチを大きくすることが出来、このことに依り、要望
されている１００μピツチで６００〜１０００本の高密
度接続への対応が容易に成った。又、同一基板上に多数
のＩＣを実装する場合でも、ＩＣ、コネクター等の交換
が可能で歩留を飛躍的に向上させ、コストを大巾に下げ
ることが出来る。
に欅しいとされていた多端子細密接続も接続端子を平面
状（マ） ＩＩフックス状に拡散させることにより接続
ピッチを大きくすることが出来、このことに依り、要望
されている１００μピツチで６００〜１０００本の高密
度接続への対応が容易に成った。又、同一基板上に多数
のＩＣを実装する場合でも、ＩＣ、コネクター等の交換
が可能で歩留を飛躍的に向上させ、コストを大巾に下げ
ることが出来る。
第１図から第７図は本発明の実施例を示し、第１１鮒（
ａ）は平面図と第１図（ｂ）はその袂部所面図１．第２
図、第３１４は第１図の接蔵部の要部拡大断面図。 第４図は他の実施例で第４図（ａ）は平面図と第４図（
ｂｌはその要部断面図。第５図は第４０の接続部の要部
拡大断面図。第６図は回路基板の接続面側から見た出力
端子のパターン図Ｃ，第７図は藪晶パネル等の基板の入
力端子の（広大パターン図である。 第８図、第９図は従来例を示し、第８図はその平面図、
第９図は接α部の要部拡大断面図である。 １・・・・・・液晶パネル基板、 ２・・・・・・液晶パネル基板、 ３・・・・・・偏光板、４・・・・・・偏光板、５・・
・・・・半導体装置（ＩＣ）、 ６・・・・・・回路基板、７・・・・・・モールド枠、
８・・・・・・導電ゴムコネクター、 ９・・・・・・モールド剤、１０・・・・・・位置決め
枠、１１・・・・・・押工バネ、１２・・・・・・位置
決めピン。 特許出願人 シチズン時計株式会社 ５：ＩＣ１２： 侃ｍ汰めビン ６ 二 ｏ ｍｉ ７ ： モールド、梓 第６図 第７図 第８図 ５ ： ＩＣ ６二 ０６しｐ、 ７ａ：入力端す
ａ）は平面図と第１図（ｂ）はその袂部所面図１．第２
図、第３１４は第１図の接蔵部の要部拡大断面図。 第４図は他の実施例で第４図（ａ）は平面図と第４図（
ｂｌはその要部断面図。第５図は第４０の接続部の要部
拡大断面図。第６図は回路基板の接続面側から見た出力
端子のパターン図Ｃ，第７図は藪晶パネル等の基板の入
力端子の（広大パターン図である。 第８図、第９図は従来例を示し、第８図はその平面図、
第９図は接α部の要部拡大断面図である。 １・・・・・・液晶パネル基板、 ２・・・・・・液晶パネル基板、 ３・・・・・・偏光板、４・・・・・・偏光板、５・・
・・・・半導体装置（ＩＣ）、 ６・・・・・・回路基板、７・・・・・・モールド枠、
８・・・・・・導電ゴムコネクター、 ９・・・・・・モールド剤、１０・・・・・・位置決め
枠、１１・・・・・・押工バネ、１２・・・・・・位置
決めピン。 特許出願人 シチズン時計株式会社 ５：ＩＣ１２： 侃ｍ汰めビン ６ 二 ｏ ｍｉ ７ ： モールド、梓 第６図 第７図 第８図 ５ ： ＩＣ ６二 ０６しｐ、 ７ａ：入力端す
Claims (1)
- ＩＣが実装された回路基板と他の基板との電気接続構造
において、該回路基板の出力端子及び該他の基板の入力
端子が平面状に形成され、該回路基板と該他の基板とが
交換可能なように加圧接続されている事を特徴とする回
路基板の接続構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20947084A JPS6187133A (ja) | 1984-10-05 | 1984-10-05 | 回路基板の接続構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20947084A JPS6187133A (ja) | 1984-10-05 | 1984-10-05 | 回路基板の接続構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6187133A true JPS6187133A (ja) | 1986-05-02 |
Family
ID=16573390
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20947084A Pending JPS6187133A (ja) | 1984-10-05 | 1984-10-05 | 回路基板の接続構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6187133A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0603532A1 (de) * | 1992-12-19 | 1994-06-29 | Schauer, Gernot Dr. | Flüssigkristall-Anzeigevorrichtung |
| EP0794451A1 (en) * | 1996-03-06 | 1997-09-10 | Seiko Epson Corporation | Liquid crystal device, method of manufacturing the same and electronic apparatus |
-
1984
- 1984-10-05 JP JP20947084A patent/JPS6187133A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0603532A1 (de) * | 1992-12-19 | 1994-06-29 | Schauer, Gernot Dr. | Flüssigkristall-Anzeigevorrichtung |
| EP0794451A1 (en) * | 1996-03-06 | 1997-09-10 | Seiko Epson Corporation | Liquid crystal device, method of manufacturing the same and electronic apparatus |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100747336B1 (ko) | 이방성 도전 필름을 이용한 회로기판의 접속 구조체, 이를위한 제조 방법 및 이를 이용한 접속 상태 평가방법 | |
| TWI486106B (zh) | 引腳結構與引腳連接結構 | |
| US6265770B1 (en) | Mounting structure of semiconductor chip, liquid crystal device, and electronic equipment | |
| KR0183635B1 (ko) | 피이크형 유전성 댐을 갖는 장치 및 그 제조방법 | |
| US7893550B2 (en) | Semiconductor package comprising alignment members | |
| JP2004095756A (ja) | 半導体パッケージおよびその製造方法、並びに電子装置 | |
| US6802930B2 (en) | Method of making a laminated structure | |
| JPH0394460A (ja) | 半導体装置およびその製造方法 | |
| JPS6187133A (ja) | 回路基板の接続構造 | |
| JP2004140384A (ja) | プリント配線基板の接続方法 | |
| JP2003336016A (ja) | 異方導電性両面テープとそれを用いた電子部品の実装方法 | |
| JPH10199930A (ja) | 電子部品の接続構造および接続方法 | |
| JPH10199927A (ja) | 異方性導電膜付回路基体及び回路チップ並びにその製法 | |
| JP3198162B2 (ja) | 半導体集積回路装置の接続方法 | |
| JPH0562727A (ja) | 異方導電性接続部材とその製造方法 | |
| JP3813766B2 (ja) | プリント配線基板の接続構造 | |
| JP2600745Y2 (ja) | 集積回路の検査装置用治具 | |
| JP3135435B2 (ja) | 回路基板の電極接続方法 | |
| JP3026205B1 (ja) | 電子回路装置及び表示装置 | |
| KR100216894B1 (ko) | Bga 반도체패키지의 전기테스트장치 | |
| JPS63299242A (ja) | 半導体装置の接続方法 | |
| JPH0526747Y2 (ja) | ||
| JPS60180189A (ja) | 電気素子の接続構造 | |
| JPH05327155A (ja) | 回路モジュール用コネクタ | |
| JP2782944B2 (ja) | 回路の接続構造及び液晶表示装置 |