JPS6181628A - ドライエツチング方法 - Google Patents
ドライエツチング方法Info
- Publication number
- JPS6181628A JPS6181628A JP20320284A JP20320284A JPS6181628A JP S6181628 A JPS6181628 A JP S6181628A JP 20320284 A JP20320284 A JP 20320284A JP 20320284 A JP20320284 A JP 20320284A JP S6181628 A JPS6181628 A JP S6181628A
- Authority
- JP
- Japan
- Prior art keywords
- resist
- etched
- dry etching
- etching method
- silicon dioxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001312 dry etching Methods 0.000 title claims abstract description 15
- 238000000034 method Methods 0.000 title claims description 26
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 30
- 235000012239 silicon dioxide Nutrition 0.000 claims abstract description 15
- 239000000377 silicon dioxide Substances 0.000 claims abstract description 15
- 239000000758 substrate Substances 0.000 claims abstract description 11
- 239000004065 semiconductor Substances 0.000 claims abstract description 10
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 2
- 238000001020 plasma etching Methods 0.000 abstract description 3
- 238000004519 manufacturing process Methods 0.000 abstract 1
- 238000005530 etching Methods 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 238000009832 plasma treatment Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical compound FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000012495 reaction gas Substances 0.000 description 1
- 238000006748 scratching Methods 0.000 description 1
- 230000002393 scratching effect Effects 0.000 description 1
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕。
本発明は上°ライエツチング方法に関し、特に半導体基
板上の二酸化シリコン、窒化シリコン又は多結晶シリコ
ンを所望形状に選択的にドライエツチングする方法に関
する。
板上の二酸化シリコン、窒化シリコン又は多結晶シリコ
ンを所望形状に選択的にドライエツチングする方法に関
する。
従来、二酸化シリコンを選択的に除去し、しかもテーパ
ー（傾斜）を付ける場合は、プラズマ処理を施す方法が
用いられている。第２図（ａ）〜（Ｃ）は従来のクエ、
トエ、チングを用いてテーパー付加工物を得る方法を説
明する光めの工程断面図である。′− 先ず、第２図（ａ）に示すように、半導体基板１１上に
二酸化シリコン膜１２ｔ−熱酸化法又はＣＶＤ法を用い
て成長させる１次いで、弗化炭素と酸素との混合物を反
応ガスとして半導体基板上の二酸化シリコシ１２０表面
にプラズマ処理１４を施す。
ー（傾斜）を付ける場合は、プラズマ処理を施す方法が
用いられている。第２図（ａ）〜（Ｃ）は従来のクエ、
トエ、チングを用いてテーパー付加工物を得る方法を説
明する光めの工程断面図である。′− 先ず、第２図（ａ）に示すように、半導体基板１１上に
二酸化シリコン膜１２ｔ−熱酸化法又はＣＶＤ法を用い
て成長させる１次いで、弗化炭素と酸素との混合物を反
応ガスとして半導体基板上の二酸化シリコシ１２０表面
にプラズマ処理１４を施す。
次に、第２図（ｂ）に示すように、レジスト１３ｆｃ形
成し、とのレジスｔｔ−マスクとして弗酸系の液に半導
体基板を浸すことにエフ、前記したプラズマ処理の程虻
により、レジメ”ト１３と二酸化シリコン１２の密着性
に差を生じさせ、それによりアンダーカ、トの程度を変
え、第２図ｉｃｌに示すような二酸化シリコン１２にテ
ーパー付けることができる。
成し、とのレジスｔｔ−マスクとして弗酸系の液に半導
体基板を浸すことにエフ、前記したプラズマ処理の程虻
により、レジメ”ト１３と二酸化シリコン１２の密着性
に差を生じさせ、それによりアンダーカ、トの程度を変
え、第２図ｉｃｌに示すような二酸化シリコン１２にテ
ーパー付けることができる。
又、第３図（ａｌ、 （ｂ）は従来のドライエッチング
方法を説明するために工程順に示した断面図である。
方法を説明するために工程順に示した断面図である。
゛ 先ず、第３図［ａｌに示すように、半導体基板２１
上に二酸化シリコン２２ｔ−熱酸化法又はＣＶＤ法を用
いて成長する１次いでレジス）２３ｉ形成する。
上に二酸化シリコン２２ｔ−熱酸化法又はＣＶＤ法を用
いて成長する１次いでレジス）２３ｉ形成する。
次に、第３図１ｂ）Ｋ示す工うに、弗化炭素と水素の混
合物を反応ガスとして反応性イオンエツチング２４にＬ
り二酸化シリコン２２を選択的に除去する。この場合は
異方性エツチングが行なわれ所望の寸法のエツチング加
工が出来る。
合物を反応ガスとして反応性イオンエツチング２４にＬ
り二酸化シリコン２２を選択的に除去する。この場合は
異方性エツチングが行なわれ所望の寸法のエツチング加
工が出来る。
上述したエツチング方法のうち、ウェットエ。
チングＶｃよる方法は、所望の寸法が得られなく、かつ
レジストに対してアンダカ、ト１５が発生することにな
り、微細パターンの形成は不可能である。又テーパー角
のコントロール性も小さいという問題点がある。
レジストに対してアンダカ、ト１５が発生することにな
り、微細パターンの形成は不可能である。又テーパー角
のコントロール性も小さいという問題点がある。
一方、上記したドライエッチング法の場合は形成され九
二酸化シリコン２２のエツチング形状は、半導体基板に
対してほぼ垂直になる。従って、後工程のメタル形成工
程などに於いて段切れなどの不良を誘発する。又ドライ
エツチングｔＭねて施すと、再付着現象も誘発し、７目
−卜するおそれもあるという問題もあった。
二酸化シリコン２２のエツチング形状は、半導体基板に
対してほぼ垂直になる。従って、後工程のメタル形成工
程などに於いて段切れなどの不良を誘発する。又ドライ
エツチングｔＭねて施すと、再付着現象も誘発し、７目
−卜するおそれもあるという問題もあった。
本発明は上記問題点に対処してなされたもので、微細パ
ターンの形成において、テーパーのついた形状にするこ
とによち段切れ等の問題を防ぎ、しかもウェ、トエ、チ
ングにおける：うなアンダカ、トのない所望形状が得ら
れるドライエッチング法全提供することを目的とする。
ターンの形成において、テーパーのついた形状にするこ
とによち段切れ等の問題を防ぎ、しかもウェ、トエ、チ
ングにおける：うなアンダカ、トのない所望形状が得ら
れるドライエッチング法全提供することを目的とする。
本発明のドライエツチング法は、半導体基板上の被エツ
チング物をレジストをマスクとじてドラ ：イ
エッチングするドライエツチング方法において、逆台形
の断面形状を有するレジストをマスクとして被エツチン
グ物をドライエ、チンブレ、テーパー付の加工物を得る
ことを特徴として構成される。
チング物をレジストをマスクとじてドラ ：イ
エッチングするドライエツチング方法において、逆台形
の断面形状を有するレジストをマスクとして被エツチン
グ物をドライエ、チンブレ、テーパー付の加工物を得る
ことを特徴として構成される。
以下、本発明について、図面を参照して説明する。
第１図（ａ）、 （ｂ）は本発明の一実施例を説明する
ために工程順に示した断面図である。
ために工程順に示した断面図である。
先ず、第１図（ａ）に示すように、半導体基板３１上に
二酸化シリコン３２を熱酸化法又はＣＶＤ法を用いて形
成する１次いで、レジスト３３例えば遠紫外用レジスト
ヲ塗布し次いで露光、現像をしレジストパターン３３を
形成する。なおこのとき現像時間を少し長くするとレジ
ストパターン３３の形状は逆台形状になる。
二酸化シリコン３２を熱酸化法又はＣＶＤ法を用いて形
成する１次いで、レジスト３３例えば遠紫外用レジスト
ヲ塗布し次いで露光、現像をしレジストパターン３３を
形成する。なおこのとき現像時間を少し長くするとレジ
ストパターン３３の形状は逆台形状になる。
次に、第１図（ｂ）に示すＬうに形成された逆台形状の
レジストパターンとして、弗化炭素と水素の混合物を反
応ガスとして反応性イオンエツチング３４ｔ−用いて二
酸化シリコン３２を選択的に除去すると寸法どおシの二
酸化シリコン膜が形成でき、しかも所望のテーパー形状
を有する二酸化シリコン膜が得られる。なおテーパー角
とじてに４５′１〜７０＠が得られ、この角度はレジス
トの逆台形状によって決る。
レジストパターンとして、弗化炭素と水素の混合物を反
応ガスとして反応性イオンエツチング３４ｔ−用いて二
酸化シリコン３２を選択的に除去すると寸法どおシの二
酸化シリコン膜が形成でき、しかも所望のテーパー形状
を有する二酸化シリコン膜が得られる。なおテーパー角
とじてに４５′１〜７０＠が得られ、この角度はレジス
トの逆台形状によって決る。
（発明の効果）
以上説明し九ヨうに、本発明によれば、例えば被エツチ
ング物である絶縁膜がテーパーを有して形成されるので
、後工程に於ける金属等の段切れ現象を防止することが
でき、しかもドライエッチングであるため寸法的にも正
確なエツチングをすることができる。なお本エツチング
方法は多層配線を行うプロセスに適用するとエフ大きな
効果が得られる。
ング物である絶縁膜がテーパーを有して形成されるので
、後工程に於ける金属等の段切れ現象を防止することが
でき、しかもドライエッチングであるため寸法的にも正
確なエツチングをすることができる。なお本エツチング
方法は多層配線を行うプロセスに適用するとエフ大きな
効果が得られる。
第１図（１）、 （ｂ）は本発明の一実施例を説明する
ために工程順に示した断面図、第２図（ａ）〜（Ｃ）、
第３図（１）、 （ｂ）はそれぞれ従来のウェットエツ
チング方法並びにドライエッチング方法の一例を説明す
る几めに工程順に示し次断面図である。 １１．２１．３１・・・・・・シリコン基板、１２．２
２゜３２・・・・・・二酸化シリコン膜、１３，２３．
３３・・・・・・レジスト、１４，２４．３４・・・・
・・プラズマ、１５・・・・エツチングにより発生した
アンダーカット。 第１図 ＩＮＩＩＩＩＩＩ↓１゜ 第２［ １番 １１ や３１゜ ＋／、＋７４
ために工程順に示した断面図、第２図（ａ）〜（Ｃ）、
第３図（１）、 （ｂ）はそれぞれ従来のウェットエツ
チング方法並びにドライエッチング方法の一例を説明す
る几めに工程順に示し次断面図である。 １１．２１．３１・・・・・・シリコン基板、１２．２
２゜３２・・・・・・二酸化シリコン膜、１３，２３．
３３・・・・・・レジスト、１４，２４．３４・・・・
・・プラズマ、１５・・・・エツチングにより発生した
アンダーカット。 第１図 ＩＮＩＩＩＩＩＩ↓１゜ 第２［ １番 １１ や３１゜ ＋／、＋７４
Claims (2)
- （１）半導体基板上の被エッチング物をレジストをマス
クとしてドライエッチングするドライエッチング方法に
おいて、逆台形の断面形状を有するレジストをマスクと
して被エッチング物をドライエッチングし、テーパー付
の加工物を得ることを特徴とするドライエッチング方法
。 - （２）被エッチング物が二酸化シリコン、窒化シリコン
などの絶縁膜あるいは多結晶シリコン膜であることを特
徴とする特許請求の範囲第（１）項記載のドライエッチ
ング方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20320284A JPS6181628A (ja) | 1984-09-28 | 1984-09-28 | ドライエツチング方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20320284A JPS6181628A (ja) | 1984-09-28 | 1984-09-28 | ドライエツチング方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6181628A true JPS6181628A (ja) | 1986-04-25 |
Family
ID=16470156
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20320284A Pending JPS6181628A (ja) | 1984-09-28 | 1984-09-28 | ドライエツチング方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6181628A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5466768A (en) * | 1977-11-08 | 1979-05-29 | Fujitsu Ltd | Forming method of electrode window in semiconductor device |
| JPS5783034A (en) * | 1980-11-12 | 1982-05-24 | Toshiba Corp | Method for taper etching |
-
1984
- 1984-09-28 JP JP20320284A patent/JPS6181628A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5466768A (en) * | 1977-11-08 | 1979-05-29 | Fujitsu Ltd | Forming method of electrode window in semiconductor device |
| JPS5783034A (en) * | 1980-11-12 | 1982-05-24 | Toshiba Corp | Method for taper etching |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04234108A (ja) | マスク位置決めマーク形成方法 | |
| JPS63280424A (ja) | シリコン基板中に凹みをエツチングする方法 | |
| JPS6181628A (ja) | ドライエツチング方法 | |
| JPS6351641A (ja) | 単結晶または多結晶Ｓｉ膜の微細パタ−ン形成方法 | |
| KR20010081947A (ko) | 반도체 장치의 제조 방법 | |
| JPH0458167B2 (ja) | ||
| JPS63157444A (ja) | 選択酸化膜の製造方法 | |
| JPS613489A (ja) | 半導体装置の製造方法 | |
| US6294099B1 (en) | Method of processing circular patterning | |
| JPS6191929A (ja) | ドライエツチング方法 | |
| JP2570735B2 (ja) | 多層配線形成方法 | |
| JP2559768B2 (ja) | クロム膜のテーパーエッチング方法 | |
| JP2723384B2 (ja) | 半導体装置の製造方法 | |
| JPH01114041A (ja) | 微細パタン形成方法 | |
| JPS63226930A (ja) | 半導体装置の製造方法 | |
| JPH05127030A (ja) | 基板型光導波路の形成方法 | |
| JPS6181629A (ja) | ドライエツチング方法 | |
| JPH01119028A (ja) | 半導体装置の製造方法 | |
| JP2677461B2 (ja) | 半導体装置の製造方法 | |
| JPS6232609A (ja) | 半導体装置の製造方法 | |
| JPH01243426A (ja) | レジスト膜のエツチング方法 | |
| JPH0473650A (ja) | 微細加工用マスク | |
| JPS61288426A (ja) | アルミニウム膜のテ−パエツチング方法 | |
| JPH03180034A (ja) | パターン形成方法 | |
| JPH0442925A (ja) | 半導体製造方法 |