JPS6181023A

JPS6181023A - 電圧スイツチ回路

Info

Publication number: JPS6181023A
Application number: JP20334284A
Authority: JP
Inventors: Shusaku Shimada; 修作島田
Original assignee: Yokogawa Hokushin Electric Corp
Current assignee: Yokogawa Electric Corp
Priority date: 1984-09-28
Filing date: 1984-09-28
Publication date: 1986-04-24

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（産業上の利用分野）本発明は、演昨増幅器とＦＥＴスイッチを組合せて構成
した電圧スイッチ回路の改良に関する。

（従来の技術）従来よりこの種の電圧スイッチは、例えば減痺増幅器を
用いたｍ子化減算アナログ・ディジタル変換器の里子化
アナログ電圧のオン・オフ（ＯＮ／○ＦＦ）スイッチ等
に好適に使用されている。

第２図はその電圧スイッチの従来病を示すものである。

図において、演算増幅器Ａは、その非反転入力端（＋）
が接地され、また他方の反転入力端（−）が入力抵抗Ｒ
１を介して電圧入力端Ｃに接続されると共に帰還抵抗Ｒ
２およびＦＥＴスイッチＳ１を介して自身の出力端に接
続され、反転増幅器を構成している。更に演算増幅器Ａ
の入出力端間にはＦＥＴスイッチＳ２が接続されている
。

また、ＦＥ下ズイッチＳ＋と増幅器の帰還抵抗Ｒ２のと
の共通接続点Ｂは出力端りに接続され、この出力端りに
は負荷抵抗ＲＬが接続されている。

なお、入力抵抗Ｒ＋と帰還抵抗Ｒ２の抵抗値は同じ直で
ある。各スイッチは外部からの＄ｌＪ　ａｌｌ　Ｉｇ号
によりＯＮ　／　ＯＦ　Ｆ　Ｉ’ｌ　ＩＩＩされるよう
になっている。

この様な構成によれば、外部信号によりスイッチＳＩを
ＯＮ、スイッチＳ２をＯＦＦにしたときは出力電圧Ｖｏ
　ｕ　Ｌが−Ｖｉ　ｎ　　（Ｖｉ　ｎは入力電圧）トな
り、Ｓ　＋　ヲＯＦ　Ｆ　、　Ｓ　２　’Ｆｒ　トＯＮ
　ｔｃ　Ｌ　だときには零となる。

（発明が解決しようとする問題点）この様な従来の回路において、反転増幅器の出力端Ｂに
接続される負荷ＲＬが他端において零電位に接続されな
いときは負荷電流が流れてしまう欠点がある。また、入
力＠Ｃから見た入力抵抗はＲ１であるが、通常この抵抗
は余り大きくしていない。このため、入力電圧Ｖａｎを
低いインピーダンスのものにしなければ高精度の電圧ス
イッチが実現できないという問題があった。

更に出力電圧が−Ｖｉｎのときと零のときとで演算増幅
器Ａの出力電圧が大きく変化するので過！　　　　　波
特性がよくないという欠点があ°た・本発明の目的は、
簡単な構成により、この様な欠点や問題点を一挙に解消
した電圧スイッチ回路を促供することにある。

この様な目的を達成するために本発明では、入力電圧バ
ッファ用として非反転増幅器を成す演算増幅器と、負荷
が接続される出力端と前記演算増幅器の出力端との間に
接続される第１のスイッチと、前記負荷が接続される出
力端と前記演算増幅器の反転入力端との間に接続される
第２のスイッチと、前記演算増幅器の出力端と反転入力
端との間に接続される第３のスイッチを具備し、前記各
スイッチはオフ抵抗がほぼ１０ＭΩより大きく、かつオ
ン抵抗がほぼ１００Ωより小さい抵抗でなり、前記第１
および第２のスイッチは共通して付勢し、これと第３の
スイッチとを相補的にオン・オフ駆動することによって
入力電圧をオン・オフするようにしたことを特徴とする
。

（実施例）以下図面を用いて本発明の詳細な説明する。第１図は本
発明に係る電圧スイッチ回路の一実施例を示す構成図で
ある。第１図中、第２図と同一部分には同一符号を付す
。図において、演算増幅器Ａは、入力電圧バッファ用の
非反転増幅器を成すｂのＣ，その非反転入力端（＋）が
電圧入力端Ｃに接続され、反転入力端（−）が第３のス
イッチＳ３を介して出力端に接続されている。また、演
算増幅器Ａの出力端は第１のスイッチＳ１を介して、ま
た反転入力端（−）は第２のスイッチＳ２を介してそれ
ぞれ出力ｉＤに接続されている。

なお、スイッチＳ、〜Ｓ３は、ＭＯＳＦＥＴあるいはＪ
ＦＥＴあるいはその他のＣＭＯＳアナログスイッチ等い
ずれであってもよい。

この様な構成において、８１．３２がＯＮ、Ｓ３がＯＦ
Ｆのとき、出力電圧Ｖｏ　ｕ　ｔは入力電圧Ｖｌｎと等
しくなる。

Ｓ＋　、Ｓ２がＯＦＦ、Ｓ３がＯＮのとき、ＶＯｕ　ｔ
は負荷抵抗Ｒしの他端の電圧と等しくなる。角筒側から
見た増幅器の出力端としては高抵抗状態となる。

今、各スイッチにおけるＯＮ抵抗をγＯｎ、ＯＦＦ抵抗
をγ。ｒｒとすると、出力電圧は次のと、１３つとなる
。

（１）　　８１．Ｓ２がＯＮ、Ｓ３がＯＦＦのとき（２）　　Ｓ＋　、８２がＯＦＦ、Ｓ３がＯＮのときここで、（γｏｎ）２（ＲＬ・γｏｒｒ（３＞Ｔａｒｔ
＞Ｐ　　Ｌ　、　　　　　　　　　　　（４）であれば
、（１）式のＶｏｕｔはＶｏ　ｕ　ｔ　”’Ｖｉ　ｎ（２）式のＶＯｕＬはＶｏｕｔ＝０となり、理想的な電圧スイッチが実現できることが分る
。実際に、γｏｒｒ＞１０ＭΩ、がっ）’ｏｎ＜１００
Ω程度のＦＥＴスイッチは容易に（与られるので、（３
）、（４）式を満足し、入力電圧を完全な形で○Ｎ１０
ＦＦする理想的な電圧スイッチを１ｑることができる。

（発明の効果）以上説明したように、本発明によれば、スイッチ〈例え
ばＦＥＴスイッチ）を巧みにＫｉ合せて、そのＯＮ抵抗
をスイッチ回路全体に対しては等価的に無視することが
できるようにし、また、演障ｊ！＠器の出力電圧を常時
はぼＶｌｎとなるようにしてスイッチング時の過渡特性
をよくしたので、理想的な電圧０Ｎ１０ＦＦスイツチを
実現することができる。

【図面の簡単な説明】

第１図は本発明に係る電圧スイッチ回路の一実施例を示
す図は、第２図は従来の電圧スイッチ回路の一例を示す
図である。Ａ・・・演算増幅器、ＲＩ・・・入力抵抗、Ｒ２・・・
帰還抵抗、Ｓｌ・・・第１のスイッチ、Ｓ２・・・第２
のスイッチ、Ｓ３・・・第３のスイッチ、ＲＬ・・・負
荷抵抗。第１図第２図

Claims

【特許請求の範囲】

入力電圧バッファ用として非反転増幅器を成す演算増幅
器と、負荷が接続される出力端と前記演算増幅器の出力
端との間に接続される第１のスイッチと、前記負荷が接
続される出力端と前記演算増幅器の反転入力端との間に
接続される第２のスイッチと、前記演算増幅器の出力端
と反転入力端との間に接続される第３のスイッチを具備
し、前記各スイッチはオフ抵抗がほぼ１０ＭΩより大き
く、かつオン抵抗がほぼ１００Ωより小さい抵抗でなり
、前記第１および第２のスイッチは共通して付勢し、こ
れと第３のスイッチとを相補的にオン・オフ駆動するこ
とによって入力電圧をオン・オフするようにしたことを
特徴とする電圧スイッチ回路。