JPS6180376A - 連結関係検出装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野］ 本発明は、検出された２値画像のパターン上に複数の点
を指定した場合に、それら点がパターンによって連結さ
れているか否かを高速に検出するだめの連結関係検出装
置に関するものである。

〔発明の背景〕

回路パターンの検査などでは、断線やショートなどの欠
陥を検出するために回路パターンをリニアセンサ等で撮
像してこれを二値化した２値画像を得、その特定の点の
間が検出画像上のパターンによって連結しているか否か
をしらべることがある。このような２値画像のパターン
の連結関係を調べる方法としては、特公昭５Ｂ−１６２
１７公報「連結領域検出方法」や［連結領域のぬシつぶ
し及び番号づけに関する一考察」（信学技報ＩＥ７８−
９）に開示される方式が知られている。しかし、これら
の方式では、検出２値画像のパターン（値が１または０
の部分）のうち、すべての連結されたパターン各々の分
離抽出を目的としている。

このため、例えば第３１図に示すような５個の独立シた
パターン（各閉領域をレベル１のパターンとする）が２
値画像の形で存在した時にはこれを上記の方法で処理す
るとラベルと呼ばれる番号１〜５がすべてのパターンに
付され、これらはテーブル形式でメモリ上に格納される
。しかし回路パターンの断線等の検査のためにはこのよ
うなすべてのパターンの分離は必ずしも必要ではなく、
例えば第１図のＸ印を付けた３つの点相互間の連結関係
のみが検出できればよいという場合があυ、このような
場合にはラベル１，４．５は不要である。また対象とす
るパターン全体が非常に複雑なものである場合は、リニ
アセンサを用いて例えば水平方向に１ラインづつ二値化
画像を検出しながら同時に連続性も検出するという方法
がとられる。

この時には例えば第３２図に示したように上方から水平
な検出ラインで順次二値化画像を検出しその連結性をし
らべていくとすると、検出ラインｚ１−１５頁 で進んだ時点ではラベル１．２を付されたパターンはま
だ別のものと判定されている。これが更に進んで検出ラ
インｔ２まで来た時にはラベル１．２をもつパターンが
連結していることがわかるから、このことをメモリ上の
テーブルに記憶しておく必要がある。第お図はそのテー
ブルの構造を示す図で、各ラベル１，２に対応してアド
レスｌ、２（これは実際には相対アドレスと考えてよい
）が割当てられておシ、その内容のデータとしては、ラ
ベル１．２のパターンがまだ孤立していると判断されて
いる時はラベル１及び２がそのまま書込まれている。と
ころがこれらが連続したものであることが判ると、その
データの小さい方の値に書換えられる。第３３図はこの
書換え後の状態を示しており、ラベル１，２をもつパタ
ーンは、そのデータが同一なので連結していることがわ
かる。そしてもし第３２図のようなパターンが上方にｎ
個に枝分れしていればｎ個のアドレスをもった第３３図
のようなテーブルが必要となる。

以上のように、従来方式を用いてリニアセンサ６百 などで二値画像を検出しながら、そのすべてのバターの
連結関係を抽出していく場合は、第３１図で説明した二
値画像上に存在する連結したパターンの数に等しい個数
のラベルと、第３２図で説明したような上方間に複数個
枝別れしたパターンの場合に余分に必要とするラベル（
ｎ分岐のときｎ−１個）とをすべて格納するだけのメモ
リ容量が必要となる。しかるに検出対象とするパターン
が第３１図や第３２図のように単純なものでなく、極め
て複雑で大規模な回路パターン等の場合には、上記のよ
うな作業用のメモリ容量が非常に大きくなるという不具
合がある。

〔発明の目的〕

本発明の目的は、検出された二値画像のパターン上に外
部より複数の点が指定された場合に、それら点がパター
ンによって連結されているか否かをメモリ容量小なくし
て、しかも高速に検出し得る連結関係検出装置を供する
にある。

〔発明の概要〕

この目的のため本発明は、その連結関係を検出７Ｃ１ すべき点の各々に相異る番号を付けてメモリ上のアドレ
スに夫々対応づけ、ある点がいずれかのパターン上に見
出された時にはそのパターンのラベルとしてその点の番
号を付けて当該点対応のアドレスへデータとして書込む
とともに、同一パターンに相異るラベルが付された時に
はこれらを予め定められた方法によって上記メモリ上で
そのうちの１つに書換え、かくして任意の２つの点はそ
の点対化のアドレスに格納されたラベルが同一の時、か
つその時のみ結合関係にあると判定すべくなしたもので
ある。具体的には二値画像信号を前処理する画像入力部
、画素変化アドレスを検出するコード変換部、画素変化
アドレス間に指定された点が存するか否かを検出するグ
リッド番号割付部、画素変化アドレスよシ隣接ライン上
での連結関係を検出するラベル付は処理部などよ多構成
されるが、画像入力部とコード変換部との間にはライン
バッファメモリを、また、コード変換部とグリッド番号
割付部との間にはＦＩＦＯを、更にグリッド番号割付部
とラベル付は処理部との間にはライン特開昭Ｇ１−８０
３７６（３） テーブルメモリを介在させることによってそれぞれの部
分が並行処理動作し得るようになしたものである。

〔発明の実施例〕

以下、本発明をその理論的背景を説明したうぇで詳細に
説明する。

先ずその理論的背景であるが、例えば対象とするパター
ンが第２図に示す如くであって、連結関係をしらべたい
点（以下グリッド点という）にはグリッド番号１〜６が
付されているとする。

リニアセンサ等によって第２図上方のラインよシ順次パ
ターンの検出が行われていったときまだ１つもグリッド
点が検出されていない状況では、各パターンには第３図
のように共通のラベル０が付される。ここで「パターン
にラベルを付ける」ということは、メモリ内に検出され
たパター／毎のエリアを作成しておき、そのエリア内の
ラベルらんにラベル記号（番号）を記入することを意味
し、その具体的方法は後述する。このパターン対応の作
業エリアとすぐ後で説明する連結テーブル９百 Ｔとは別のものである。

さて上記のラベルは、０に限らずグリッド番号にないも
のであれば何でもよく、これを仮想グリッド番号と呼ぶ
が、以下では番号Ｏを使うことにする。次にさらに検出
が進み、第４図に示す状況になった場合を考える。１つ
のパターンが２つに分岐を始めているが、まだグリッド
点は検出されていない。しかしこのままラベルＯを付し
たままにしておくと、ラベル０がまだグリッド点が検出
されていない全パターンに共通のラベルであるため、後
に分岐パターンにグリッド点が見出された時にそれらと
他のパターンとの区別ができなくなる。そこでこのよう
にラベルＯのパター／に分岐が生じたときは、グリッド
番号、仮想グリッド番号にもなく、かつグリッド番号よ
り常に大（又は小）の番号（これを仮番号とよぶ）を仮
ラベルとして付す。ここではこの仮ラベルを７とする。

さて、ここでグリッド点間の連結関係を記憶しておくた
めの連結テーブルＴについて述べる。連結テーブルＴは
、第５図に示すように、アドレスＡ（Ｉ）１０頁 の内容をデータＤ　（Ｉ）とすると、グリッド点■の属
するパターンにラベルＤ　（Ｉ）が付されていることを
意味する。但しＩが仮番号の時はその仮番号Ｉをつけた
パターンのラベル７：Ｄ（Ｔ）であることを意味し、ま
た、Ｄ（Ｉ）＝０は■がグリッド点の時はそのグリッド
点がまだ見出されていないことを意味し、■が仮番号の
時はその仮番号がまだ使われていないことを意味する。

第、４図の時点ではどのグリッド点Ｉ＝１〜６も見出さ
れていないので第５図のようにＤ（Ｉ）−〇、Ｉ＝１〜
６であシ、またＩ＝７に対しては、この分岐したパター
ンはまだ他のラベルとは連結状態になく、自分自身に連
結しているという意味でＤ　（７）　＝　７とされてい
る。次にさらに、検出が進み、第６図のようにはじめて
グリッド点ｌが検出されたとする。この時はグリッド点
１が発見されたがまだ他のラベルをもったパターンとは
連結関係にはないので、このパターンにはラベル１を付
け、更に連結テーブルＴ上でＤ　（１）　＝　１とする
（第７図）。次に、さらにパター／の検出が進み第８図
のようにグリッド１１百 点２が発見されたとする。この場合は点２が発見された
パターンのラベルを２としたうえで連結テーブルＴのア
ドレスＡ（２）のデータをＤ　（２）　＝　２とする。

この時点では連結テーブルＴは第９図のようになってい
る。しかしこの時はグリッド点２が見出されたパターン
にはすてにＯ以外のラベル７が付されているので、これ
を１つのラベルに統一して１つのパターンには１つのラ
ベル付けが行われるようにする。このための一般的方法
は、合同−パターンに上記のように２つのラベルα、β
がついたとすると、連結テーブルＴでＤ（α）−α１を
よみ出しα＝α１ならここで止めてα０−α１とする。

α笑α１ならＤ（α１）＝α２をよみ出しα１−α２な
らα０＝α２とする。そうでなければＤ（α２）−α、
をよみ出すという操作をくシ返すと、必ずＤ（αｋ）＝
αにとなるαｋがあることがテーブルＴの作成方法から
保証されるので、αに一α０とする。この操作はフロー
チャートで第１０図に示されている。この操作をβにつ
いても実行しβ０を求め、ｍ１ｎ（αＯ１β０）をこの
パターンのラベルとしく仮信号がグリッド番号よシ常に
小の時はｍａｘ（α０．βｏ）′ｆ！：とる）、更に連
結テーブルＴのＤ（α）、Ｄ（β）もこの値とする。今
の場合はラベル２，７に対し第９図かられかるようにα
ｏ−２，βｏ＝＝７であるからこのパターンにはラベル
２を付け、同時にテーブルＴのＤ（２）　、　Ｄ　（７
）も２とする。この時の連結テーブルＴは第１１図のよ
うになる。更にパターン検出が進み第１２図のように、
グリッド点３が発見されたとする。この場合もグリッド
点２が発見された場合と同様、分岐した右側のパターン
にはラベル３がつけられ、かつＤ　（３）　−３が書き
込まれるが、このパターンには既にラベル７が付いてい
たからラベルの統一化の処理が行われる。この処理では
α＝３．β＝７で６　！り　Ｄ　（３）　＝　３だから
α０−α＝３となるが、β−７に対しては第１１図から
Ｄ（７）−２であるので続いて第１０図で説明したよう
にＤ（２）がしらべられＤ　（２）　＝　２　（第１１
図）だからβｏ−２、従ってα０．β０の小さい方の２
がグリッド点３を見出したパターンにラベルとして付け
られ、また連結テーブルＴのＤ（３）も２とされる。こ
の時の１３頁 テーブルＴは第１３図に示されている。さらに検出が進
み、第１４図のようにグリッド点４が発見されたとする
と、この場合はグリッド点２を発見した第８図の場合と
全く同様な規則で処理が行われ、グリッド点４のおった
パターンのラベル及び連結テーブルＴのＤ（４）の値は
ともに１とされる。第１５図はこの時の連結テーブルＴ
を示している。続いてグリッド点５，６の発見が第１６
図のように行われるが、この際の処理はグリッド点ｌの
場合と　′全く同様でおって、それぞれのパターンにラ
ベル５．６が付けられ、かつ連結テーブルＴでＤ（５）
＝５．Ｄ（６）＝６とされる（第１７図）。さらに検出
が進み、第１８図のようにラベル５のパターンとラベル
６のパターンが合流したとしよう。この場合には、１つ
のパターンにやは９２つのラベルα＝５．β＝６が現れ
るので、第１０図で説明した方法によシαｏ＝５．βｏ
−６を求め、このうちの小さい方のラベル５がこの合流
したパターンにつけられ、またＤ　（６）　＝　５と書
きかえられる（第１９図）。

以上のようにして第２図のパターンに対して得１４頁 られた第１９図の連結テーブルＴは、任意の２つのグリ
ッド点Ｉ、Ｊに対してｏ　（Ｉ）　−Ｄ　（Ｊ）ならそ
れらのグリッド点は連結しておシ、そうでなければ連結
していないことを示している。

以上では、検出したパターンにラベルを付ける、更には
そのラベルを書換えるという処理を常に行っておシ、説
明上はこれを図面上で表してきたが、ここでこのパター
ンへのラベル付けの具体的な方法を述べる。

今ある走査時点ｔでリニアセンサ等により検出した１ラ
イン分の二値画像を第四図のようであったとする。但し
パターンの部分は太線でレベル１とし、これと検出ライ
ンとの交線（太線）を左から順にセグメントＳ１ｔ、Ｓ
２ｔ、Ｓうｔと呼ぶ。更にこれらのセグメントの始点の
座標をｕｌｔ＜ｕ２ｔ＜・・・とし、終点の座標をＶｌ
ｔ＜　Ｖ２ｔ＜・・・とすると、これらは容易に検出可
能でおるから各セグメント対応の先頭アドレスＡＰｉを
もったラインテーブルＬＴＩが第２１図のように作れる
。更にこのテーブルＬＴＩのラベルらんには初期値とし
てはすべてｌ５頁 ０（仮想ラベル）をセットしておき、例えば走査時にグ
リッド点（これは予めその座標が外部よシ入力され、グ
リッド点位置テーブルとして与えられているとする）が
あるセグメン）Ｓｊｔ上に見つかればそのセグメントの
ラベルＬｉｔに当該グリッド点の番号Ｎを書込む。むろ
んこの時は前述したように常に連結テーブルＴのＤ　（
Ｎ）もＮとする。

他のラベル付け、書換え等もすべてこのラインテーブル
ＬＴＩ上のラベルらんで行えばよいが、このようなライ
ンテーブルは１走査毎に１つづつ出来るから、これらを
すべて別々に格納しておいたのではぼり大なメモリ容量
になる。そこで本実施例では、時点ｔに於て作成された
ラインテーブルＬＴＩと、１時点前のｔ−１に作成され
たラインテーブルＬＴＯの２ライン分のメモリだけを用
いる。勿論このラインテーブルＬＴＯも第２１図のテー
ブルＬＴＩと同様な構成でアシ、そのセグメンＦ　５１
ｔ−１＊　５２ｔ−１＋　”’　＋始点をｕｔｔ−”　
＜　”２”−’　＜０１．、終点を、□ｔ−１＜　Ｖ２
ｔ−”　＜　−＋ラペヤをＬｌｔ−１゜Ｌ２ｔ−１・・
・等とすると、ラインテーブルＬＴＱ、Ｌ特開昭Ｇ１−
８０３７６（５） ＴＩの各セグメントｓｔ　卜１とＳｊｔとが同一パター
ンに含まれるセグメントであるための必要十分条件は、
両セグメントを同一ライン上に書いた時に重る部分があ
ることでアシ、これは容易にわかるように ｖ　ｊｔ≧ｕ　ｔ　ｔ　’″１かつｖ、ｔ−１≧ｕ　ｊ
ｔ　　・・・・・・・・・町・・・・ＴＩ）である。従
ってラインテーブルＬＴＯ、ＬＴ　１４１”参照し、式
（１）を満すセグメン）Ｓｔ″′″１＋　Ｓｊ’のすべ
ての組について、これらは同一パターン上におるとして
第３図〜第１９図で説明したような処理を順次行い、そ
れが終了するとラインテーブルＬＴ１の内容をラインテ
ーブルＬＴＯにそつくシ移し、次の時点１＋１でのライ
ンの走査へ移υ新しくラインテーブルＬＴＩの内容を作
成して上記のような処理をくシ返す。このようにすれば
パターンへのラベル付けの記憶管理は２ライン分のライ
ンテーブルＬＴＯ、ＬＴ　１だけ用意すれば十分で、少
ないメモリ容量で作業ができる。また、グリッド点間の
連結関係を検出するにはグリッド数分のデータ領域は必
ず確保しておかなければならず、本１７頁 実施例の連結テーブルＴでもそうなっているが、更に作
業用の仮ラベルに対応する部分、即ちパターンに分岐が
生じている場合での仮ラベルのデータ領域が余分に必要
である。これは分岐があればそれなりの数だけ必要だが
、全体としては検出画像上の独立した全パターンにラベ
ルを付ける従来方法に比べると、グリッド点に着目する
本発明では大幅に少ないメモリ容量でよいことになる。

なお、もし、分岐のあるパターンの数が不想よす多く、
仮ラベルのテーブルが足シなくなった場合には次のよう
な方法で復旧が可能でおる。即ち連結テーブルＴの仮番
号のエリアに１ビツトのフラグを設ける。これらのフラ
グは処理を始める前の状態においてはすべてＯに初期設
定されている。

これが第４図のような分岐時に１つづつ使われるとその
使われた仮番号は、目下使用中であることを示すように
対応フラグを１としておく。第２２図はこのようなフラ
グをもった連結テーブルＴの例を示しておシ、仮番号５
〜８がすべて使用済である場合を示している。このよう
な状態でまた新し１８頁 い分岐が生じて仮ラベルが必要になると、まず連結テー
ブルＴをサーチし、各仮番号Ｊに対しＪ−αとして第１
０図の処理を実行し、その結果得られたα。ｔ−Ｄ（Ｊ
）の値とする。第２２図のＩ＝５〜８にこれを実行する
と、このＩに対してずべてαｏ＝５が得られ、連結テー
ブルＴのデータらんは第る図のように書きなおされる。

次にこのようにして得た連結テーブルＴの仮番号をもつ
ラインテーブルＬＴＯ，ＬＴＩのセグメントに対するラ
ベルらんを令書き換えた連結テーブルＴのラベルに書き
なおす◎例えば、ラインテーブルＬＴＯ又はＬＴＩのあ
るセグメントのラベルが６でおったとすると、これは第
ｎ図の結果から５に書換えられる０次に、このように処
理された２つのラインテーブルＬＴＯ，ＬＴＩの２ベル
をサーチし、仮ラベル（ここでは５〜８）を探す。発見
された仮ラベル（ここでは５）のフラグには１を立て他
のフラグは０とする。この結果が第ｎ図のフラグのらん
に示されている。

以上の処理で使用中の仮ラベルの数が４から１１９頁 へ減少し、再びフラグがＯの仮ラベルを選ぶことによっ
て新たな仮ラベルの付与が可能になる。以上の処理は、
すでに処理し終った領域で付与された仮ラベルのうち、
以降の処理に関係のない仮ラベル（今の例では６〜８）
を再使用可能にすることを意味する。

さて、本発明による連結関係検出装置について具体的に
説明する。第１図はその一例での全体的構成を示したも
のである。これによシその構成とその動作の概要につい
て説明すれば、画像検出装置、例えばリニアセンサから
のシリアルな二値画像信号は画像入力部１、切替回路２
を介しラインバッファメモリ３Ａ、３Ｂに交互に、しか
もライン単位に一時記憶されるようになっている。表１
は切替回路２の動作、即ち、ラインバッファメモ’）　
３　Ａ　＋　３　Ｂ’の何れに画像入力部からの二値画
像信号が入力され、また、何れより二値画像信号が読み
出されるかをライン位置との関係で示したものでらる・ 表１ この表１からも判るようにラインバッファメモリ３Ａ、
３Ｂからはまた切替回路２を介し交互に１ライン前の二
値画像信号がシリアルにコード変換部４に読み出され、
その二値画像信号からはライン上におけるセグメントと
その始点、終点のアドレス（座標位置）が検出されるも
のとなっている。即ち、コード変換部４では二値画像信
号が０から１へ変化する時点でのアドレスをそのセグメ
ントの始点アドレスとして、また、この後初めて１から
Ｏへ変化する時点でのアドレスを終点アドレスとしてセ
グメントとその始点、終点のアドレスが検出されている
ものである。セグメント対応の始点アドレスおよび終点
アドレスは対となって、セグメントが検出される度に一
時蓄積用のＦＩＦＯ（Ｆｉｒｓｔ　Ｉｎ　Ｆｉｒｓｔ　
０ｕｔ）５に順次書込されるが、Ｆ２１°頁 ＩＦＯ５からは先入先出形式で始点アドレスおよび終点
アドレスが対としてグリッド番号割付部６に読み出され
るようになっている。グリッド番号割付部６では始点ア
ドレスおよび終点アドレスで規定されるセグメント上に
グリッド点が存するか否かが検出されるが、グリッド点
が存するか否かはアクセス制御回路９を介する、グリッ
ド点位置テーブルメモリ１０からのグリッド点位置座標
を参照することによって検出されるものとなっている。

この検出でグリッド点が存する場合はそのセグメントに
はラベルが付されるが、ラベルは始点アドレスおよび終
点アドレスとともに切替回路７を介しラインテーブルメ
モリ８Ａ〜８Ｃの何れか１つに交互に書き込まれるもの
でおる。表２は切替回路７の動作、即ち、ライン位置に
よってグリッド番号割付部６の出力がラインテーブルメ
モリ８Ａ〜８Ｃの何れに入力され、また、ラベル付は処
理部１４にはラインテーブルメモリ８Ａ〜８Ｃの何れか
からの読出出力が入力されるかを示したものである。

ｎ頁 表２ これよ）判るように例えばラインテーブルメモリ８Ａに
グリッド番号割付部６の出力が現に入力される場合には
、ラインテーブルメモリ８Ｂ、８Ｃからは１ライン前、
２ライン前のグリッド番号割付部６の出力が読み出され
たうえラベル付処理部１４に与えられるようになってい
る。ラベル付処理部１４ではそれら２ライン分のライン
上に存するセグメントの重なり関係を既述の式１１１に
もとづき検出したうえセグメントにラベルを割当て、ア
クセス制御回路１３を介し連結テーブルメモリの内容を
既述した如くに更新するようになっているものである。

なお、フラグメモリ１５は連結テーブルメモ６頁 す１２上での仮ラベルの使用状態を示すものでおり、ま
た、インターフェイス回路１１は連結テーブルメモリ１
２の内容を外部に出力する一方、グリッド点位置テーブ
ルメモリ１０にグリッド点位置座標を入力するためのも
のである。

構成とその動作の概要は以上のようであるが、更に説明
すれば以下のようである。

即ち、処理開始に先立っては先ずインターフェイス回路
１１を介してグリッド点位置座標（ｘｉ、ｙｌ）とこれ
に対するグリッド番号Ｎ１がグリッド点位置テーブルメ
モリ１０に入力されるものとなっている。

第冴図はグリッド点位置テーブルメモリｌＯ上でのグリ
ッド点位置座標（ｘｌ＋ｙｌ）とこれに対するグリッド
番号Ｎｉの格納フォーマットを示したものである。この
場合グリッド点位置テーブルメモリｌＯへのデータ書込
順はｙ１≦ｙ２≦・・・・・・≦ｙ１≦）’ｉ＋１・・
・・・・とされ、同一のｙｌについては・・・・・・＜
　Ｘｉ　＜　Ｘｔ＋ｔく・・・・・・であるように格納
される。既ち、グリッド点位置のデータは画像検出順に
ソーティングされるようになっている。次にはラインバ
ッファメモリ３Ａ、３Ｂ、連結テーブルメモリ１２、フ
ラグメモリ１５、切替回路２．７およびラインテーブル
メモＩＪ　８　Ａ〜８Ｃが初期設定され、更には処理領
域の大きさに応じたライン数が外部よジインターフェイ
ス回路１１を介しラベル付は処理部１４に設定されるよ
うになっている。このように初期設定された後処理が開
始されるわけである。

処理開始に伴い表１に示したように、二値画像信号は２
つのラインバッファメモリ３Ａ、３８に交互に入力され
る一方、コード変換部４では現在画像を入力中でないラ
インバッファメモリの内容を入力としてセグメントの検
出とその始点、終点アドレスの検出を行なうようになっ
ているものである。また、これらの処理に並行には表２
に示したように、セグメントの始点、終点アドレスおよ
びそのラベルは、グリッド番号割付部６より、３つのラ
インテーブルメモリ８Ａ〜８Ｃのうちの１つに巡回的に
入力される一方、残シの２つのラインバッファメモリの
内容を入力としてラベル付は処理部１４ではラベル付処
理が行なわれるものでめ６頁 る。従ってコード変換部４およびグリッド番号割付部６
が第を番目のラインの処理を行なっていたとすると、画
像入力は第ｔ＋１番目のラインに対して、ラベル付は処
理部１４は第ｔ−１番目と第を一２番目のラインに対し
て処理を行なっていることになる。このように、切替回
路２．７を入力される画像の各ラインの境い０毎に切替
えることによって、上記した三つの動作は他に干渉され
ることなく完全に並行して行なわれることが可能となシ
、処理の高速化が可能になる。また、コード変換部４と
グリッド番号割付部６との間にはＦＩＦＯを設けている
ので、コード変換の処理とグリッド番号の割付処理を非
同期、かつ一部並行に行なうことが可能となシ、結果的
にこれらの部分の処理、の高速化が可能になる。もちろ
ん、ＦＩＦＯＯ代わりに、第５図に示すようにバッファ
メモリ１７Ａ。

１７　Ｂおよび切替回路１６を設け、表１に示したライ
ンバッファメモリ３Ａ、３Ｂの切替と同様交互に入出力
を行なえば、コード変換部４とグリッド番号割付部６の
完全な並行処理が可能となる。この局員 場合、グリッド番号割付部６が第を番目のラインを処理
していたとすると、画像入力部１、コード変換部４、ラ
ベル付は処理部１４はそれぞれ第を十２番目、第ｔ＋１
番目、第ｔ−１番目と第ｔ−２番目のラインを処理して
いることになる。

ところで本発明による装置の処理速度は、画像入力部１
、コード変換部４、グリッド番号割付部６、ラベル付は
処理部１４といった、それぞれ並行に動作する部分のう
ち、最も処理時間が要される部分によって決定される。

これらのうち、画像入力部ｌはラインバッファメモリ３
Ａ、３Ｂの速度および切替回路２等周辺回路の速度のみ
で決まる、ある特定の速度で実時間人力が可能である。

一方、コード変換部４、グリッド番号割付部６、ラベル
付は処理部１４は入力された二値画像パターンの複雑さ
によって処理時間が増減する。後述するように、特にラ
ベル付は処理部１４ではコード変換部４、グリッド番号
割付部６に比して処理が複雑であるため、一般的にはコ
ード変換部４とグリッド番号割付部６との間にバッファ
メモリを設けずにＰＩＦＯ２７　　□ を入れ、これらの処理を完全に並行に行なわなくてもこ
れらの部分での１ライン当シの処理時間がラベル付は処
理部１４での１ライン当シの処理時間を上まわることは
ない。コード変換部４とグリッド番号割付部６との間に
ＦＩＦＯを入れるか、バッファメモリを入れるかはラベ
ル付は処理部１４の処理速度を如何に上げるかにかかつ
ており、具体的な回路設計の後シミュレーションによっ
て決定されるべきである。

さて、後述するように、ラベル付は処理部１４とグリッ
ド番号割付部６は同一の連結テーブルメモリ１２に対し
て同時に書き込み、または読み出しを行なう可能性があ
る。このため、アクセス制御回路１３によって衝突を回
避する。第５図にその制御法を示す。即ち、ラベル付は
処理部１４とグリッド番号割付部６からのアクセス可能
な期間を交互に設けるようにするものである。この場合
連結テーブルメモリ１２のアクセス時間と周辺回路の遅
延時間との和が第２６図中のτより短かくなるようにＴ
または回路を設計する必要がある。この方法は公知のメ
モリアクセス法の一つでおるが、これによる場合は比較
的簡単な回路構成でアクセス制御を実現し得る。もちろ
ん、他の公知方法を用いてアクセス制御を行なってもよ
い。

次に、画像入力部１１コ一ド変換部４、グリッド番号割
付部６、ラベル付は処理部１４の構成とその動作の詳細
について以下説明する。

先ず画像入力部より説明すれば、第γ図は一例でのその
構成を示したものである。同図に示すようにアドレスカ
ウンタ１８そのものよりなシ、二値画像信号のサンプル
クロックをアドレスカウンタ１８のクロックとして入力
し、また、一定時間間隔毎に入力されるリニアセンサの
ライン開始パルスをアドレスカウンタ１８のリセット信
号とすることによってラインバッファメモリ３Ａ、３Ｂ
のデータ入力アドレスを発生させるものとなっている。

一方、サンプルクロックよりはラインバッファメモリ３
Ａ、３ＢのＷＥ″（ライトイネーブル信号）信号が作成
されるようになっている。このようにして作成されたア
ドレス信号、およびＷＥ信号と四百 二値画像信号は切替回路２を介しラインバッファメモリ
３　Ａ　、　３　Ｂの何れか一方に入力されるものであ
る◎ 第四図はコード変換部の一例での構成を示す。

画像入力部と同様にクロックをアドレスカウンタ１９に
入力し、ラインバッファメモリ３Ａ、３Ｂのアドレスを
発生させるが、このクロックは第Ｍ図におけるサンプル
クロックと同一である必要はなく、よシ速い（周波数の
高い）ノ（ルスを用いることができる。アドレス信号は
切替回路２で選択された一方のラインバッファメモリに
入力されるが選択されたラインバッファメモリのＷＥ信
号をＨ（ハイレベル状態）にすると、Ｄｏｕｔよシライ
ン開始パルスの一周期前に入力された二値画像信号が出
力されるものでおる。この信号の立上が９（０→ｌ）お
よび立下がり（１→０）を立上が９検出回路乙、立下が
シ検出回路２２によって検出し、その際でのアドレスカ
ウンタ１９の値をラッチすることによって始点アドレス
ｕｉ１終点アドレスＶＢが得られるが、これらは対とし
てＦＩＦＯ５に蕾き込まＩ頁 れるものでおる◎ 第四図はグリッド点番号割付部の一例での構成を示す。

ＦＩＦＯ５から読み出されたセグメントの始点アドレス
ｕｉと終点アドレスｖｌはグリッド点位置テーブルメモ
リ１０のアドレスカウンタ３２が示すアドレスのデータ
のうちＸｊとコンノくレータ冴、２５で比較される一方
、ラインカウンタ路は現在何番目のラインを処理中かを
示しているので、これとグリッド点位置テーブルメモリ
１０からのデータｙｊとがコンパレータがで比較される
。なお、ラインカウンタ路は検出開始時に初期化され、
ライン開始パルスが入力される度にカウントアツプ（ま
たはカウントダウン）されるようになっている。比較の
結果、ｕ１≦Ｘｊ≦Ｖｉかつｙｊ＝ｔのときはこの旨は
アンドグー）３０によって検出されるが、検出出力はオ
アゲート３１を介しＦＩＦＯ（１）３３にグリッド点番
号Ｎｊを記録するようになっている。これと同時にグリ
ッド点位置テーブルメモリ１０のアドレスカウンタ３２
をカウントアツプし次のＸｊ４４　。

７ｊ＋１　ｒ　Ｎｊ＋１を読み出すものとなっている。

この３１　　□ とき、やはＶ）　ｕｌ≦ｘｊ＋１≦ｖｉ　Ｉ　）’ｊ−
１−１　＝　ｔであればＦＩＦＯ（１）３３にＮｊ＋　
１を記録するようにする。このような処理を繰返し上記
した比較関係が成９立たなくなったら、Ｆ　Ｉ　ＦＯ（
１）　３３に入力されたＮｊの最小値ｍ１ｎＮｊをラベ
ルとしてｕｌ　、　Ｖｌを予め定められているラインテ
ーブルメモリに書き込むものである。また、ＦＩＦＯ（
１）に書き込まれているＮｊをアドレスとして、連結テ
ーブルメモリ１２にはｍ１ｎＮｊを書き込み、ＦＩＦＯ
（１）を空にする。もし、Ｊ　、Ｖｉに対して上記した
ような関係を成シ立たせるグリッド点がない場合は仮想
ラベルＯを付してＪ　、Ｖｌをラインテーブルメモリに
書き込むようにするものである。なお、最小値ｍ１ｎＮ
１は最小値検出回路具によって検出される。ｌセグメン
ト上に存在する全てのグリッド点が検出され、しかも最
小値ｍ１ｎＮ１が検出された場合に初めてＦＩＦＯ（１
）３３よＪ）Ｎｊが順次読み出されるものである。

ところで、アドレスカウンタ３２は上記場合の他、ｙ」
＞ｔとなった場合および７ｊ”’ｔｓかつｖｌ＜ｘｊの
場合にカウントアツプされるようになっている。

コンパレータ２７．　１人力否定アンドゲート２９はそ
れら場合を検出するだめのものである。アドレスカウン
タ３２がカウントアツプされる度に新たなるグリッド点
位置とグリッド番号がグリッド点位置テーブルメモリ１
０よシ得られるものである。

さて、１つのセグメントについての１１１　、　Ｖｉお
よびラベルのラインテーブルメモリへの書キ込みが終わ
ったなら、ＦＩＦＯ５よシ次のセグメントについてのｕ
ｉ　ｒ　ｖｉを読み出し以上と同様の処理を行なう。

第（資）図はラベル付は処理部の概略の構成を示したも
のである。ラベル付は処理部は、切替回路により選択さ
れている２つのラインテーブルからセグメント５１ｔ−
１，５ｊｔ−２の始点、終点アドレス（Ｕ己−１１ｖｌ
″−１）＋（ｕｔ−２，ｔ−２）をそれぞｊ　　　　　
ｖｊ れ読み出し式（２）を満たすセグメントを先ず検出する
ようになっている。

ｕ　ｔ　ｔ　’″１≦■ｊｔ−２かつｕｊｔ−２≦ｖｉ
　’　−”　−−−１２１このようなセグメントＳｔ”
　、　Ｓｊ　　　を今、連結したセグメントと呼ぶこと
にする。さて、セグ３３頁 メント５ｊｔ−２とセグメントＢｉｔ−１が連結してお
シ、それらのラベルがＬｏ、Ｌｌであったとすると、（
Ｌｏ、　Ｌｌ）の値に応じて以下のように処理を行う。

＋１）　　Ｌｏ＝　０かつＬ１＝０の場合（ＩＡ）セグ
メント５ｊｔ−２に連結しているセグメン）　５ｊｔ−
１が２個以上アシ、かつそれら５１ｔ−１のラベルがす
べてＯの時は連結テーブルメモリのフラグが００仮ラベ
ルのなかの１っＪを選びＬｌ−Ｌｏ＝Ｊとする。またア
ドレスＡ　（Ｊ）のデータをＪとし、フラグを１とする
。これは第４図に示すような分岐発生時での処理である
。

（ＩＢ）上記（ＩＡ）の条件が成立しない時は何もしな
い。つまシ、まだグリッド点は見つからず、分岐も生じ
ていないので仮想ラベル０をつけたままにしておく。

［２）　　Ｌ。４０かつ、ＬＩＮＯの場合この時は同一
パターンに２つのラベル付けが行われた時の処理でオシ
、まずＬｏ＝αとして第１２図に示す処理を行って得ら
れたα０をＭ。とじ、次にＬ１＝αとして同様に得られ
たα０をＭｌとし、続い３４頁 てＭ　＝　ｍｉｎ（ＭＯ、Ｍｌ）を求め（これは仮番号
〉グリッド点番号〉仮想ラベルとした時、この不等帰道
なら上記ｍｉｎをｍａｘとする）、ラインテーブルメモ
リ上でＬｏ−Ｌｌ−Ｍとする。またテーブルＴでＤ　（
Ｍｏ）＝Ｄ　（Ｍｌ）＝Ｍ　　と書きかえる。これによ
って同一パターンには常に最小グリッド番号Ｍのみが付
される。

ｔ３＋　　Ｌｏ、　Ｌｌの一方のみが００場合まずＯで
ないラベルをＬとしたとき、Ｌ＝αとおいて第１２図に
示す処理を行い、得られたα。をＭとしたときり。−Ｌ
１＝Ｍとする。これによってすてにＯでないラベルがつ
いているセグメントに連結したセグメントに同じラベル
が付けられていく。

ここでの連結テーブルメモリのデータ檜這ハ、第２２図
または第乙図に示した連結テーブルＴのものと同様であ
る。

以上の処理を２つのラインテーブルメモリ上のセグメン
トすべてについて繰返し行なう。いずれか−万のライン
テーブルメモリ上のすべてのセグメントについて処理が
終ったとき、そのラインに謳百 ついての処理を終わる。ラベル付は処理部の処理は比較
的複雑であるため、式（２）の比較判定および上記した
条件の分岐のみノ１−ドウエアで行ない、他の処理はビ
ットスライスマイクロプロセッサによるマイクロプログ
ラム制御で行なう。もちろん、すべてハードウェアによ
る構成をとってもよい。

さて、設定ライン数分の処理が終了すれば、連結テーブ
ルメモリ１２の内容はアクセス制御回路１３、インター
フェイス回路１１を介し外部に出力されるが、これによ
り外部から指定された複数の点がパターンによって連結
されているか否かを高速に検出し得るものである。

〔発明の効果〕

以上説明したように本発明による場合は、画像入力部、
コード変換部、グリッド番号割付部、ラベル付は処理部
に分割し、これらが並行に動作するようにし、これらの
間のデータの授受はバックアメモリを介して行なうよう
になしたものであるから、連結テーブルメモリのメモリ
容量中なくして処理を高速に行なえるという効果がある
。

【図面の簡単な説明】

第１図は、本発明による連結関係検出装置の一例での全
体的構成を示す図、第２図、第３図、第４図、第５図、
第６図、第７図、第８図、第９図。 第１０図、第１１図、第１２図、第１３図、第１４図、
第１５図、第１６図、第１７図、第１８図、第１９図、
第四図。 第２１図、第２２図、第ｎ図は、本発明に係る連結関係
検出方法を説明するための図、第冴図は、本発明に係る
グリッド点位置テーブルメモリ上でのグ：リツド点位置
座標とこれに対するグリッド番号の格納フォーマットを
示す図、第５図は、ＦＩＦＯに代わるバッファメモリお
よび切替回路よシなる回路を示す図、第が図は、連結テ
ーブルメモリへのアクセス制御方法を説明するための図
、第Ｒ図。 第四図、第２９図、第Ｊ）図は、それぞれ画像入力部、
コード変換部、グリッド点番号割付部、ラベル付は処理
部の一例での構成を示す図、第３１図、第３２図、第３
３図は、これまでの連結関係検出方法を説明するための
図である。 ｌ・・・画像入力部、２．７・・・切替回路、３Ａ、３
８７−ｉｉ ・・・ラインバッファメモリ、４・・・コード変換部、
５・・・ＦＩＦｏ、６・・・グリッド番号割付部、８Ａ
、８Ｂ。 ８Ｃ・・・ラインテーブルメモリ、１０・・・グリッド
点位置テーブルメモリ、１２・・・連結テーブルメモリ
、１４・・・ラベル付は処理部 代理人　弁理士　秋　本　正　実 第２財１ 第３図 第４図 第５因 第６図 第″７図 第８図 第９図 第１２図 第１４図 第１５図 第１６囚 第１７図 第１８図 第２４図 第２５図 第２６図 第２７図 第３０図 第３１図 第３２図 第３３図 アトパレス　　アータ

Claims (1)

【特許請求の範囲】
1. １、順次シリアルに入力されるライン対応の二値画像信
   号各々に含まれる画素に対し書込アドレスを発生する画
   像入力部と、該入力部からの二値画像信号をライン更新
   の度に交互に一時記憶するとともに、前ライン対応の二
   値画像信号がライン更新の度に交互に読み出される２面
   のラインバツフアメモリと、該メモリに対する読出アド
   レスを発生するとともに、該メモリから読み出された二
   値画像信号より０から１、１から０への画素変化アドレ
   スを検出するコード変換部と、上記画像入力部、ライン
   バツフアメモリおよびコード変換部の間に介在され、二
   値画像信号のラインバツフアメモリへの一時記憶、該メ
   モリからの読出を切替制御する切替回路と、上記コード
   変換部からの０から１、１から０への画素変化アドレス
   を対として一時記憶するＦＩＦＯと、外部から指定され
   る複数の点の位置アドレスが予め記憶されるグリツド点
   位置テーブルメモリと、上記ＦＩＦＯからの対としての
   画素変化アドレス間に指定された点が存するか否かを上
   記グリツド点位置テーブルメモリを参照して検出し、対
   としての画素変化アドレスにラベルを所定に付すグリツ
   ド番号割付部と、該割付部からの対としての画素変化ア
   ドレスと該アドレスに付されたラベルを交互に一時記憶
   するとともに、前ラインおよび前々ライン対応の対とし
   ての画素変化アドレスと該アドレスに付されたラベルが
   交互に読み出される３面のラインテーブルメモリと、該
   メモリからの対としての画素変化アドレスにもとづき隣
   接ライン上での連結関係を検出したうえラベルを所定に
   変更するラベル付け処理部と、上記グリツド番号割付部
   、ラインテーブルメモリおよびラベル付け処理部の間に
   介在され、対としての画素変化アドレスと該アドレスに
   付されたラベルのラインテーブルメモリへの一時記憶、
   該メモリからの読出を切替制御する切替回路と、上記複
   数の点対応のラベルが上記グリツド番号割付部およびラ
   ベル付け処理部によつて更新可として記憶される連結テ
   ーブルメモリとからなる構成を特徴とする連結関係検出
   装置。