JPH0442330A - 分岐ヒストリテーブルを用いたデバッグ方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、データ処理装置のデバッグ等で行われる命令
のトレースに関し、特に分岐命令のトレースを行うため
の分岐ヒストリテーブルを用いたデバッグ方式に関する
ものである。

〔従来の技術〕

従来のデバッグ方式では、分岐命令のアドレス（命令の
アドレス）をトレースする場合、分岐命令のアドレス又
はその分岐先アドレスを特別な記憶装置に記憶させるこ
とにより、故障時等の命令アドレスの変位を調べていた
。

〔発明が解決しようとする課題〕

従来のデバッグ方式では、分岐命令のアドレスのトレー
スをするために、特別なハードウェアが必要であり、よ
り多くの回数分岐する場合にアドレスをトレースしよう
とした場合、ハードウェアが増大してしまう欠点があっ
た。

本発明の目的は、この様な欠点を解消し、少ないハード
ウェアでより多くの回数分岐する場合のアドレスをトレ
ースできる分岐ヒストリテーブルを用いたデバッグ方式
を提供することにある。

〔課題を解決するための手段〕

本発明は、分岐命令のアドレスと、この分岐命令の分岐
先アドレスとを対応にして記憶する分岐ヒストリテーブ
ルを有するデータ処理装置の、分岐ヒストリテーブルを
用いたデバッグ方式において、 分岐命令の分岐が成功すると、入力した前記アドレス及
び前記分岐アドレスを対応して前記分岐ヒストリテーブ
ルに書込む書込み手段と、分岐成功の回数を記憶する記
憶手段と、前記分岐命令の分岐成功の回数をカウントし
て保持し、前記記憶手段に書込むレジスタ手段とを有す
ることを特徴とする。

〔実施例］ 次に、本発明の実施例について図面を参照して説明する
。

第１図は、本発明の一実施例を示す回路ブロック回であ
る。

この分岐ヒストリテーブルを用いたデバッグ方式の装置
は、ＩＡＲ（命令アドレスレジスタ）■と、ＢＤＡＲ（
分岐先アドレスレジスタ）２と、ＢＣＲ（分岐カウント
レジスタ）３と、ＢＡＡ（分岐アドレスアレイ）４と、
ＤＡＡ　（分岐先アドレスアレイ）５と、ＢＣＡ（分岐
カウントアレイ）６と、ＴＡＣ（アレイ比較器）７と、
ＢＨＦ（予測分岐先検出フラグ）８と、ＰＤＡＲ（予測
分岐先アドレスレジスタ）９と、ＢＣ（分岐カウンタ）
１０とを備えている。

分岐命令のアドレス及び分岐先アドレスを記憶するヒス
トリテーブルは、ＢＡＡ４．ＤＡＡ５のアドレス領域４
ａ、分岐先アドレス領域５ａに設けられ、ＩＡＲＩ、Ｂ
ＤＡＲ２により、それらの領域に書き込まれる。また分
岐回数は、ＢＣＡの分岐回数領域６ａに記憶され、ＢＣ
Ｒ３により書き込まれる。

ＩＡＲＩは、予測分岐先アトルス索引時の命令取出しア
ドレスまたは分岐命令アドレス登録時の分岐命令アドレ
スを保持するレジスタである。信号線１０１を介して図
示しないＡＤＡ　（アドレスアレイ）から命令アドレス
を受け、命令アドレスの下位ビットをメモリのアドレス
として信号線１０４を介し、ＢＡＡ４．ＤＡＡ５．ＢＣ
Ａ６に、またその命令アドレスの上位ビットをＢＡＡ４
の書込みデータ及びＴＡＣ７の比較対象として信号線１
０３を介して送出する。

ＢＤＡＲ２は、ＩＡＲＩに保持された分岐命令アドレス
登録時の分岐命令アドレスに対応し、分岐命令の分岐先
アドレスを保持するレジスタである。信号線１０２を介
し、ＡＤＡから分岐先アドレスを受け、信号線１１２を
介しＤ　Ａ　Ａ　５に書込みデータとして送出する。

ＢＣＲ３は、分岐命令に対応し、この分岐命令の分岐結
果が成功“Ｇ○゛であることにカウントアツプするレジ
スタである。信号線１０５を介し、現在のカウント値を
ＢＣＡ６及びＢＣＩＯに送出し、次のカウント値を信号
線１１１を介しＢＣＩＯより受ける。

ＢＡＡ４は、結果が成功であった分岐命令のアドレスを
アドレス領域４ａに記憶するメモリである。信号線１０
４を介しＩＡＲＩから受けた命令アドレスの下位ビット
をメモリのアドレスとして、アドレスの索引時は、過去
の分岐命令のアドレスを信号線１０６を介してＴＡＣ７
に送出し、アドレス登録時は、信号線１０３を介して受
けたＩＡＲＩの上位ビット（アドレス）をアドレス領域
４　ａ　ニ記憶する。

ＤＡＡ５は、ＢＡＡ４に対応して分岐命令の分岐先アド
レスを分岐先アドレス領域５ａに記憶するメモリである
。信号線１０４を介してＩＡＲＩから受りた命令アドレ
スの下位ビットをアドレスとして、分岐先アドレスの索
引時には、過去の分岐先アドレスを信号線１０７を介し
てＰＤＡＲ９に送出し、分岐命令アドレスの登録時は、
ＢＤＡＲ２から信号線１１２を介して送出される分岐先
アドレスを分岐先アドレス領域５ａに記憶する。

ＢＣＡ６は、ＢＡＡ４及びＤＡＡ５に対応して、分岐命
令の分岐の回数を順番に分岐回数領域６ａに記憶するメ
モリであるＢＡＡ４及びＤＡＡ５の書込みに対応して、
ＩＡＲＩから信号線１０４を介して示される命令アドレ
スの下位ビットをアドレスとし、ＢＣＲ３から信号線１
０５を介して受ける分岐の回数を記憶する。

ＴＡＣ７は、過去の分岐命令アドレスと命令取り出し時
の命令取り出しアドレスとを比較する比較回路である。

信号線１０３を介しＴＡＲＩから受けた命令アドレスの
上位ビットと、信号線１０６を介してＢＡＡ４から受け
た過去の分岐命令ア「レスを比較し、その比較結果を信
号線１０８を介しＢＨＦ８に送出する。

Ｂ　ＨＦ　８は、予測分岐先アドレスが検出されたこと
を示すＦ／Ｆ　（フリップフロップ）である。

信号線１０８を介してＴＡＣ７から命令取り出しアドレ
スと過去の分岐命令アドレスとの比較結果を受け、信号
線１０９を介して開示しないＩＦＣ（命令カウンタ）に
その比較結果を送出する。

ＰＤＡＲ９は、Ｂ　ＨＦ　８に対応し、その予測分岐先
アドレスを受けるレジスタであり、信号線１０７を介し
ＤＡＡ５より送出される過去の分岐先アドレスを受け、
信号線１１０を介しＡＤＡに送出する。

ＢＣＩＯは、分岐成功の回数を生成するカウンタである
。信号ｖＡ１０５を介し１３ｃＲ３から受けた回数に１
を加算し、信号線１１１を介しＢＣＲ３に送出する。

次に、本実施例の命令取り出し時及び分岐命令実行時の
動作について説明する。

最初に、命令取り出し時の索引動作の場合、命令取り出
しアドレスがＩＡＰＩに保持されると、信号線１０４を
介してＢＡＡ４のアドレス領域４ａより過去の分岐命令
のアドレスが信号線１０６を介しＴＡＣ７に送出される
。この過去の分岐命令のアドレスと、信号線１０３を介
しＴＡＲから送出される命令アドレスとが、ＴＡＣ７で
比較され、その比較結果がＢＨＦ８に入力される６ＴＡ
Ｃ７で比較され結果がＢ　ＨＦに入力されるのに同期し
て、ＤＡＡ５の分岐先アドレス領域５ａより過去の分岐
先アドレスが読出されＰＤＡＲ９に送出され、命令取り
出し時の索引動作を終了する。

次に、分岐命令実行時の登録動作の場合、分岐命令の実
行結果が成功であると、分岐命令の分岐命令アドレスが
ＩＡＰＩに、また分岐命令の分岐先アドレスがＢＤＡＲ
２に送出される。ＩＡＲＩ及びＢＤＡＲ２に受は取られ
、各々のＢＡＡ４゜ＤＡＡ５に書込まれるのに同期して
、ＢＣＲ３の内容をＢＣＡ６の分岐回数領域６ａに書込
み、ＢＣＲ３の内容を＋１とし、分岐命令実行時の登録
動作を終了する。

〔発明の効果〕

以上説明したように本発明は、分岐命令のアドレス及び
分岐アドレスを実行の順番に分岐ヒストリテーブルに記
憶し、メモリの内容をダンプして編集することにより、
分岐命令の一連の流れ及び多くの回数分岐する場合のア
ドレスを少ないハードウェアの増加でトレースすること
ができるという効果がある。

【図面の簡単な説明】

第１図は、本発明の一実施例を示す回路ブロック図であ
る。

Claims (1)

【特許請求の範囲】
1. （１）分岐命令のアドレスと、この分岐命令の分岐先ア
   ドレスとを対応にして記憶する分岐ヒストリテーブルを
   有するデータ処理装置の、分岐ヒストリテーブルを用い
   たデバッグ方式において、分岐命令の分岐が成功すると
   、入力した前記アドレス及び前記分岐アドレスを対応し
   て前記分岐ヒストリテーブルに書込む書込み手段と、 分岐成功の回数を記憶する記憶手段と、 前記分岐命令の分岐成功の回数をカウントして保持し、
   前記記憶手段に書込むレジスタ手段とを有することを特
   徴とする分岐ヒストリテーブルを用いたデバッグ方式。