JPS6176023A - 突入電流防止回路 - Google Patents
突入電流防止回路Info
- Publication number
- JPS6176023A JPS6176023A JP59196254A JP19625484A JPS6176023A JP S6176023 A JPS6176023 A JP S6176023A JP 59196254 A JP59196254 A JP 59196254A JP 19625484 A JP19625484 A JP 19625484A JP S6176023 A JPS6176023 A JP S6176023A
- Authority
- JP
- Japan
- Prior art keywords
- current
- circuit
- transistor
- limiting resistor
- current limiting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Direct Current Feeding And Distribution (AREA)
- Emergency Protection Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
炎里且1
本発明は突入電流防止回路に関し、特に電源回路に使用
される突入電流防止回路に関する。
される突入電流防止回路に関する。
従来技術
一般に、電源回路においてはその入力にフィルタの一部
としてコンデンサが設けられており、電源のスイッチ投
入時にこのコンデンサへ突入電流が流れることになる。
としてコンデンサが設けられており、電源のスイッチ投
入時にこのコンデンサへ突入電流が流れることになる。
この突入電流によってこの電源の接続されている電源系
統の他の装置に対して悪影響が生じる危険がある。この
悪影響を除去すべく突入電流防止回路が用いられる。
統の他の装置に対して悪影響が生じる危険がある。この
悪影響を除去すべく突入電流防止回路が用いられる。
従来、かかる突入電流防止回路としては、電源ラインに
電流制限抵抗を挿入してこの抵抗に並列にサイリスタ等
のスイッチ素子を接続し、このスイッチ素子を入力スイ
ッチ投入後の所定時間経過後にオンとする如き方法が取
られている。しかしながら、この方法では、スイッチ素
子のオン動作タイミングが遅れると、電源の制御系が動
作して電源としての定常電流が流れるので、この定常電
流により電流制限抵抗に電圧降下が生じることになり、
この状態でスイッチ素子がオンとなるとやはり過大電流
が流入することになる。
電流制限抵抗を挿入してこの抵抗に並列にサイリスタ等
のスイッチ素子を接続し、このスイッチ素子を入力スイ
ッチ投入後の所定時間経過後にオンとする如き方法が取
られている。しかしながら、この方法では、スイッチ素
子のオン動作タイミングが遅れると、電源の制御系が動
作して電源としての定常電流が流れるので、この定常電
流により電流制限抵抗に電圧降下が生じることになり、
この状態でスイッチ素子がオンとなるとやはり過大電流
が流入することになる。
発明の目的
本発明は上記従来のものの欠点を除去すべくなされたも
のであり、その目的とするところは、電流制限抵抗に並
列に設けられたスイッチ素子のオンタイミングが遅れて
も過大電流が生じることのない突入電流防止回路を提供
することにある。
のであり、その目的とするところは、電流制限抵抗に並
列に設けられたスイッチ素子のオンタイミングが遅れて
も過大電流が生じることのない突入電流防止回路を提供
することにある。
発明の構成
本発明による突入電流防止回路は、電源の入力ラインに
挿入された電流制限抵抗と、この電流制限抵抗に並列に
設けられて電源投入後所定時間経過後にオンとなるスイ
ッチング手段とを含む突入電流防止回路を対象とし、当
該電流制限抵抗の両端電圧に応じてインピーダンスが変
化する可変インピーダンス手段を設け、この可変インピ
ーダンス手段をこの電流制限抵抗の入力側端子と電源の
電圧出力制御用能動素子の制御電極との間に接続したこ
とを特徴とする。
挿入された電流制限抵抗と、この電流制限抵抗に並列に
設けられて電源投入後所定時間経過後にオンとなるスイ
ッチング手段とを含む突入電流防止回路を対象とし、当
該電流制限抵抗の両端電圧に応じてインピーダンスが変
化する可変インピーダンス手段を設け、この可変インピ
ーダンス手段をこの電流制限抵抗の入力側端子と電源の
電圧出力制御用能動素子の制御電極との間に接続したこ
とを特徴とする。
実施例
以下、図面を用いて本発明の詳細な説明する第1図は本
発明の実施例の回路図であり、入力は電流制限抵抗1を
介して電源の出力電圧制御用トランジスタ2のエミッタ
に印加されており、このトランジスタ2のコレクタ出力
が電源制御系3の入力となっている。このトランジスタ
2の制御電極であるベースは当該型11v1m系3から
のIII@信号により制御されてこの回路3の出力電圧
を安定化するようになっている。そして、電流制限抵抗
1の両端には、スイッチ素子4が接続されており、電源
電源制御系3からの制御信号によってオンオフ制御され
る。
発明の実施例の回路図であり、入力は電流制限抵抗1を
介して電源の出力電圧制御用トランジスタ2のエミッタ
に印加されており、このトランジスタ2のコレクタ出力
が電源制御系3の入力となっている。このトランジスタ
2の制御電極であるベースは当該型11v1m系3から
のIII@信号により制御されてこの回路3の出力電圧
を安定化するようになっている。そして、電流制限抵抗
1の両端には、スイッチ素子4が接続されており、電源
電源制御系3からの制御信号によってオンオフ制御され
る。
更に、抵抗1の両端の電圧を検出してこの電圧に応じて
インピーダンスが変化する可変インピーダンス回路が設
けられており、これは抵抗6とトランジスタ5との直列
回路構成である。このトランジスタ5のエミッタが抵抗
6を介して入力端子に接続され、そのベースがトランジ
スタ2のエミッタにまた、コレクタがトランジスタ2の
ベースに夫々接続されている。尚、7はフィルタとして
のコンデンサを示している。
インピーダンスが変化する可変インピーダンス回路が設
けられており、これは抵抗6とトランジスタ5との直列
回路構成である。このトランジスタ5のエミッタが抵抗
6を介して入力端子に接続され、そのベースがトランジ
スタ2のエミッタにまた、コレクタがトランジスタ2の
ベースに夫々接続されている。尚、7はフィルタとして
のコンデンサを示している。
第2図は第1図の回路の動作波形図であり、Aが抵抗1
に流れる電流波形、Bがコンデンサ7の端子電圧波形で
ある。
に流れる電流波形、Bがコンデンサ7の端子電圧波形で
ある。
時刻1−0にて電源スィッチ(図示せず)が投入される
と、コンデンサ7への充電電流がAの如く流れるが、こ
の充Ti電流特性は抵抗1により決定される。コンデン
サ7の電位が次第に上昇すると電源制御系3が動作を開
始し始め(11>、トランジスタ2を導通せしめる電圧
がトランジスタ2のエミッタ・ベース間に印加される。
と、コンデンサ7への充電電流がAの如く流れるが、こ
の充Ti電流特性は抵抗1により決定される。コンデン
サ7の電位が次第に上昇すると電源制御系3が動作を開
始し始め(11>、トランジスタ2を導通せしめる電圧
がトランジスタ2のエミッタ・ベース間に印加される。
しかし、コンデンサ充電時には、この充ill流によっ
て抵抗1に電圧降下が生じているので、可変インピーダ
ンス回路のトランジスタ5が導通しており低インピーダ
ンスとなっているから、トランジスタ2へ流れるべき電
流はこの低インピーダンス回路を介して流れることにな
りトランジスタ2は動作できない。
て抵抗1に電圧降下が生じているので、可変インピーダ
ンス回路のトランジスタ5が導通しており低インピーダ
ンスとなっているから、トランジスタ2へ流れるべき電
流はこの低インピーダンス回路を介して流れることにな
りトランジスタ2は動作できない。
コンデンサ7への充電が完了すると、トランジスタ5は
非導通となって高インピーダンスとなるのでトランジス
タ2は動作するが、トランジスタ2の動作によって入力
電流が流入してこれが抵抗1に電圧降下を生じさせ、再
度トランジスタ5が導通することになり帰還作用が生じ
る。この帰還作用により、入力電流は定常電流よりも十
分率さな値に押えられて、抵抗1の電圧降下は十分率さ
な値となる。このとき(t2)スイッチ4がオンとなっ
て抵抗1を短絡することになり、この電流制限抵抗1の
短絡による過渡電流はこの抵抗1の電流が十分率である
ために小となるのである。
非導通となって高インピーダンスとなるのでトランジス
タ2は動作するが、トランジスタ2の動作によって入力
電流が流入してこれが抵抗1に電圧降下を生じさせ、再
度トランジスタ5が導通することになり帰還作用が生じ
る。この帰還作用により、入力電流は定常電流よりも十
分率さな値に押えられて、抵抗1の電圧降下は十分率さ
な値となる。このとき(t2)スイッチ4がオンとなっ
て抵抗1を短絡することになり、この電流制限抵抗1の
短絡による過渡電流はこの抵抗1の電流が十分率である
ために小となるのである。
これに対して、従来回路では、すなわち第1図の抵抗6
とトランジスタ5とによる可変インピーダンス回路によ
る帰還回路がない場合には、第3図に第2図の波形と対
応して示す如く、電源制御系が動作すると(tl)出力
電圧制御用トランジスタの動作を抑止し得ないので、ス
イッチがオンとなるときには(t2)定常電流が流れて
おり、よって過大な過渡電流が図示の様に生じるのであ
る。
とトランジスタ5とによる可変インピーダンス回路によ
る帰還回路がない場合には、第3図に第2図の波形と対
応して示す如く、電源制御系が動作すると(tl)出力
電圧制御用トランジスタの動作を抑止し得ないので、ス
イッチがオンとなるときには(t2)定常電流が流れて
おり、よって過大な過渡電流が図示の様に生じるのであ
る。
上記においては、電源の出力電圧制御用トランジスタと
してバイポーラトランジスタを使用しているが他のユニ
ポーラトランジスタを使用しても゛良く、また同様に可
変インピーダンス素子としてもバイポーラ素子のみなら
ず他の可変インピーダンス素子を使用し得る。
してバイポーラトランジスタを使用しているが他のユニ
ポーラトランジスタを使用しても゛良く、また同様に可
変インピーダンス素子としてもバイポーラ素子のみなら
ず他の可変インピーダンス素子を使用し得る。
発明の効果
本発明によれば、簡単な構成を追加するのみで過大な過
渡電流を有効に防止出来るので、電流制限抵抗を短絡す
るスイッチ素子のオンタイミングが遅れても何等悪影響
は生じない。
渡電流を有効に防止出来るので、電流制限抵抗を短絡す
るスイッチ素子のオンタイミングが遅れても何等悪影響
は生じない。
第1図は本発明の実施例の回路図、第2図は第1図の回
路の動作を説明する波形図、第3図は従来の回路の動作
を示す波形図である。 主要部分の符号の説明 1・・・・・・電流制限抵抗 2・・・・・・出力電圧υ’JIXI用トランジスタ4
・・・・・・スイッチ素子
路の動作を説明する波形図、第3図は従来の回路の動作
を示す波形図である。 主要部分の符号の説明 1・・・・・・電流制限抵抗 2・・・・・・出力電圧υ’JIXI用トランジスタ4
・・・・・・スイッチ素子
Claims (1)
- 電源の入力ラインに挿入された電流制限抵抗と、この電
流制限抵抗に並列に設けられて電源投入後所定時間経過
後にオンとなるスイッチング手段とを含む突入電流防止
回路であって、前記電流制限抵抗の両端電圧に応じてイ
ンピーダンスが変化する可変インピーダンス手段を設け
、この可変インピーダンス手段を前記電流制限抵抗の入
力側端子と電源の出力電圧制御用能動素子の制御電極と
の間に接続したことを特徴とする突入電流防止回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59196254A JPS6176023A (ja) | 1984-09-19 | 1984-09-19 | 突入電流防止回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59196254A JPS6176023A (ja) | 1984-09-19 | 1984-09-19 | 突入電流防止回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6176023A true JPS6176023A (ja) | 1986-04-18 |
Family
ID=16354747
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP59196254A Pending JPS6176023A (ja) | 1984-09-19 | 1984-09-19 | 突入電流防止回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6176023A (ja) |
-
1984
- 1984-09-19 JP JP59196254A patent/JPS6176023A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2746545B2 (ja) | 3端子絶縁ゲート型電力電子装置 | |
JPS6030140B2 (ja) | 電話機用回路 | |
JP3602011B2 (ja) | 制御回路 | |
JPS6176023A (ja) | 突入電流防止回路 | |
JPH0352081B2 (ja) | ||
JPS61157115A (ja) | 「シユートスルー」電流抑制手段を具備したcmos | |
US20040008456A1 (en) | Power supply cut-off device for a power rectifier | |
JPH07261860A (ja) | 電源回路 | |
JPS6176027A (ja) | 突入電流防止回路 | |
JP3048507B2 (ja) | Gtoのゲート回路 | |
JPS62126829A (ja) | 突入電流防止回路 | |
US4488059A (en) | Semiconductor switch device | |
JPH07101971B2 (ja) | 電源切り換え回路 | |
JPS58169925A (ja) | ノ−ド電圧評価用の絶縁ゲ−ト電界効果トランジスタ集積回路 | |
JP3144654B2 (ja) | 誘導性負荷用出力回路 | |
JPS60254532A (ja) | リレ−駆動回路 | |
JPS6176024A (ja) | 突入電流防止回路 | |
SU1534442A1 (ru) | Стабилизатор напр жени посто нного тока | |
JPH0475613B2 (ja) | ||
JPH0244911A (ja) | トランジスタの電流抑制回路 | |
JPS595746A (ja) | コイル駆動回路 | |
JP2000156967A (ja) | 電流駆動形電力用半導体素子のターンオン試験回路 | |
JPS61254066A (ja) | ゲ−トタ−ンオフサイリスタのゲ−ト回路 | |
JPS6016171A (ja) | ゲ−トタ−ンオフサイリスタの過電流保護回路 | |
JPS62163520A (ja) | 突入電流制限回路 |