JPS6175969A - メモリパツクの逆插入警告装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［技術分野１ 本発明は、マスター機器の挿入孔にメモリパックを挿入
してデータの読み書きを行ない得るようにしたシステム
において、誤ってマスター機器の挿入孔にメモリパック
を逆方向に挿入した場合に、マスター機器が本米備えて
いる伝送エラー検出報知手段によってメモリパックの逆
挿入を警告″ｃきるようにしたメモリパックの逆挿入τ
告装置に関するものである。

［背故技術１ 従来、データメモリとそのバ・ツクアンプ用゛、ｕ源と
を内蔵したメモリパンクを用いてマスター機器のデータ
をメモリバックに一時記憶せしめるようにしたシステム
が提案されている。かかるメモリバックは取り扱いが容
易なように、また外形がスマートになるように、通常角
箱状に形成されるものであるが、このためマスターは器
のバ２り挿入孔は矩形状となりメモリバックが上下逆に
挿入される可能性が生じる。もっとも従来は、メモリバ
ックとマスター機器との間のデータ伝送が、パラレルイ
ンター７エイ又とコネクタとによって為されていたので
、コネクタの形状を非対称的に作っておけばメモリバッ
クの逆挿入は防止できたものである。しかしながら、マ
スター機器が車載用であったり工場の現場設置用であっ
たりする場合にはマスター機器に危しい振動が加わりや
すく、このようなコネクタによる接続購造を用いている
と接触不良等を生じて耐用年数を短くするので好ましく
なく、７ｔト力／プラによる非接触型のデータ伝送を行
なうことが望まれるものである。この７オトカ／プラの
場合にはコネクタの場合のように逆挿入を必ず禁止すべ
きであるという必然性はな５１から、メモリバックの外
形をスマートにするためにはメモリバックの逆挿入を許
容してでもメモリバックの外形を対称的に設計してその
代わりに何等かのｉ４！挿入警告装置を付加する方がよ
い゛。ところで７オトカツプラによるデータ伝送は通常
シリアルデータ伝送の形式をとることが多く、またシリ
アルデータ伝送においては通常データ伝送に何等かの異
常がないかどうかをチェックするための伝送エラー検出
報知手段を設けることが多い。そこでかかる伝送エラー
検出報知手段をそのまま流用してメモリパ・７りの’ｔ
ｔ挿入を警告できるようにすることが望まれるものであ
る。

［発明の目的１ 本発明は上述のような点に鑑みて為されたちのであり、
その目的とするところは、マスター機器とメモリバック
との開のデータｆ云送を７オトカツブラにより行なうよ
うにすると共にメモリバックの外形をスマートな対称形
状にして逆挿入をも許容するようにしたシステムにおい
て、マスター機器の側に設けられるデータ伝送のエラー
検出報知手段をそのまま流用してメモリバックの逆挿入
をち警告できるようにしたメモリバックの逆挿入警告装
置を提供するにある。

［発明の開示１ 以ド、本発明の構成を図示実施例について説明する。本
発明にあっては、メモリパック１０は第４し１及びｆｊ
ｃＪＳ　ＤＩに示すよう５二、データレコーダ５０やデ
ータ処理装置８０のようなマスターは器のパック挿入孔
５４．８４に正４いずれの方向にもトル人ｒＴ（能な対
称形状の筐体１４を有し、該菌体１４内に、第７図に示
すようにメモリバックアップ回路；３０に接続されたデ
ータメモリたるＲＡＭ２７と、マスター機器から電源供
給を受けてマスター機器とボｉ記ＲＡＭ２７との間のデ
ータ（ｉ送を行なうデータ伝送制御手段たるＣＰＵ２８
とを内蔵している。メモリバック１０の挿入側の面（デ
ータ人出力面２４）には、第２し１に示すように一対の
電源入力端子１５．１６と、一方の電源入力端子１６に
接続され該電源入力端４１６と対称的に配設されたバッ
ク挿入端子１７と、データ入出力用の受光素子１２及び
発光素子１１とを設けである。一方、マスターｍＤの一
つであるデータレコーダ５０のバック挿入孔５４には、
第３図に示すようにメモリバック１０の正方向挿入時に
、前記各電源入力端子１５．１６に夫々接続される一対
の電源出力端子５５　、５６と、前記バック挿入端子１
７に接ｒ：、されるパック挿入検出端子５７と、前記メ
モリバック１０の受光素子１２及び発光素子１１にそれ
ぞれ対向するように配設されたデータ出入力用の発光素
子５２及び受光素子５１とを設けである。またこのデー
タレコーダ５０は、第１図に示すように、前記一方の電
源入力端子１６に接続される側の電源出力端子５６とバ
ック挿入検出端子５７との接続を検出するバック挿入検
出手段４７と、パック挿入検出によりメモリバック１０
との間のデータ伝送を開始するデータ伝送開始手段４８
と、データ伝送に異常があるときには伝送エラーを報知
する伝送エラー検出報知手段４９とを有している。本発
明にあっては、このようにメモリバック１０におけるバ
ック挿入端子１７と、このパック挿入端子１７にメモリ
パ７り１０内にて接続される一方の電源入力端子１６と
をメモリパック１０の挿入側の面に対称的に設けたので
、メモリパック１０が逆方向に挿入された場合において
ら、データレコーダ５０の側ではパック挿入検出端子５
７と一方の電源出力端子５６との接続を検出して自動的
にデータ伝送を開始するから、データ伝送の不良を検出
して伝送エラーを報知するものであり、これによってメ
モリパック１０の逆挿入を警告することができるもので
ある。

以下、本実施例のさらに詳細な構成を図面に沿って説明
する。本実施例はタクシ−メータ用のデータ良計ｖ装置
にメモリパックによるデータ転送を利用したものであり
、データ集計装置は第４図及び＠５図に示すように、デ
ータ記憶用のメモリパック１０と、予め蓄積したタクシ
−の営業データをメモリパック１０の挿入によりメモリ
パック１０に読み込ませるデータレコーダ５０と、メモ
リパックＩＯの挿入によりメモリパック１０からタクシ
−の営業データを読み込んで集計処理するデータ処理装
置８０とから構成されている。第４図に示すように、デ
ータレコーダ５０にはタクシ−メータ６が接続されてお
り、データレコーダ５０はタクシ−メータ６　カーら信
号伝送線９を介して空車、営業、支払、迎車等の各状態
を示す信号や、運賃の算出に必要な信号等を取り込んで
、タクシ−の′λ′業データを蓄積するものである。タ
クシーメー７６としては、電子回路式のものが使用され
ており、迎車、賃走、割増、支払、空車の各状態を設定
するためのスイッチｌａ〜５ａと、前記各状態を表示す
るための表示器１ｂ〜５ｂと、運賃や走行距離等を表示
するための数字表示部７と、数字表示部７による表示内
容を切り換えるための切換スイッチ８等を有している。

この種のタクシ−メータ６はそれ自体で完成品として販
売されており、外部出力端子は通常有さないが、電子回
路を使用しているので内部から信号の取り出しを行なう
ことが可能である。タクシ−メータからデータを蓄積す
るデータレコーダ５０はメモ＋７パツク１０を挿入する
ためのパック挿入孔５４と、電源表示灯５８、伝送表示
灯５９、及びチケット表示灯６０を」にねたチケットス
イッチ２０などを有しており、その動作の詳細は後述す
るが、メモリパック１０を挿入すると伝送表示灯５９が
点灯して自動的にデータをメモリパック１０に読み込ま
せるものであり、データの読み込みが正常に行なわれた
場合には伝送表示灼５９が消灯し、データの伝送に何等
かの異常があった場合には伝送表示灯５９が点滅して操
作者の注意を喚起するものである６またチケットスイッ
チ２０は、乗客がチケットによる支払を行なった時に操
作するスイッチであり、タクシ−メータ６が支払状態に
あるときにチケットスイッチ２０を媒作すると、チケ７
ト表示灯６０が点灯し、データレコーダ５０はチケット
による支払回数を計数記憶するものである。タクシ−メ
ータ６及びデータレコーダ５０は車載用であり、タクシ
−のバッテリーから電源供給を受けている。タクシ−の
運転手は、−日の営業を終えて営業所に帰ると、第４図
の矢印に示すようにメモリパック１０をデータレコーダ
５０のパック挿入孔５４に差し込んでデータレコーダ５
０の蓄積データをメモリパック１０に読み込ませ、次に
このメモリパック１０を営業所に設置されたデータ処理
装置８０のパック挿入孔８４に第５図の矢印に示すよう
に差し込んでデータ処理装置８０にメモリパック１０の
データを読み込ませるものである。データ処理装置８０
は、運転手の名前やその他データレコーグ５０には記憶
されなかったデータ及１捏作命令等を打ち込むためのキ
ーボード９７や、キーボード９７から打ち込んだデータ
等をモニタするための液晶表示パネル９８、データ集計
結果を打ち出すためのプリンタ９９、電源表示灯８８、
伝送表示灯８９、プリンタ９９のフィードスイッチ９０
、及び上述のパック挿入孔８４などを有している。

次に、各８！器の内部構成について説明する。まずデー
タレコーダ５０は１６図に示すように、１チツプ型のＣ
ＰＵ７０によってその主要部が構成されており、このＣ
Ｐ　Ｕ　７０は営業時１ｍを計時するためのタイマ回路
やその他動作に必要なＲＡＭ、ＲＯＭなどをすべて内蔵
している。ＣＰＵ７０の内蔵タイマ回路の動作クロ／り
は端子Ｘ　１　、Ｘ　２に接続された水晶振動子７１に
よって決定されている。またＣＰＵ７０自体の動作クロ
ックは端子ＣＬＩ、ＣＬ２に接続されたＣ　Ｆ＜時定数
回路７２により決定されている。ＣＰＵ７０のリセット
端子（ＲＥＳＥＴ）には、ＣＲ時定数回路とシュミット
バッファとを含むパワーオンリセット回路７３が接続さ
れている。

スイッチ７４はＣＰＵ７０の手動リセット用のブツシュ
スイッチである。端子■、。ｔＶｓｓはＣＰＵ７０の電
源端子であり、電源回路７５の正電′ｆＡ端子及び負電
源端子に夫々接続されている。ここで第６図の回路図に
おいて、Ｔ字型の記号１”ｖＪは正電源への接続を、ま
た下向きの矢印記号「↓」は負電源への接続を夫々意味
している（以下の各回路図においても同様である）。電
源回路７５は、汎用の３端子レギユレータ７６を含み、
車のバッテリーを前提として＋８〜１６Ｖの入力電圧か
ら＋５■の電源電圧を１；シられるようにしている。Ｃ
ＰＵ７０はＰ００〜Ｐ０３．Ｐ１０〜Ｐ１３．・・・・
・・、Ｐ７０〜Ｐ７３の４ピツ）Ｘｌｆｌの入出力ボー
トを有している。本実施例では、Ｐｏｏをシリアルデー
タの入力用、Ｐ２３をシリアルデータの出力用、Ｐ２２
をシリアルデータの同期クロック入力用に使用している
。

Ｐ１０〜Ｐ１３．Ｐ６０〜Ｐ６３．Ｐ７０〜Ｐ７３は人
力ボートとしており、夫々ディップスイッチＤＳＩ〜Ｄ
Ｓ３の状態を入力する。ディップスイッチＤＳ１〜ＤＳ
３はデータレコーグ５０を搭載したＨ１ｉ両のコード等
を設定しておくらのであり、データレコーグ５０からメ
モリパック１０にデータを読み込ませる際にタクシ−の
営業データと共に前記車両コードを伝送するものである
。Ｐ４０〜Ｐ４３゜Ｐ５０〜Ｐ５３は入力ボートとして
おり、ＰＯＱと同様、シュミットバッフ７７７を介して
データを人力している。データ人力部には必要に応じて
レベル合わせのための７オトカツプラ７８が使用されて
いる。Ｐ３０〜Ｐ３３は出力ボートとしており、Ｐ２２
．Ｐ２３と同様、必要に応じてトランジスタバッフ７７
９を介してデータを出力している。端子Ｔ１〜Ｔ、はタ
クシ−メータ６がらの信号を人力するための信号入力端
子であり、Ｔ１はタクシ−が客を乗せた営業状態である
か、それとも空車状態であるかを示す”営業−空車信号
”を、＋２は基本料を越える料金加算を示す”料金加算
信号”を、＋３はタクシ−が客を迎えに行くために走行
していることを示す”迎車信号”を、Ｔ、はタクシ−が
１００メ一トル走行する度に１パルスを出力して走行距
離を示す”走行パルス信号”を、Ｔ、はタクシ−が支払
状態であることを示す”支払中信号”を夫々人力するも
のである。フネクタＣＮ２は、チケットスイッチ２０や
各種の表示灯５８，５９．６０などを接続するためのち
のであり、その端子Ｔ１゜〜Ｔ　１４は第９図の回路図
における４１子Ｔ、。〜Ｔｌｌ゛に夫々接続される。す
なわち、端子′ｒ’ｌｏにはチケットスイッチ２０．端
子］゛１１には電源表示灯５８、端子ＴＩ２には伝送表
示灯５９、端子Ｔ　＋ｉにはチケット表示灯６０が夫々
接続され、端子１゛Ｉ、は共通端子となっている。なお
、端子Ｔ　Ｉｓは予備端子であり、本実施例では使用し
ていない。フネクタＣＮＩは、データレコーグ５０のバ
ック挿入孔５４の奥に設けられた第１０図に示す回路と
の接続を行なうためのものであり、その端子Ｔ２ｏ−Ｔ
２＆は同図回路における端子Ｔ　２０゛〜Ｔ２８゛に夫
々接続される。すなわち、端子７２Ｇはバ・２り挿入検
出端子５７に、端子Ｔ　２１　＋７２２はシリアルデー
タ伝送の同期パルス発信用の発光素子５３に、端子Ｔ　
２３１７２４はシリアルデータ出力用の発光素子５２に
、端子Ｔ　２５．　Ｔ　２．はシリアルデータ入力用の
受光素子５１に、端子Ｔ　２７１　Ｔ　２Ｂは電源出力
端子５５．５６に夫々接続されている。

次に第７図は、メモリパック１０の内部構成を示す回路
図である。メモリパック１０はマスター機器との間で送
受されるデータの記憶を行なうＲＡＭ２７と、このＲＡ
Ｍ２７をバックアップするメモリバッファ２プ回路３０
と、ＲＡＭ２７へのデータの読み書きやデータ伝送等の
制御を行なう汎用のＣＰ　Ｕ　２８（インテル８０８５
）と、ＣＰＵ２８の動作プログラムを記憶するＲＯＭ２
９などによってその主要部が構成されている。ＰＣＩは
基板上の端子部であり、その端子Ｔ、。〜Ｔ３８は夫々
第１１図に示す回路の端子Ｔ　３ｏ’〜Ｔ　３Ｉｌ゛に
接続される。すなわち、端子Ｔ、。ｌ　Ｔ　ｊ　ｌは電
源入力端子１５．１６に、端子Ｔ３２はパック挿入端子
１７に、端子Ｔ。ＩＴ３４はシリアルデータ伝送の同期
パルス受信用の受光素子１３に、端子Ｉ′□Ｓｌ’ｌ”
＋６はシリアルデータ受信用の受光素子１２に、端子Ｔ
３７９Ｔ３Ｂはシリアルデータ送信用の発光素子１１に
夫々接続される。メモリパック１０の挿入により、電源
入力端子１５．１６にマスター機器からの電源電圧が印
加されると、Ｃ・ＰＯ２８はＣＲ時定数回路よりなるパ
ワーオンリセフ）回路３７によってリセットされ、ｆ（
０Ｍ２９の０番地からプログラムの実行を開始する。ｃ
　ｐ　ｕ　ｚｓの動作クロックは水晶振動子３８により
決定されている。ＣＰ　ＬＪ　２８はシリアルデータ出
力端子５ｏｔ）と、シリアルデータ入力端子ＳＩＤとを
有しており、前者はトランジスタバッファ３９を介して
シリアルデータ送信用の発光素子１１に接続され、後者
はシュミットバッフ７４５を介してシリアルデータ受信
用の受光素子１２に接続されている。シリアルデータの
送受信のタイミングは前述の同期パルスの立ち上がり及
び立ち下がりにより決定されている。同期パルスの立ち
上がりは、同期パルス受信用の受光索子１３からシュミ
７）バッフ７４０を介してＣＰＵ２８の割込入力端子Ｒ
８Ｔ７．５により検出している。また同期パルスの立ち
ドが９は、シュミントバッフ７４１と７リツプ７０ツブ
４２とを介してＣＰＵ２８の割込入力端′ｆ−Ｒ３Ｔ６
．５により検出している。ＣＰＯ２８（インテル８０８
５）はアドレスバスＡＢ８〜ＡＢ１５に接続されるアド
レス出力端子Ａ８〜Ａ　１５と、アドレスバスＡＢＯ−
ＡＢ７とデータバスＤＢＯ〜ＤＢ７とに時分割的に接続
されるアドレス出力用及びデータ入出力用の端子ＡＤＯ
〜ＡＤ７とを有しており、このためＣＰ　Ｕ　２８には
アドレスラッチ回路４３が付加されている。ＣＰＵ２８
によるＲＡＭ２７の読み書き及ＶＲＯＭ２９の読み出し
などのタイミングは制御回路４４によって制御されてい
る。メモリバッフフップ回路３０はバックアップ用の２
次電池３１を有し、メモリバックｌＯがマスター１９１
器に接続されていないときにでもＲＡＭ２７への電源供
給だけは行ない得るようになっている。

メモリパック１０がマスター機器に接続されたときには
トランジスタ３２とダイオード３３とのスイッチング作
用により、マスター機器からの電源電圧（〉バックアッ
プ用の電圧）がＲＡＭ２７に供給されるようになってい
る。またメモリパック１０に供給される電源電圧が５定
レベル以下になったときには、トランジスタ３４がこれ
を検出し、インバータ３５を介してＲＡＭ２７の読み書
きを禁止するようになっている。なお、ＣＰ　Ｕ　２８
の端子のうち直接使用していないものは正負いずれかの
電源に適宜接続しているものである。

第２図はメモリバ・ンク１０のマスターＲ器との接続部
分の正面図、第３図はデータレコーグ５ｏのメモリパッ
ク１０との結合部分の断面図である。メモリパック１０
はデータ人出力面２４の両端部に一対の強磁性体板２５
を有し、メモリパック１０がデータレコーグ５０のバッ
ク挿入孔５４に挿入されたときには、データレコーグ５
０のマグネ／トロ８に前記強磁性体板２５が吸着されて
、メモリパック１０をバック挿入孔５４に仮固定できる
ようになっている。メモリパック１０のデータ入出力面
２４には、上述の受光索子１２゜１３や発光素子１１を
夫々配設された一対の受光窓２２゜２３と発光窓２１と
が一直線上に開口されており、各受光窓２２．２３は発
光窓２１よりも径が大きく、且つ発光窓２１の両側に位
置するように設けられている。

一方、これと対向するデータレコーグ５０のデータ入出
力面６４には、上述の発光素子５２．５３や受光素子５
１を夫々配設された一対の発光窓６２．６３と受光窓６
１とが一直線上に開口されており、各発光窓６？。

６３は受光窓６１よりも径が小さく、且つ発光窓６２，
６３の両側に位置するように設けられている。さらにメ
モリパック１０のデータ人出力面２４には一対の電源入
力端子１５，１．６と、バック挿入端子１７とが設けら
れている。このバック挿入端子１７は一方の電源入力端
子１６とメモリパ・／り１０の内部で接続されており、
且つ前記電源入力端子１６とは対称的な位置に設けられ
ている。一方、データレコーグ５０には一対の電源出力
４１子５５　、５６とバック挿入検出端子５７とが、前
記電源入力端子１５．１６とバック挿入端子１７とに対
向するように設けられている。各電源出力端子５５　、
５６とバック挿入検出端子５７とは、夫々スプリング６
５，６６．６７にてメモリパンク１０の側に付勢されて
おり、メモリパック１０がデータレコーグ５０のマグネ
ット６８により仮固定された状態においては、適宜の接
触圧力にて各電源入力端子１５゜１６及びバック挿入端
子１７に接触するようになっている。メモリバック１０
のデータ人出力面２４に設けられた強磁性体板２５、電
源入力端子１．５．＋６、バック挿入端子１７、発光窓
２１、受光窓２２，２３などはデータ入出力面２４がら
突出あるいは凹没するものではなくて、データ人出力面
２４と面一になっており、従ってメモリバ７り１０の外
形はほぼ完全な角箱状となっている。

第８図はデータ処理装置８０の概略構成を示すブロック
回路図である。同図に示すように、データ処理装置８０
は通常のマイクロコンピュータと同様な構成を有してお
り、全体の動作を制御するＣＰｔＪ９１と、ＣＰｔＪ９
１の動作プログラムを記憶するＲＯＭ９２と、メモリパ
ック１０から読み取ったデータやその他の処理に心変な
データを記憶するＲＡＭ９３と、メモリパック１０から
のデータの読み取り等を行なう入出力ボート９４と、キ
ーボード９７の操作状態を入力するキーボードインター
フェイス９５と、集計結果打ち出し用のプリンタ９９を
制御するプリンタインターフェイス９６などを有してお
り、これらはアドレスバスＡＢ、データバスＤＢ、コン
トロールバスＣＢを介して接続されている。データ処理
装置８０のデータ人出力面１００には、メモリパック１
０に電源電圧を供給するための電源出力端子８５゜８６
が設けられている他、メモリパック１０にシリアルデー
タ伝送用の同期信号を与える発光素子８３や、シリアル
データ送信用の発光素子８２、シリアルデータ受信用の
受光素子８１、及びバック挿入検出端子８７などが設け
られており、後４者は入出力ボート９４に接続されてい
る。データ処理装置８０におけるデータ人出力面１００
の具体的な構成については、第３図に図示したデータレ
コーグ５０の場合と同様であるので、その詳細は省略す
る。

次に各機器の主要な動作を、ｆｊＳ１図、第１２図。

及び第１３図の７０−チャートと共に説明する。

データレコーグ５０はメモリパック１０が挿入されると
、バック挿入検出端子５４の電位が反転したことを入カ
ポ−）Ｐ５２にて検出して一連のデータ伝送動作を開始
する（ｆｊＳ１図（、）参照）。すなわち、データレコ
ーグ５０のパック挿入検出端子５４は通常時は適宜抵抗
（図示せず）を介してＨレベルにプルアップされている
が、メモリバ２り１０が挿入された時には、Ｌレベルの
側の電源出力端子５６が、メモリパック１０の電源入力
端子１６とバック挿入端子１７とを介してバック挿入検
出端子５４に接続されるので、パック挿入検出端子５４
はＬレベルにプルダウンされて通常時とは電位が反転す
るものである。

ＣＰＩＪ７０はメモリパック１０のトル大待歳状態にお
いては、バック挿入検出端子５７の状態を入力ボートＰ
５２を介して監視しており、状態が反転した時にはメモ
リパック１０が挿入されたものと判断する。

データレコーグ５０はメモリパ７り１０の挿入検出後、
メモリパック１０の側のＣＰ　［Ｊ　２８がパワーオン
リセットされて正常に動作できる状態になるまでソフト
タイマにて待成し、その後、シリアルデータ伝送用の同
期パルスの伝送を開始する。データレコーグ５０は、ま
ず最初の８回の同期パルスの立ち上がりでメモリパック
１０にデータの読み込みを指示する１バイトの命令コー
ド（”−１Ｆ込コード”）を送出する。一方、メモリパ
ック１０は［１ｑ記最初の８回の同期パルスの立ち下が
９でデータレコーグ５０に対して、メモリパックｌＯが
正常にパワーオンリセットされて、正常に動作できる状
態にあることを示す１バイトのコード（”開始フード”
）を送出する。データレ弓−グ５０はこのコードを同期
パルスの立ち下がりで読み込んだ後に、次のＮバイト分
（Ｎは予め定められた正の整数１例えばＮ＝９）の同期
パルスに同期して老゛業データの送出を行なうものであ
る。データレコーグ５０からメモリパック１０へ送出さ
れる営業データとしては、営業回数、料金加算回数、連
単回数、営業距離、走行距離、営業時間、走行時間、チ
ケット枚数、車両コードなどがある。メモリパック１０
はＮバイト分の営業データの受は取りを完了すると、最
後の８ビット分の同期パルスの立ち下がりで受信終了を
示す１バイトのコード（”終了コード”）を送出する。

データレフ−７５０の側でも、この最後の８ビット分の
同期パルスの）ムちＬがりで送信終了を示す１バイトの
コード（”終了フード”）を送出する。データレフーグ
５０はメモリパック１０の挿入を検出してデータ伝送を
団Ｉ始すると、出カポ−）Ｐ３１を介して伝送表示幻５
９を点灯せしめるものであり、また、重連の受信完了を
示すコードを受は取るとデータ伝送が正常に終了したも
のとして伝送表示灯５９を消灯せしめるものである。反
対に、データレコーダ５０が最初の８ビツトの同期パル
スのタイミングにメモリパック１０から正常に動作し得
ることを示すコード（”開始コード”）を受は収らなか
った場合や、最後の８ビツトの同期パルスのタイミング
にメモリパックから受信終了を示すコード（”終了フー
ド”）を受は取らなかった場合には、伝送表示灯５９を
点滅せしめて伝送エラーの表示を行なうものである。

上述のようにこの伝送エラー表示は、メモリパック１０
を誤って上下逆に挿入した場合にも行なわれるものであ
り、従ってメモリパック１０の逆挿警告手段としても使
用できるものである。すなわち、本発明にあっては、デ
ータレコーダ５０のパック挿入検出端子５７に接続され
るべきメモリパック１０のパック挿入端子１７が、一方
の電源入力端子１６と対称的な位置に配置されているの
で、仮に、メモリパック１０を上下逆に挿入した場合に
は、電源入力端子１６がパック挿入端子１７の代わりに
パンク挿入検出端子５７に接続され、パック挿入端子１
７が電源入力端子１６の代わりに電源出力端子５６に接
続されることになり、これをデータレコーダ５０の側か
ら見ればメモリパック１０が正しいノＪ°向に挿入され
た場合と同じことになるため、データレコーダ５０は同
期パルスの送出を開始することになるが、この場合には
メモリパック１０からは正常に動作し得ることを示すコ
ードは送出されないから伝送エラーの表示が出るのであ
る。もっとも、このようにメモリパック１０を上下逆に
挿入した場合においても、メモリパック１０の電源入力
端子１５．１６は非対称的に設けられているので、メモ
リパック１０に電源電圧が逆方向に印加されるおそれは
全くない。なお、データレコーダ５０はタクシ−の営業
中にメモリパック１０が挿入された場合には、データを
伝送するのが適切ではないので伝送表示灯５９を点滅せ
しめて捏作者の注意を促すようにしている。

第１図（ｂ）はデータレコーダ５０のチケットスイ・ン
チ２０を操作した時の動作を示す７０−チャートである
。同図に示すように、チケットスイッチ２０が繰作され
た時には、データレコーダ５０はまず入カポ−）Ｐ５３
を介して端子Ｔ、（支払信号）の状態を調べてタクシ−
メータ６が支払状態であるかどうかをアリ断する。タク
シ−メータ６が支払状態でないときには、データレコー
ダ５０はチケットスイッチ２０の操作が誤操作であった
ものと判断して千ケ・ントの枚数カウントは行なわない
。反対に、タクシ−メータ６が支払状態であるときには
、データレコーダ５０はチケットスイッチ２０の操作に
よりナケ・ノド７ラグを反転させる。チケットフラグが
立っているときにはチケット表示灯６０を点灯させると
共にチケットの枚数力ラントを１だけインクリメント干
る。これによってチケットによる支払いが何回１．った
かを計数することができるものである。

支払状態においてチケットスイッチ２０を押してチケッ
トフラグを立てた後、もう一度チケントスイ・ンの場合
にはチケット表示灯６０は消灯され、またチケットの枚
数カウントは１だけデクリメントされる。したがって、
本実施例にあっては支払状態においてチケットスイッチ
２０を誤操作した場合でもその揺作を容易に取り消せる
ものである。

ｆｊＳ１２図（ａ）は同期パルスの立ち上がり時におけ
るメモリパック１０のデータ受信動作の概略を示す７０
−チャートである。本実施例におけるＣＰＵ２８は、割
込入力端子Ｒ８Ｔ７．５に立ち上がりパルスが人力され
ると、＄３Ｃ番地からの割込サービスルーチンを実行す
るようになっている。Ｒ３Ｔ７．５の割込サービスルー
チンでは、シリアルデータ入力端子ＳＩＤから１ビツト
のデータを入力し、読み取ったビットデータを順次蓄積
するようにしている。１バイト分のデータが蓄積される
と、そのデータが１バイト目であれば、′書込コード”
であるか”読込コード”であるかを判断して、以後の伝
送モードがデータレコーダ５０からデータを読み込むモ
ードであるのかデータ処理装置８０にデータを読み込ま
せるモードであるのかを記憶する。また２バイト目以降
のデータであれば、そのデータを読取データとして記憶
するものである。一方、第１２図（ｂ）は同期パルスの
立ち下がり時におけるメモリパック１０のデータ送信動
作の概略を示すフローチャートである。同期パルスの立
ち下がり検出に使用されている割込入力端子Ｒ８Ｔ６．
５は、Ｉ」レベルの信号が人力されると、＄３４番地か
らの割込サービスルーチンを実行するようになっている
。Ｒ３Ｔ６．５の割込サービスルーチンでは、最初の８
ビツトの同期パルスのタイミングには”開始コード”を
、また最後の８ビツトの同期パルスのタイミングには”
終了コード”を、夫々シリアルデータ出力端ＴＪ’−Ｓ
　ＯＤがら出力するようになっている。さらに、′開始
コード”送出後のＮバイト分の同期パルスのタイミング
においては、メモリパック１０の伝送モードがデータ送
出モードであれば送出データを１ビツト毎にシリアルデ
ータ出力端子ＳＯＤから出力するものである。

なお、割込入力端子Ｒ８Ｔ６．５への割込人力は前述の
Ｒ，Ｓ　Ｔ　７　、５の場合のように内部的にラッチさ
れないので、外部の７リソブ７０ツブ４２によってラッ
チする必要があり、このため割込サービスルーチンの終
了時にはこの７リツプ７０ツブ４２をクリアしておく必
要がある。

メモリパック１０をデータ処理装置８０の側に挿入した
場合の動作（第１３図参照）については、データの伝送
方向が逆になる以外はデータンコーグ５０の場合とほぼ
同じである。すなわち、データ処理装置８０はメモリパ
ック１０の挿入を検出すると、最初の８回の同期パルス
の立ち上がりでメモリパック１０からのデータの送出を
指示する１バイトの命令コー１″（”読込コード″）を
出力し、メモリパック１０は前記同期パルスの立ち下が
りで正常に動作し得る状態にあることを示す１バイトの
フード（′開始コード′）を出力する。その後、メモリ
パック１０はＮバイト分のデータを送出し、さらに最後
の８回の同期パルスの立ち下がりで営業データの送出終
了を示すコード（”終了コード”）をデータ処理装置８
０に対して送出するものである。データ処理装置８０の
側でも、この最後の８ビツト分の同期パルスの立ち旧が
９で受信終了を示す１バイトのコード（”終了コード″
）を送出する。データ処理装置８０は、最初の８回の同
期パルスのタイミングにおいてメモリパンク１０から正
常動作を示すコード（″開始コード”）を受は取らなか
った場合や、最後の８回の同期パルスのタイミングにお
いてメモリパック１０からデータ送出終了を示すコード
（″終了コード”）を受は取らなかった場合には、伝送
表示灯８９を点滅せしめることにより伝送エラーの表示
を行なうものである。データ処理装置８０はメモリパッ
ク１０からのデータの読み込みを完了すると、データ処
理を開始できる状態になるものであり、運転手の氏名や
その他の必要な情報をキーボード９７ｈ・ら打ち込まれ
たのちに営業データの集計処理を行なって自動的に集計
結果をプリンタ９９にて打ち出すものである。

なお、本実施例にあってはデータ集計装置におけるデー
タンコーグがらデータ処理装置へのデータ転送にメモリ
パンクを使用する場合についての’ｏＹｆ　ＪＪｉ人４
１ｃＩに（−、、、プ＊’ｉ　！−ＦＩＪ　ＩＩＩＩ　
ｌ　ｒ−Ｊａｒ　　゛末゛）！Ｌ　１ｌＩＩ　ｙ　ｌｒ
ｌ途はこれに限定されるものではなく、例えばマイクロ
コンピュータのプログラム記憶用にメモリパックを使用
する場合などに応用することも可能である。

［発明の効果１ 本発明は上述のように、マスター機器のパック挿入検出
端子に接続されるべきメモリパックのパック挿入端子が
、メモリパックの一方の電源入力端子と対称的な位置に
配置されているので、仮に、メモリパックを上下逆に挿
入した場合には、前記一方の電源入力端子がパック挿入
端子の代わりにパック挿入検出端子に接続され、パック
挿入端子が＋ｉｉｉ記一方の電源入力端子の代わりにマ
スター機器の一方の電源出力端子に接続されることにな
り、これをマスター機器の側から見ればメモリパックが
正しい方向に挿入された場合と同じことになるため、マ
スター機器はデータの伝送を自動的に開始して、伝送エ
ラーの報知を行なうものであり、これによってメモリパ
ックの逆挿入検出手段を特別に設けなくてもマスター機
器の（１１１１に設けられるデータ伝送のエラー検出ｆ
ｉ知Ｆ段をそのまま流用してメモリパックの逆挿入をも
警告することができ、したがって対称形状でコネクタを
有さない７オトカツプラ型のスマートなメモリパ７りを
逆挿入の心配をすることなく安心して使用できるもので
ある。

・１０図面の簡＋１１．な説明 第１図は本発明の一実施例に用いられるデータレコーグ
の主要な動作を示す７０−チャート、第２図は同上の実
施例に用いられるメモリパックのマスター機器との結合
部分の正面図、第３図は同上のデータレコーグのメモリ
パックとの結合部分の断面図、ｆｊＳ４図は同上のデー
タレコーグとその関連機器の外観を示す斜視図、第５図
は同上の実施例に用いられるデータ処理装置とメモリパ
ックの外観を示す斜視図、第６図は同上のデータレコー
グの回路図、第７図は同上のメモリパックの回路図、第
８図は同上のデータ処理装置のブロック回路図、第９図
は同上のデータレコーグの表示部の回路図、第１０図は
同上のデータレコーグのメモリパックとの結合部分の回
路図、ｆｊＳｌ１図は同上のメモリパックのマスター機
器との結合部分の回路図、第１２図は同上のメモリパッ
クの主要な動作を示す７０−チャート、第１３図は同上
のデータ処理装置の主要な動作を示す７０−チャートで
ある。

［Ｏはメモリパック、ＩＬ５２１．ｔ２尤素ｒ、１２．
５１は受光素子、１４はｍ体、１５．１６は電源入力端
子、１７はパック挿入端子、２７はＲＡＭ、２８はＣＰ
Ｕ、３０はメモリバックアップ回路、４７はバック挿入
検出手段、４８はデータ伝送開始手段、４９は伝送エラ
ー検出報知手段、５０はデータレコーグ、５５　、５６
は電源出力端子、５７はパック挿入検品端子である。

Claims (1)

【特許請求の範囲】
1. マスター機器の挿入孔に正逆いずれの方向にも挿入可能
   な対称形状の筐体を有し、該筐体内に、バックアップ用
   電源に接続されたデータメモリと、マスター機器から電
   源供給を受けてマスター機器と前記データメモリとの間
   のデータ伝送を行なうデータ伝送制御手段とを内蔵した
   メモリパックの挿入側の面に、一対の非対称的に配設さ
   れた電源入力端子と、一方の電源入力端子に接続され該
   電源入力端子と対称的に配設されたパック挿入端子と、
   データ入出力用の受光素子及び発光素子とを設け、マス
   ター機器の挿入孔には、メモリパックの正方向挿入時に
   、前記各電源入力端子に夫々接続される一対の電源出力
   端子と、前記パック挿入端子に接続されるパック挿入検
   出端子と、前記メモリパックの受光素子及び発光素子に
   それぞれ対向するように配設されたデータ出入力用の発
   光素子及び受光素子とを設け、且つマスター機器は、前
   記一方の電源入力端子に接続される側の電源出力端子と
   パック挿入検出端子との接続を検出するパック挿入検出
   手段と、パック挿入検出によりメモリパックとの間のデ
   ータ伝送を開始するデータ伝送開始手段と、データ伝送
   に異常があるときには伝送エラーを報知する伝送エラー
   検出報知手段とを有して成ることを特徴とするメモリパ
   ックの逆挿入警告装置。