JPS6171641A - ワイヤボンデイング方法 - Google Patents
ワイヤボンデイング方法Info
- Publication number
- JPS6171641A JPS6171641A JP59192690A JP19269084A JPS6171641A JP S6171641 A JPS6171641 A JP S6171641A JP 59192690 A JP59192690 A JP 59192690A JP 19269084 A JP19269084 A JP 19269084A JP S6171641 A JPS6171641 A JP S6171641A
- Authority
- JP
- Japan
- Prior art keywords
- bonding
- wire
- cycle
- wire bonding
- printed circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
- H01L24/78—Apparatus for connecting with wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/78—Apparatus for connecting with wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/78—Apparatus for connecting with wire connectors
- H01L2224/7825—Means for applying energy, e.g. heating means
- H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
- H01L2224/78301—Capillary
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/8512—Aligning
- H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
- H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
- H01L2224/8518—Translational movements
- H01L2224/85181—Translational movements connecting first on the semiconductor or solid-state body, i.e. on-chip, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明はワイヤボンディング方法に関する。
半導体工業の急速な需要に伴ない供給が需要に応じきれ
なくなっている。このような急成長の時には特に要望さ
れることは自動化ラインの確立であシ、その自動化ライ
ンに、より高速性が要求される。高速性が要求された時
、特に注意しなければならないのは製品の品質管理であ
る。ワイヤボンかし、現実には高速性が要求されると上
記条件を満さないものが発生する。特に印刷回路基板に
多種のICがマウントされたものについてのワイヤボン
ディングにおいて、夫々のIC,夫々のボンディング面
の状態に応じたボンディングが必要となることが判った
。
なくなっている。このような急成長の時には特に要望さ
れることは自動化ラインの確立であシ、その自動化ライ
ンに、より高速性が要求される。高速性が要求された時
、特に注意しなければならないのは製品の品質管理であ
る。ワイヤボンかし、現実には高速性が要求されると上
記条件を満さないものが発生する。特に印刷回路基板に
多種のICがマウントされたものについてのワイヤボン
ディングにおいて、夫々のIC,夫々のボンディング面
の状態に応じたボンディングが必要となることが判った
。
洋食してみると一つのワイヤにおいて一方のボンディン
グ位置と他方のボンディング位置で高低差があった場合
吟橿、あるいはリード長が極端に短かった場合には総て
ではないが、かなり高い頻度で、エツジ部へのショート
による不良が多いことが判った。具体的には例えば半導
体ベレットのボンディングパノドと印刷回路基板上のリ
ードとをワイヤボンディングした時、半導体ペレットの
エツジ部にワイヤが接触することである。これは高速ボ
ンディングすることにより、ワイヤとキャピラリーとの
M擦抵抗が増大してワイヤが接触するものと思われる。
グ位置と他方のボンディング位置で高低差があった場合
吟橿、あるいはリード長が極端に短かった場合には総て
ではないが、かなり高い頻度で、エツジ部へのショート
による不良が多いことが判った。具体的には例えば半導
体ベレットのボンディングパノドと印刷回路基板上のリ
ードとをワイヤボンディングした時、半導体ペレットの
エツジ部にワイヤが接触することである。これは高速ボ
ンディングすることにより、ワイヤとキャピラリーとの
M擦抵抗が増大してワイヤが接触するものと思われる。
この発明は上記点に鑑みなされたもので、高速ワイヤボ
ンディングを実現してもワイヤのショートによる歩留シ
の低下を改善したワイヤボンディング方法を提供するも
のである。
ンディングを実現してもワイヤのショートによる歩留シ
の低下を改善したワイヤボンディング方法を提供するも
のである。
即ち第1のボンディング位置から第2のボンディング位
置へワイヤで配線するワイヤボンディング方法において
、他のワイヤボンディングサイクルと異ったボンディン
グサイクルによ)ボンディングしだワイヤを有すること
を特徴とするワイヤボンディング方法を得るものである
。
置へワイヤで配線するワイヤボンディング方法において
、他のワイヤボンディングサイクルと異ったボンディン
グサイクルによ)ボンディングしだワイヤを有すること
を特徴とするワイヤボンディング方法を得るものである
。
次にこの発明方法の実施例を図面を参照して説明する。
印刷回路基板は多数の電子部品が取着された一つの機能
を持った装置として組立てられる。電子部品には多種の
IC,半導体素子、抵抗、コンデンサ、コイルなどのチ
ップ部品などである。電子部このチップマウンタで装着
した後、ワイヤリングにてワイヤボンディングを行う。
を持った装置として組立てられる。電子部品には多種の
IC,半導体素子、抵抗、コンデンサ、コイルなどのチ
ップ部品などである。電子部このチップマウンタで装着
した後、ワイヤリングにてワイヤボンディングを行う。
このワイヤボンディングに際して多数のボンディング点
についてボンディングの順序が定められるが、この発明
の方法では、ワイヤの配線路に段差を有し、この段差部
でワイヤがショートする可能性のある部分についてボン
ディングサイクルを他のボンディングサイクルよシ長く
することである。この長さはショートを発生しない範囲
の最短期間近傍に選択される。
についてボンディングの順序が定められるが、この発明
の方法では、ワイヤの配線路に段差を有し、この段差部
でワイヤがショートする可能性のある部分についてボン
ディングサイクルを他のボンディングサイクルよシ長く
することである。この長さはショートを発生しない範囲
の最短期間近傍に選択される。
勿論yH及び第2のボンディング点で段差のない平担部
では高速ワイヤボーディングが、例えばlボンディング
1、サイクルタイム0.25秒で実行さnる。即ち比較
的ボンディングサイクルが最短に選択される。第1及び
第2のボンディング点間で段差が6っても第1図に示め
す、印刷回路基板山上に設けられる半導体ペレット(2
)のポンディングパッド(3)と上記基板tll上に設
けられるリード(4)との間のワイヤボンディングをキ
ャビリラリ(5)にボンディングワイヤ(6,)を挿通
させたキャピラリ(5)でワイヤリングするものにおい
て、 2+ の距離が0.5關以下又けt2 の距
離が0.31.以上の場合にはボンディングサイクルを
適宜長くする必要がある。
では高速ワイヤボーディングが、例えばlボンディング
1、サイクルタイム0.25秒で実行さnる。即ち比較
的ボンディングサイクルが最短に選択される。第1及び
第2のボンディング点間で段差が6っても第1図に示め
す、印刷回路基板山上に設けられる半導体ペレット(2
)のポンディングパッド(3)と上記基板tll上に設
けられるリード(4)との間のワイヤボンディングをキ
ャビリラリ(5)にボンディングワイヤ(6,)を挿通
させたキャピラリ(5)でワイヤリングするものにおい
て、 2+ の距離が0.5關以下又けt2 の距
離が0.31.以上の場合にはボンディングサイクルを
適宜長くする必要がある。
例えば1ボンディングサイクル0.4秒に選択される。
第2図は上記の様子をキャピラリ(5)の変位曲線で示
めしたものである。
めしたものである。
この速度曲線に相当する制御は次の様にして行なわれる
。ワイヤボンディングする印刷回路基板が決定すると、
その印刷回路基板についてボンディング順に定めてプロ
グラムする。このプログラムはボンディングワイヤの配
線位置毎にボンディングサイクルを決定し、第3図に示
めすようにデータ入力部6υからコンピュータの記憶部
clυに順次CPUの制御で記憶する。6さ記憶部CI
)には第2図に示めす速度曲線が記憶されプログラムが
作成される。このプログラムされたキャピラリ変位度曲
線からキャピラリ(5)のXY軸方向およびZ軸方向の
駆動制御信号をZ軸制御信号発生部(至)で発生し、こ
の発生部Q出力をZ軸駆動部(至)例えばボンディング
ツールを2軸方向に制御するりニアモータに供給してキ
ャピラリ(5)のZ軸方向の制御を行う。上記XY軸方
向へのキャピラリ(5)の移動は、周知の如く第2回速
度曲線の立上9立下シ期間内に第1および第2のボンデ
ィング位置間を移動させるように制御する。
。ワイヤボンディングする印刷回路基板が決定すると、
その印刷回路基板についてボンディング順に定めてプロ
グラムする。このプログラムはボンディングワイヤの配
線位置毎にボンディングサイクルを決定し、第3図に示
めすようにデータ入力部6υからコンピュータの記憶部
clυに順次CPUの制御で記憶する。6さ記憶部CI
)には第2図に示めす速度曲線が記憶されプログラムが
作成される。このプログラムされたキャピラリ変位度曲
線からキャピラリ(5)のXY軸方向およびZ軸方向の
駆動制御信号をZ軸制御信号発生部(至)で発生し、こ
の発生部Q出力をZ軸駆動部(至)例えばボンディング
ツールを2軸方向に制御するりニアモータに供給してキ
ャピラリ(5)のZ軸方向の制御を行う。上記XY軸方
向へのキャピラリ(5)の移動は、周知の如く第2回速
度曲線の立上9立下シ期間内に第1および第2のボンデ
ィング位置間を移動させるように制御する。
これら制御系を第4図にフローチャートで示めす。
このようにして作成したプログラムにより多数の印刷回
路基板について順次自動でワイヤボンディングが実行さ
れる。
路基板について順次自動でワイヤボンディングが実行さ
れる。
以上説明したように、この発明によれば印刷回路基板の
全ボンディングワイヤのボンディングサイクルを最適ボ
ンディング条件のプログラムによ行できる効果がある。
全ボンディングワイヤのボンディングサイクルを最適ボ
ンディング条件のプログラムによ行できる効果がある。
第1図は本発明方法の実施例説明図、第2図は第1図ボ
ンディングの変位曲線説明図、第3図は第2回置位曲線
のコンピュータへの入力・制御系を説明するための回路
構成図、第4図は第3図のコンピュータ入力のフローチ
ャートである。 3.4・・・ポンディングパッド。 5・・・キャピラリー、 6・・・ワイヤ代理人
弁理士 則 近 憲 佑 (ほか1名) 第1図 第2図
ンディングの変位曲線説明図、第3図は第2回置位曲線
のコンピュータへの入力・制御系を説明するための回路
構成図、第4図は第3図のコンピュータ入力のフローチ
ャートである。 3.4・・・ポンディングパッド。 5・・・キャピラリー、 6・・・ワイヤ代理人
弁理士 則 近 憲 佑 (ほか1名) 第1図 第2図
Claims (2)
- (1)第1のボンディング位置から第2のボンディング
位置にワイヤで配線するワイヤボンディング方法におい
て、他のワイヤのボンディングサイクルと異ったボンデ
ィングサイクルによりボンディングしたワイヤを有する
ことを特徴とするワイヤボンディング方法。 - (2)異なったボンディングサイクルによりボンディン
グするワイヤはペレットのエッジを跨設するワイヤにつ
いてボンディングスピードを遅くしたことを特徴とする
特許請求の範囲第1項記載のワイヤボンディング方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59192690A JPS6171641A (ja) | 1984-09-17 | 1984-09-17 | ワイヤボンデイング方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59192690A JPS6171641A (ja) | 1984-09-17 | 1984-09-17 | ワイヤボンデイング方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6171641A true JPS6171641A (ja) | 1986-04-12 |
Family
ID=16295421
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP59192690A Pending JPS6171641A (ja) | 1984-09-17 | 1984-09-17 | ワイヤボンデイング方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6171641A (ja) |
-
1984
- 1984-09-17 JP JP59192690A patent/JPS6171641A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1394557A3 (en) | Electronic apparatus | |
JPS62136098A (ja) | 高密度配線基板 | |
JPS6171641A (ja) | ワイヤボンデイング方法 | |
EP0698291A1 (en) | Plastic encapsulated integrated circuit package and method of manufacturing the same | |
JPS617656A (ja) | マルチチップパッケ−ジ | |
JPH03167872A (ja) | 半導体装置用リードフレーム | |
JPH04129250A (ja) | 薄型混成集積回路基板 | |
JPH0547820A (ja) | ワイヤボンデイング方法 | |
JPS6171643A (ja) | 超音波ワイヤボンデイング方法 | |
JPH01150332A (ja) | プリント回路基板 | |
JPS6097630A (ja) | ワイヤボンデイング方法 | |
JPH01241138A (ja) | 半導体装置のワイヤボンディング方法 | |
JPH088323B2 (ja) | 多面付チップキャリア基板のプッシュバック工法 | |
JPH04184967A (ja) | 半導体装置 | |
JPH0247843A (ja) | 集積回路の製造方法 | |
JPH04279051A (ja) | フラットic | |
JPH05190753A (ja) | 半導体装置 | |
JPS59161056A (ja) | セラミツクパツケ−ジ半導体装置 | |
JPH05129772A (ja) | 被覆ワイヤのボンデイング装置 | |
JPS61107734A (ja) | ボンデイング位置認識方法 | |
JPH0357235A (ja) | 半導体素子設計法 | |
JPH03101232A (ja) | 集積回路内の配置配線方法 | |
JPH05211191A (ja) | 集積回路装置 | |
JPS61248530A (ja) | ワイヤボンデイング方法 | |
JPS63211730A (ja) | 電子部品の実装構造 |