JPH04184967A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH04184967A
JPH04184967A JP31517690A JP31517690A JPH04184967A JP H04184967 A JPH04184967 A JP H04184967A JP 31517690 A JP31517690 A JP 31517690A JP 31517690 A JP31517690 A JP 31517690A JP H04184967 A JPH04184967 A JP H04184967A
Authority
JP
Japan
Prior art keywords
lead
leads
pitch
semiconductor device
planes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP31517690A
Other languages
English (en)
Inventor
Kenichi Kusaka
健一 日下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP31517690A priority Critical patent/JPH04184967A/ja
Publication of JPH04184967A publication Critical patent/JPH04184967A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3421—Leaded components

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は表面実装型の半導体装置に関するものである
。
〔従来の技術〕
第３図は、従来の半導体装置を示す断面図、に４図は平
面図で６Ｌ図において、（１）は工０チップ、（２）は
ＩＣチップを載せるダイパラ）　、　＋３１は金属細線
、（４）はインナーリード、（５）は外部リード、（６
）は封止樹脂である。
次に動作について説明する０菫ず、工０チッグ（１）を
半田等のダイボンド材でグイバット（２）に接続する。
更に金属細線（３）をインナーリード（４）に電気的に
接続する０次に、モールド金型内で封止樹脂（６）で封
止する。次に外部リード（５）にメツキを行いリード加
工を行う。
〔発明が解決しようとする課題〕
従来の半導体装置は以上のように構成されているので、
小型多ピン化を実施する場合、リードピッチを微細化す
ると、基板に実装するのが困難となシ、半田等の短絡が
発生するなどの問題点があった。
この発明は、上記のような問題点を解消するためになさ
れ九もので、多ビン小型化の為に、外部リードのピッチ
を微細化しても、容易忙表面実装することができる半導
体装置を得ることを目的とする◇ 〔課題を解決する九めの手段〕 この発明に係る半導体装置は、外部導出リードを複数の
角度で曲げることによシ、複数層の平面に接続可能な様
にしたものである。
〔作　用〕
この発明における半導体装置は、外部導出リードが複数
層の平面に接続される為、リードピッチを微細にしても
一平面当シのピッチは大きくなり、実装が容易に行う事
が可能となる。
〔実施例〕
以下、この発明の一実施例を図について説明する。Ｗ、
１図は、この発明の一実施例による半導体装置の断面図
、第２図は平面図でありＳ図において、（１）〜（６）
は、従来と同一である。（７）は外部導出リード（５）
と異なる平面と接続可能な角度に曲けられた外部導出リ
ードである。
次に動作釦ついて説明する。樹脂封止菫では。
従来装置と同様に行なわれる。樹脂封止後−１外部導出
リード（５）　、　（７）にメツキを施し１次にリード
加工を行う。このように構成された半導体装置において
は、外部導出リード（５）と（７）とが、交互に上下で
接続されるので、同一平面上に接続される外部導出’Ｊ
−ド（５）または（７）のそれぞれのピッチは、所定の
値に確保される。
第１図及び第２図の実施例では、交互に２段の平面に接
続できる様にしているが、複数段であれば上記実施例と
同様の動作を期待できる。
〔発明の効果〕
以上のように、この発明によれば、外部導出リードを複
数の角度で曲げる構成としたこと罠よシ。
同一平面ではなく複数層の平面に接続可能な様にした為
、リードピッチを微細にしても、−平面当シのリードピ
ッチは大きくなるので、実装が容易に行う事ができると
いう効果がある。
【図面の簡単な説明】
第１図は、この発明の一実施例による半導体装置の断面
図、第２図は平面図、ＩＩ！３図は従来の装置の断面図
、第４図は平面図である０ 図において、（ｌ）は工０チッグ、（２）はダイパッド
。 （３）は金属細線、（４）はインナーリード、（５）は
外部導出リード、（６）は封止樹脂、（７）は所定の角
度で曲げられた外部導出リードである◇ なお１図中、同一符号は同一、又は相当部分を示す。

Claims (1)

    【特許請求の範囲】
  1. 複数個の外部導出リードを有する半導体装置において、
    外部導出リードを所定の間隔をあけた複数層の平面と接
    続できるように構成したことを特徴とする半導体装置。
JP31517690A 1990-11-19 1990-11-19 半導体装置 Pending JPH04184967A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP31517690A JPH04184967A (ja) 1990-11-19 1990-11-19 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP31517690A JPH04184967A (ja) 1990-11-19 1990-11-19 半導体装置

Publications (1)

Publication Number Publication Date
JPH04184967A true JPH04184967A (ja) 1992-07-01

Family

ID=18062339

Family Applications (1)

Application Number Title Priority Date Filing Date
JP31517690A Pending JPH04184967A (ja) 1990-11-19 1990-11-19 半導体装置

Country Status (1)

Country Link
JP (1) JPH04184967A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5450289A (en) * 1993-03-05 1995-09-12 Samsung Electronics Co., Ltd. Semiconductor package and a printed circuit board applicable to its mounting
KR100407751B1 (ko) * 1997-02-27 2004-03-20 오끼 덴끼 고오교 가부시끼가이샤 반도체장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6423560A (en) * 1987-07-20 1989-01-26 Olympus Optical Co Semiconductor device and method of mounting same
JPH02201945A (ja) * 1989-01-30 1990-08-10 Nec Corp 表面実装型半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6423560A (en) * 1987-07-20 1989-01-26 Olympus Optical Co Semiconductor device and method of mounting same
JPH02201945A (ja) * 1989-01-30 1990-08-10 Nec Corp 表面実装型半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5450289A (en) * 1993-03-05 1995-09-12 Samsung Electronics Co., Ltd. Semiconductor package and a printed circuit board applicable to its mounting
KR100407751B1 (ko) * 1997-02-27 2004-03-20 오끼 덴끼 고오교 가부시끼가이샤 반도체장치

Similar Documents

Publication Publication Date Title
US5854512A (en) High density leaded ball-grid array package
US6972214B2 (en) Method for fabricating a semiconductor package with multi layered leadframe
US5594275A (en) J-leaded semiconductor package having a plurality of stacked ball grid array packages
JPH05129473A (ja) 樹脂封止表面実装型半導体装置
KR20040097152A (ko) 멀티-열 리드프레임
JPH11297889A (ja) 半導体パッケージおよび実装基板、ならびにこれらを用いた実装方法
JPH09191060A (ja) 集積回路のプラスチックパッケージング
JPS6290953A (ja) 樹脂封止型半導体装置
US7148505B1 (en) Method for using a chip carrier substrate with a land grid array and external bond terminals
JPH04269856A (ja) 半導体集積回路装置
JPH04184967A (ja) 半導体装置
JP3029736B2 (ja) 混成集積回路装置の製造方法
GB2247988A (en) Lead frame for semiconductor device
KR20030081549A (ko) 반도체소자 패키지 제조방법
JPH08279588A (ja) 半導体集積回路装置及び半導体集積回路装置の製造方法
JP3104695B2 (ja) Ｂｇａ型樹脂封止半導体装置
JPS617657A (ja) マルチチツプパツケ−ジ
JPS58178544A (ja) リ−ドフレ−ム
JP2652222B2 (ja) 電子部品搭載用基板
JPS63258048A (ja) 半導体装置
JPH03248454A (ja) 混成集積回路装置
JPH04322435A (ja) 半導体装置およびその製造方法
JPH11111910A (ja) マルチチップマウント半導体装置及びその製造方法
JPH11102991A (ja) 半導体素子搭載フレーム
JPH0553310B2 (ja)