JPS6167107A - シ−ケンスコントロ−ラ - Google Patents
シ−ケンスコントロ−ラInfo
- Publication number
- JPS6167107A JPS6167107A JP18992184A JP18992184A JPS6167107A JP S6167107 A JPS6167107 A JP S6167107A JP 18992184 A JP18992184 A JP 18992184A JP 18992184 A JP18992184 A JP 18992184A JP S6167107 A JPS6167107 A JP S6167107A
- Authority
- JP
- Japan
- Prior art keywords
- processing
- section
- address
- sequence
- program
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Automation & Control Theory (AREA)
- Programmable Controllers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、計測制御分野において、スイッチや出力信号
の組合せ論理条件で、データ収集及び演算する場合や、
そのデータ内容を出力する場合等のよう°に、ンーケン
ス処理と、ワード処理が共存する際に、効果的に、各機
能を形成することに使用するシーケンスコントローラに
関するものである。
の組合せ論理条件で、データ収集及び演算する場合や、
そのデータ内容を出力する場合等のよう°に、ンーケン
ス処理と、ワード処理が共存する際に、効果的に、各機
能を形成することに使用するシーケンスコントローラに
関するものである。
従来例の構成とその問題点
第１図は、従来のシーケンスコントローラのブロック図
で、１はプログラムカウンタであり、このプログラムカ
ウンタ１は、クロック発生器２で形成したタイミング毎
に、インクリメントされている。３は論理プログラムメ
モリであり、論理命令部とＩ１０アドレス部から成りシ
ーケンス命令を格納しており、プログラムカウンタ１の
アドレスｉσの期間に、論理命令内容人と、Ｉ１０アド
レス内容Ｂを提供している。
で、１はプログラムカウンタであり、このプログラムカ
ウンタ１は、クロック発生器２で形成したタイミング毎
に、インクリメントされている。３は論理プログラムメ
モリであり、論理命令部とＩ１０アドレス部から成りシ
ーケンス命令を格納しており、プログラムカウンタ１の
アドレスｉσの期間に、論理命令内容人と、Ｉ１０アド
レス内容Ｂを提供している。
４は論理命令解読処理部で、論理命令内容人を解読し、
ビットデータバスＣの内容を、クロック発生器２からの
タイミング毎に、論理処理し、論理命令内容人が出力命
令の時は、その論理結果をビットバスＣに提供し、それ
までの論理結果をクリヤし、次のタイミングに備える機
能を有している。５は入力選択回路、６は出力保持回路
を有するＩ／Ｏ部で、入出力のビット単位毎にアドレス
が規定されており、工１０アドレス内容Ｂが、指定アド
レスと一致した場合に、そのビット状態をビットバスＣ
に提供したり、出力命令の際は、ヒ゛ノドデータバスＣ
の内容を保持し、出力する機能を有する。
ビットデータバスＣの内容を、クロック発生器２からの
タイミング毎に、論理処理し、論理命令内容人が出力命
令の時は、その論理結果をビットバスＣに提供し、それ
までの論理結果をクリヤし、次のタイミングに備える機
能を有している。５は入力選択回路、６は出力保持回路
を有するＩ／Ｏ部で、入出力のビット単位毎にアドレス
が規定されており、工１０アドレス内容Ｂが、指定アド
レスと一致した場合に、そのビット状態をビットバスＣ
に提供したり、出力命令の際は、ヒ゛ノドデータバスＣ
の内容を保持し、出力する機能を有する。
次に、上記の従来例の動作について説明する。
第１図において、論理プログラムメモリ３のアドレスは
、プログラムカウンタ１により、常時、一定タイミング
によりスキャニングされており、論理命令内容Ａ及びＩ
１０アドレス内容Ｂは、そのアドレスが修飾された期間
毎に、論理命令解読処理部４及び、入力選択回路６、Ｉ
１０部６に供給されている。そして各Ｉ１０部の指定と
Ｉ１０アドレスと一致したビット状態が、論理命令解読
処理部４へ読み込まれ、論理命令内容Ａに合わせた処理
が行なわれると共に、出力命令では、その結果が、各Ｉ
１０都６に提供され、出力が保持される。このように、
グイナミノクスキャニング方法により、７−ケンス機能
を形成しているのが、一般的な／−ケンスコントローラ
である。
、プログラムカウンタ１により、常時、一定タイミング
によりスキャニングされており、論理命令内容Ａ及びＩ
１０アドレス内容Ｂは、そのアドレスが修飾された期間
毎に、論理命令解読処理部４及び、入力選択回路６、Ｉ
１０部６に供給されている。そして各Ｉ１０部の指定と
Ｉ１０アドレスと一致したビット状態が、論理命令解読
処理部４へ読み込まれ、論理命令内容Ａに合わせた処理
が行なわれると共に、出力命令では、その結果が、各Ｉ
１０都６に提供され、出力が保持される。このように、
グイナミノクスキャニング方法により、７−ケンス機能
を形成しているのが、一般的な／−ケンスコントローラ
である。
しかしながら、上記のシーケンスコントローラでは、ビ
ット処理主体のため、８ビツトや１６ビノトのワード処
理を混在した場合には、ビット対応に並べた処理を８回
又は、１６回挿入するか、あるいは、Ｉ１０部を特殊化
することによる方法で処理している。
ット処理主体のため、８ビツトや１６ビノトのワード処
理を混在した場合には、ビット対応に並べた処理を８回
又は、１６回挿入するか、あるいは、Ｉ１０部を特殊化
することによる方法で処理している。
発明の目的
本発明は、上記のシーケンスコノトローラがワード処理
を不得意とする欠点を、根本的に改善するものであり、
計測制御分野における／−ケンス処理と、データ処理や
演算処理を、完全独立化―シーケンスコントローラの従
来例の体系で、ワード機能の処理内容を意識せずに、独
立処理させることを目的とするものである。
を不得意とする欠点を、根本的に改善するものであり、
計測制御分野における／−ケンス処理と、データ処理や
演算処理を、完全独立化―シーケンスコントローラの従
来例の体系で、ワード機能の処理内容を意識せずに、独
立処理させることを目的とするものである。
発明の構成
上記目的を達成するために、本発明の７−ケンスコンド
ローラバ、プログラムカウンタ、クロック発生器、論理
プログラムメモリ、論理命令解読処理部、入力選択回路
、工１０部、ワード単位の入力部、出力部、Ｗ４算部を
設け、ワード処理機能部の起動・停止及びビズィ・レデ
ィ信号をビットアドレスと同一レベルの信号として扱い
、プログラムスキャニングコントロールにより、論理組
合せシーケンスを動作させるものである。
ローラバ、プログラムカウンタ、クロック発生器、論理
プログラムメモリ、論理命令解読処理部、入力選択回路
、工１０部、ワード単位の入力部、出力部、Ｗ４算部を
設け、ワード処理機能部の起動・停止及びビズィ・レデ
ィ信号をビットアドレスと同一レベルの信号として扱い
、プログラムスキャニングコントロールにより、論理組
合せシーケンスを動作させるものである。
実施例の説明
以下、本発明をその一実癩例を示す図面を参考に説明す
る。
る。
１１はプログラムカウンタ、１２はクロック発生器、１
３は論理プログラムメモリ、１４は論理命令解読処理部
、１５は人力選択回路、１６はＩ１０部、Ａ′は論理命
令内容、Ｂ′はＩ１０アドレス内芥、Ｃ′はビットデー
タバスであり、これらは第１図に示したものと変りない
。１７は８ビＩト又は１６ビノトのワード単位の人力部
、１８はワード単位の出力部、１９はワード単位の演算
部を構成している。これらのワード処理機能単位は、Ｉ
１０アドレスにおいては、１ビツトずっ割付けられてお
り、その入力や結果は、ワードバスＤ′により結合され
ている。
３は論理プログラムメモリ、１４は論理命令解読処理部
、１５は人力選択回路、１６はＩ１０部、Ａ′は論理命
令内容、Ｂ′はＩ１０アドレス内芥、Ｃ′はビットデー
タバスであり、これらは第１図に示したものと変りない
。１７は８ビＩト又は１６ビノトのワード単位の人力部
、１８はワード単位の出力部、１９はワード単位の演算
部を構成している。これらのワード処理機能単位は、Ｉ
１０アドレスにおいては、１ビツトずっ割付けられてお
り、その入力や結果は、ワードバスＤ′により結合され
ている。
次に、上記実施例の動作について説明する。第２図にる
゛いて、論理プログラムメモリ１３に格納されているシ
ーケンスプログラムをプログラムスキャニングすること
により、出力命令時のＩ１０アドレスが入力部１了の指
定アドレスと一致した期間のタイミングで、ビットデー
タバスＱｌが、＋＋ １１１のとき、入力部１７に起動
がかかると共に、処理中リビズイ信号を発生する。
゛いて、論理プログラムメモリ１３に格納されているシ
ーケンスプログラムをプログラムスキャニングすること
により、出力命令時のＩ１０アドレスが入力部１了の指
定アドレスと一致した期間のタイミングで、ビットデー
タバスＱｌが、＋＋ １１１のとき、入力部１７に起動
がかかると共に、処理中リビズイ信号を発生する。
その人力部１７がビズイ状態であることは、プログラム
スキャニングしている期間で、入力部１７のアドレスと
一致した際に、ビットデータバスＣ′から、論理命令解
読処理部１４に読み込まれ、シーケンス処理の中に組み
込まれる。
スキャニングしている期間で、入力部１７のアドレスと
一致した際に、ビットデータバスＣ′から、論理命令解
読処理部１４に読み込まれ、シーケンス処理の中に組み
込まれる。
入力部１７の処理が終了した時点で、ビズイ信号と他の
スイッチとの論理条件が成立した際には、演算部１９が
起動され、ワードバスＤ′の信号を受け、演算処理を行
なう。その際も、ビズイ状態は、シーケンスコントロー
ラの管理下にある。
スイッチとの論理条件が成立した際には、演算部１９が
起動され、ワードバスＤ′の信号を受け、演算処理を行
なう。その際も、ビズイ状態は、シーケンスコントロー
ラの管理下にある。
同様にして、演算部１９の結果が出た時点で、出力部１
８を起動するというように、シーケンスコントローラＳ
の中のＩ１０部の一つとして、ワード処理機能を扱い、
内容を意識せず、起動・停１Ｆ、ビズィ・レディを、論
理条件として扱うことにより、データ処理を行なえる。
８を起動するというように、シーケンスコントローラＳ
の中のＩ１０部の一つとして、ワード処理機能を扱い、
内容を意識せず、起動・停１Ｆ、ビズィ・レディを、論
理条件として扱うことにより、データ処理を行なえる。
上記実癩例では、一つのデータ処理例により、ワード処
理機能単位を、論理レベルで状態指示や監視する例をあ
げたが、ワードマ／ンであるミニコンや、マイコンが不
得意とするビット処理の簡易化の而からも利点がある。
理機能単位を、論理レベルで状態指示や監視する例をあ
げたが、ワードマ／ンであるミニコンや、マイコンが不
得意とするビット処理の簡易化の而からも利点がある。
発明の効果
上記実施例から明らかなように、本発明の７−ケンスコ
ントローラによれば、／−ケンス処理とワード処理が共
存する際に効果的に各機能を形成することができる。
ントローラによれば、／−ケンス処理とワード処理が共
存する際に効果的に各機能を形成することができる。
第１図は従来のシーケンスコントローラノブロック図、
第２図は本発明の一実捲例を示すシーケンスコントロー
ラのブロック図である。 １１・・・プログラムカウンタ、１２・・・・・・クロ
ック発生器、１３・・・・論理プログラムメモリ、１４
・・・・・論理命令解読処理部、１５・・・・・入力選
択回路、 ）１６・・・・出力保持回路を有するＩ／Ｏ
部、１ア・・・・ワード単位の入力部、１８・・・・・
ワード単位の出力部、１９・・・・・ワード単位の演算
部、Ａ′・・・・論理命令内容、Ｄ′・・・・・・Ｉ１
０アドレス内容、Ｃ′・・・・・ビットデータバス、Ｄ
′・・・・・・ワードバス。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名菓
１ 図 第２図
第２図は本発明の一実捲例を示すシーケンスコントロー
ラのブロック図である。 １１・・・プログラムカウンタ、１２・・・・・・クロ
ック発生器、１３・・・・論理プログラムメモリ、１４
・・・・・論理命令解読処理部、１５・・・・・入力選
択回路、 ）１６・・・・出力保持回路を有するＩ／Ｏ
部、１ア・・・・ワード単位の入力部、１８・・・・・
ワード単位の出力部、１９・・・・・ワード単位の演算
部、Ａ′・・・・論理命令内容、Ｄ′・・・・・・Ｉ１
０アドレス内容、Ｃ′・・・・・ビットデータバス、Ｄ
′・・・・・・ワードバス。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名菓
１ 図 第２図
Claims (1)
- プログラムカウンタ、クロック発生器、論理プログラム
メモリ、論理命令解読処理部、入力選択回路、Ｉ／Ｏ部
、ワード単位の入力部、出力部演算部を有し、ワード処
理機能部の起動・停止及びビズィ・レディ信号をビット
アドレスと同一レベルの信号として扱い、プログラムス
キャニングコントロールにより、論理組合せシーケンス
を動作させるシーケンスコントローラ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18992184A JPS6167107A (ja) | 1984-09-11 | 1984-09-11 | シ−ケンスコントロ−ラ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18992184A JPS6167107A (ja) | 1984-09-11 | 1984-09-11 | シ−ケンスコントロ−ラ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6167107A true JPS6167107A (ja) | 1986-04-07 |
Family
ID=16249434
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18992184A Pending JPS6167107A (ja) | 1984-09-11 | 1984-09-11 | シ−ケンスコントロ−ラ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6167107A (ja) |
-
1984
- 1984-09-11 JP JP18992184A patent/JPS6167107A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6167107A (ja) | シ−ケンスコントロ−ラ | |
| JPH082727Y2 (ja) | プログラマブルシ−ケンサ | |
| KR920004728B1 (ko) | 스텝콘트롤명령의 고속처리 시스템 | |
| JP2529694B2 (ja) | マイクロプロセッサの待機命令実行装置 | |
| JP2692141B2 (ja) | シーケンス制御装置 | |
| JPS6159539A (ja) | サブプロセツサのレジスタ退避／復帰方式 | |
| JP2778037B2 (ja) | シーケンプログラム切り換え装置 | |
| JPS6266332A (ja) | シングルチツプマイクロコンピユ−タ | |
| JPS61213928A (ja) | プログラム変更方式 | |
| JPS60246439A (ja) | 情報処理装置 | |
| JPS61233852A (ja) | メモリ編集方式 | |
| JPS61226839A (ja) | イベント処理方式 | |
| JPS5943446A (ja) | マイクロコンピユ−タシステム | |
| JPS61151745A (ja) | 割込処理方式 | |
| JPS59176804A (ja) | Ｎｃ装置の外部インタフエ−ス回路 | |
| JPH0462093B2 (ja) | ||
| JPS6288036A (ja) | マイクロプログラム制御装置 | |
| JPS6010642B2 (ja) | シ−ケンス制御装置 | |
| JPH01223505A (ja) | シーケンスコントローラ | |
| JPH06139066A (ja) | ディジタルシグナルプロセッサ | |
| JPS62168234A (ja) | シ−ケンサによるマイクロプログラム制御装置 | |
| JPS6170643A (ja) | プログラマブルコントロ−ラの入出力演算処理方式 | |
| JPS60138652A (ja) | メモリバンク切替方式 | |
| JPS62256138A (ja) | デ−タ処理装置 | |
| JPS62182904A (ja) | プログラマブル・コントロ−ラ |