JPS5943446A - マイクロコンピユ−タシステム - Google Patents
マイクロコンピユ−タシステムInfo
- Publication number
- JPS5943446A JPS5943446A JP57152057A JP15205782A JPS5943446A JP S5943446 A JPS5943446 A JP S5943446A JP 57152057 A JP57152057 A JP 57152057A JP 15205782 A JP15205782 A JP 15205782A JP S5943446 A JPS5943446 A JP S5943446A
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- output
- register
- instruction register
- decoder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003252 repetitive effect Effects 0.000 abstract 4
- 101100524639 Toxoplasma gondii ROM3 gene Proteins 0.000 abstract 2
- 230000006870 function Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3802—Instruction prefetching
- G06F9/3808—Instruction prefetching for instruction reuse, e.g. trace cache, branch target cache
- G06F9/381—Loop buffering
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/32—Address formation of the next instruction, e.g. by incrementing the instruction counter
- G06F9/322—Address formation of the next instruction, e.g. by incrementing the instruction counter for non-sequential address
- G06F9/325—Address formation of the next instruction, e.g. by incrementing the instruction counter for non-sequential address for loops, e.g. loop detection or loop counter
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Executing Machine-Instructions (AREA)
- Microcomputers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は繰返し実行する命令実行の制御方法を改良した
マイクロコンピュータシステムにｒＪＪＡスるものであ
る。
マイクロコンピュータシステムにｒＪＪＡスるものであ
る。
従来、繰返し実行する命令実行の制御方法としては、繰
返し実行する命令の絹合せをザブルーチン化してメモリ
の使用領域を低減化しているが、従来の方法では命令の
組合せについてはサブルーチンとしてなおメモリ領域籾
数バイトを必要としている。
返し実行する命令の絹合せをザブルーチン化してメモリ
の使用領域を低減化しているが、従来の方法では命令の
組合せについてはサブルーチンとしてなおメモリ領域籾
数バイトを必要としている。
本発明の目的は、繰返し実行する命令の組合せを一命令
で実イーＩＬ％ メモリ領域をより低減化できるところ
のマイクロコンピュータシステムを提供することにある
。
で実イーＩＬ％ メモリ領域をより低減化できるところ
のマイクロコンピュータシステムを提供することにある
。
本発明のシステムは、マイクロコンピュータシステムに
おいて、プログラムカウンタとインクリメント機能を有
するインストラクションレジスタと該インストラクショ
ンレジスタ出力ラブコードするインストラクションデコ
ーダと該インストラクションデコーダ出力によってセッ
トおよびリセット可能なフリップフロップとを備え、該
フリップフロップの出力信号によって前記インストラク
ジョンレジスタのインクリメントと同時に前記プログラ
ムカウンタのインクリメント禁止を行う事からなってい
る。
おいて、プログラムカウンタとインクリメント機能を有
するインストラクションレジスタと該インストラクショ
ンレジスタ出力ラブコードするインストラクションデコ
ーダと該インストラクションデコーダ出力によってセッ
トおよびリセット可能なフリップフロップとを備え、該
フリップフロップの出力信号によって前記インストラク
ジョンレジスタのインクリメントと同時に前記プログラ
ムカウンタのインクリメント禁止を行う事からなってい
る。
以下本発明について図面を参照し詳細に説明する。
第１図を参照すると、本発明の一実施例はプログラムカ
ウンタ１と、アドレスデコーダ２が接続され、アドレス
デコーダ２の出力がＲ，０ｈｊ（ＩＪ−ドオンシーメモ
リ）３に接続されている。几ＯＭ３から出力がデータバ
ス７に接続され、インストラクションレジスタ４もデー
タバス７と接続されており、インストラクションデコー
ダ５の入力としてインストラクションレジスタ４の出力
が接続され、インストラクションデコーダの出力８．９
がフリップフロップ６に入力されている。フリップフロ
ップ６の出力１０は前記インストラクションレジスタ４
とプログラムカウンタ１に入力されている。
ウンタ１と、アドレスデコーダ２が接続され、アドレス
デコーダ２の出力がＲ，０ｈｊ（ＩＪ−ドオンシーメモ
リ）３に接続されている。几ＯＭ３から出力がデータバ
ス７に接続され、インストラクションレジスタ４もデー
タバス７と接続されており、インストラクションデコー
ダ５の入力としてインストラクションレジスタ４の出力
が接続され、インストラクションデコーダの出力８．９
がフリップフロップ６に入力されている。フリップフロ
ップ６の出力１０は前記インストラクションレジスタ４
とプログラムカウンタ１に入力されている。
次に第１図の舅Ｊ作について説明する。プログラムカウ
ンタ１は通常−命令実行毎にインクリメントＬ／、アド
レスデコーダ２を通してＲ，０Ｍ３から順次命令をイン
ストラクションレジスタ４に転送する。
ンタ１は通常−命令実行毎にインクリメントＬ／、アド
レスデコーダ２を通してＲ，０Ｍ３から順次命令をイン
ストラクションレジスタ４に転送する。
ここでこの実施例ではインストラクションレジスタ４は
インクリメント機能を保有し、フリップフロップ出力１
０によってインストラクションレジスタ内のデータをイ
ンクリメントする。又同時にフリップフロツノ出力ｌＯ
はフログラムカウンタ１のインクリメント動作を禁止す
る。ソリランフロップ６Ｃ，インストラクシヨンテコー
ダ５からのインストラクションデコーダ出力８，９によ
ってセット、リセットされる。従ってＲＯＭ３ｎｚら特
定台金コードがインストラクションレジスタ４に入力さ
れてインストラクションデコーダ出力８が出力されると
フリップフロップ６がセットされる。そこでフリップフ
ロップ出力１０が出力さｎて、プログラムカウンタ１の
インクリメントが禁止状態となシ、同鯖にインストラク
ションレジスタ４内のデータがインクリメントされて新
しい命令コードがインストラクションレジスタ４に入力
されたと同等に動作する。ここで繰返し使用する命令の
糾合せが連続する命令コードであれば、命令の組合せの
最初の命令だけを、インストラクションレジスタにセッ
トしその後インストラクションレジスタ内で名令コード
をインクリメントする事で初動の命令を連続して実行出
来る午になる。
インクリメント機能を保有し、フリップフロップ出力１
０によってインストラクションレジスタ内のデータをイ
ンクリメントする。又同時にフリップフロツノ出力ｌＯ
はフログラムカウンタ１のインクリメント動作を禁止す
る。ソリランフロップ６Ｃ，インストラクシヨンテコー
ダ５からのインストラクションデコーダ出力８，９によ
ってセット、リセットされる。従ってＲＯＭ３ｎｚら特
定台金コードがインストラクションレジスタ４に入力さ
れてインストラクションデコーダ出力８が出力されると
フリップフロップ６がセットされる。そこでフリップフ
ロップ出力１０が出力さｎて、プログラムカウンタ１の
インクリメントが禁止状態となシ、同鯖にインストラク
ションレジスタ４内のデータがインクリメントされて新
しい命令コードがインストラクションレジスタ４に入力
されたと同等に動作する。ここで繰返し使用する命令の
糾合せが連続する命令コードであれば、命令の組合せの
最初の命令だけを、インストラクションレジスタにセッ
トしその後インストラクションレジスタ内で名令コード
をインクリメントする事で初動の命令を連続して実行出
来る午になる。
又前記フリップフロップ６の制御は連続して実行させる
最初の命令でセットし、最稜の命令でリセットする事は
改めて説明するまでもない。
最初の命令でセットし、最稜の命令でリセットする事は
改めて説明するまでもない。
プログラムカウンタ１の制御はインストラクションレジ
スタ４内で命令コードをインクリメントして実行してい
る間は、プログラムカウンタ１のインクリメントは禁止
されるためＲ，０Ｍ領域が少なくなる。
スタ４内で命令コードをインクリメントして実行してい
る間は、プログラムカウンタ１のインクリメントは禁止
されるためＲ，０Ｍ領域が少なくなる。
以上詳細１に散開したように、オ・発明によればインス
トラクションレジスタ内で連続する命令コードをインク
リメントして複数の命令を実行する事が出来るので、Ｒ
ＯＭ領域が少なくなる効果がある。
トラクションレジスタ内で連続する命令コードをインク
リメントして複数の命令を実行する事が出来るので、Ｒ
ＯＭ領域が少なくなる効果がある。
第１図は本発明の一実施例の部分的ブロック図である。
１・・・・・・プログラムカウンタ、２・・・・・・ア
ドレスデコーダ、３・・・・・・ＲＯＭ、４・・・・・
・インス（・ラクションレジスタ、５・・・・・・イン
ストラクションデコーダ、６・・・・・・フリップフロ
ップ、７・・・・・・データバス、８゜９・・・・・・
インストラクションデコーダ出力、１０・・・・・・フ
リップフロップ出力。
ドレスデコーダ、３・・・・・・ＲＯＭ、４・・・・・
・インス（・ラクションレジスタ、５・・・・・・イン
ストラクションデコーダ、６・・・・・・フリップフロ
ップ、７・・・・・・データバス、８゜９・・・・・・
インストラクションデコーダ出力、１０・・・・・・フ
リップフロップ出力。
Claims (1)
- マイクロコンピュータシステムにおいて、プログラムカ
ウンタとインクリメント機能を有するインストラクショ
ンレジスタと該インストラクションレジスタ出力をデコ
ードするインストラクションデコーダと該インストラク
ションデコータ出力によってセットおよびリセット可能
なフリップフロップとを俯え、該フリップフロップの出
力信号によってＡｉｉ記インストラクションレジスタの
インクリメントと同時に前記プログラムカウンタのイン
クリメント禁止を行う事を特徴とするマイクロコンピュ
ータシステム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57152057A JPS5943446A (ja) | 1982-09-01 | 1982-09-01 | マイクロコンピユ−タシステム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57152057A JPS5943446A (ja) | 1982-09-01 | 1982-09-01 | マイクロコンピユ−タシステム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5943446A true JPS5943446A (ja) | 1984-03-10 |
Family
ID=15532102
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57152057A Pending JPS5943446A (ja) | 1982-09-01 | 1982-09-01 | マイクロコンピユ−タシステム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5943446A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5073970A (en) * | 1985-11-13 | 1991-12-17 | Hitachi, Ltd. | Vector processing apparatus allowing succeeding vector instruction chain processing upon completion of decoding of a preceding vector instruction chain |
-
1982
- 1982-09-01 JP JP57152057A patent/JPS5943446A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5073970A (en) * | 1985-11-13 | 1991-12-17 | Hitachi, Ltd. | Vector processing apparatus allowing succeeding vector instruction chain processing upon completion of decoding of a preceding vector instruction chain |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02156334A (ja) | 情報処理装置 | |
| US4550369A (en) | Apparatus and method for processing macroinstructions and microinstructions | |
| US5165026A (en) | Programmable controller in which fetching of operand data and fetching of operand addresses are simultaneously performed | |
| JPS6156822B2 (ja) | ||
| JPS5943446A (ja) | マイクロコンピユ−タシステム | |
| US20030037227A1 (en) | Processor enabling exception handling to be set by program | |
| JPH01273136A (ja) | オペレーティングシステムのファームウェア化方式 | |
| JPS6339928B2 (ja) | ||
| JPS6243734A (ja) | マイクロプロセツサ | |
| JPH05334098A (ja) | 割込み制御方法及び割込み制御装置 | |
| JPS59105110A (ja) | プログラマブルコントロ−ラ | |
| JPS623345A (ja) | 割込方式 | |
| JPS5556219A (en) | Microprogram control system | |
| JPS6227827A (ja) | マイクロプログラムの分岐制御方式 | |
| JPH03233703A (ja) | シーケンス制御装置 | |
| JPS6230452B2 (ja) | ||
| JPS61213928A (ja) | プログラム変更方式 | |
| JPS62248005A (ja) | シ−ケンスプログラム実行方式 | |
| JPS639651U (ja) | ||
| JPS62264333A (ja) | プログラム最適化処理方法 | |
| JPH01236327A (ja) | 割込みマスク制御方法 | |
| JPS60246439A (ja) | 情報処理装置 | |
| JPH0198023A (ja) | 条件付きサブルーチン呼出し方式 | |
| JPS642971B2 (ja) | ||
| JPH0374739A (ja) | 中央演算処理装置 |