JPS6166440A - 通信制御方式 - Google Patents
通信制御方式Info
- Publication number
- JPS6166440A JPS6166440A JP59189125A JP18912584A JPS6166440A JP S6166440 A JPS6166440 A JP S6166440A JP 59189125 A JP59189125 A JP 59189125A JP 18912584 A JP18912584 A JP 18912584A JP S6166440 A JPS6166440 A JP S6166440A
- Authority
- JP
- Japan
- Prior art keywords
- transmission
- flag
- speed
- frame
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L13/00—Details of the apparatus or circuits covered by groups H04L15/00 or H04L17/00
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Communication Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（技術分野）
本発明は通信制御方式、特にパケット交換システムに於
ける網と端末の間のデータ伝送制御を実現するための通
信制御方式に関する。
ける網と端末の間のデータ伝送制御を実現するための通
信制御方式に関する。
（従来技術）
従来、この種の通信制御装置はバク、トレイル及びそれ
以上のレベルの処理を行なうプロセ、す部と、リンクレ
ベルの処理を行なうリンクレベル制御部により構成され
、リンクレベル制御部はリンクレベルプロトコル処理の
他に、送受償データ金プロセ、す部へ転送する友めのチ
ャネル機能。
以上のレベルの処理を行なうプロセ、す部と、リンクレ
ベルの処理を行なうリンクレベル制御部により構成され
、リンクレベル制御部はリンクレベルプロトコル処理の
他に、送受償データ金プロセ、す部へ転送する友めのチ
ャネル機能。
データを回線へ送受するための回線制御機能を含んでい
た。
た。
第２図は従米万式の一実施例の系統図である。
第２図に於いてプロセッサ部１はプロセッサユニ、ト１
１とメインメモリ１２で構成され、リンクレベル制御部
２はメモリアクセス制御部２１．マイクロコントローラ
２２．及び回線制御部２３により構成されている。
１とメインメモリ１２で構成され、リンクレベル制御部
２はメモリアクセス制御部２１．マイクロコントローラ
２２．及び回線制御部２３により構成されている。
プロセ、す部１からリンクレベル制御部２のコントロー
ルはメインメモリ１２円にチャネルコマンドを設定し、
リンクレベル制御部２がメインメモリ１２からチャネル
コマンドを読取って実行することにより行なわれる。
ルはメインメモリ１２円にチャネルコマンドを設定し、
リンクレベル制御部２がメインメモリ１２からチャネル
コマンドを読取って実行することにより行なわれる。
送受信データのリンクレベル制御部２とプロセ、す部１
間の転送はチャネルコマンドに従いリンフレペル制御部
２がメインメモリ１２にアクセスすることにより行なわ
れる。以上については既に公知のものであるので詳細は
省略する。
間の転送はチャネルコマンドに従いリンフレペル制御部
２がメインメモリ１２にアクセスすることにより行なわ
れる。以上については既に公知のものであるので詳細は
省略する。
リンクレベル制御部２がこれらの機能全英現するにはチ
ャネルコマンドの読取り、解釈、送受信アドレスの算出
、コマンド終了の監視等が必要であるが、これらはマイ
クロコントローラ２２のソフトウェアにより実現される
。メモリアクセス制御部２１はマイクロコントローラ２
２からのメモリアクセス指示に従い、メインメモリ１２
への書込／読出しを行なう次めの回路である。
ャネルコマンドの読取り、解釈、送受信アドレスの算出
、コマンド終了の監視等が必要であるが、これらはマイ
クロコントローラ２２のソフトウェアにより実現される
。メモリアクセス制御部２１はマイクロコントローラ２
２からのメモリアクセス指示に従い、メインメモリ１２
への書込／読出しを行なう次めの回路である。
この様な構成のため、マイクロコントローラ２２の処理
能力がリンクレベル制御部２の最大処理能力を制限する
こととなっていた。
能力がリンクレベル制御部２の最大処理能力を制限する
こととなっていた。
特に、回線側で短かいフレームが連続送受される場合、
並びにチャネルコマンドが短かｈバ、ファをチェインデ
ータでつなげることを指示している場合は、マイクロコ
ントローラ２２は回線制御部２３との送受データの送受
、リンクレベルプロトコル制御、送受データのメインメ
モリ１２への書込み／読出し、及びメインメモリ１２か
らのチャネルコマンドの読出しをオーバラン、アンダー
ランが発生しないように実行しなければならず。
並びにチャネルコマンドが短かｈバ、ファをチェインデ
ータでつなげることを指示している場合は、マイクロコ
ントローラ２２は回線制御部２３との送受データの送受
、リンクレベルプロトコル制御、送受データのメインメ
モリ１２への書込み／読出し、及びメインメモリ１２か
らのチャネルコマンドの読出しをオーバラン、アンダー
ランが発生しないように実行しなければならず。
最悪の条件では回線速度６４Ｋｂｐｓ 程度が限界であ
った。
った。
（発明の目的）
本発明の目的は短かいフレームが連続送受されることが
ないようリンクレベル制御部の回線制御部の送信側に新
たな機能を付加することにより。
ないようリンクレベル制御部の回線制御部の送信側に新
たな機能を付加することにより。
上記欠点を除去してＬカ高速のデータ伝送を可能とする
通信制御方式を提供することにある。
通信制御方式を提供することにある。
（発明の構成）
本発明によるとフラグパターンにより送受官フレームの
開始及び終結を示す制御手順によりデータ送受を行なう
通信制御装置の送信回路に於いて、１つの送信フレーム
の終結フラグから次の送信フレームの開始フラグまでの
７ラグの数の最少数をデータ転送速度に比例させること
を特徴とする通信制御方式が得られる。
開始及び終結を示す制御手順によりデータ送受を行なう
通信制御装置の送信回路に於いて、１つの送信フレーム
の終結フラグから次の送信フレームの開始フラグまでの
７ラグの数の最少数をデータ転送速度に比例させること
を特徴とする通信制御方式が得られる。
（実施例）
次に本発明の実施例について図面を参照して説明する。
第１図は本発明の一実施例を示す回線制御部の、 送
信側回線制御部のブロック図である。
信側回線制御部のブロック図である。
第１図において２３は送信側回線制御部、２３１は送信
文字バッファ、２３２はフラグパターン発生回路、２３
３は送信制御部、２３４は直列変換回路、２３５はセレ
クタ、２３６は速度検出回路。
文字バッファ、２３２はフラグパターン発生回路、２３
３は送信制御部、２３４は直列変換回路、２３５はセレ
クタ、２３６は速度検出回路。
２３７は送信クロ、り発生回路である。
第１図に於いて、送信データはマイクロコントローラか
ら送信文字バッファ２３１ヘセ、トされる。送信文字バ
ッファ２３１の内容は送信制御部２３３の制御のもとに
直列変換回路２３４へ送られ、そこで直列ビット列とさ
れ、セレクタ２３５を経由して回線側へ送出される。開
始ブラシ終結フラグはセレクタ２３５から回線へ送られ
る。直列変換回路２３４は送信クロ、り発生回路２３７
のクロ、りに同期して動作する。
ら送信文字バッファ２３１ヘセ、トされる。送信文字バ
ッファ２３１の内容は送信制御部２３３の制御のもとに
直列変換回路２３４へ送られ、そこで直列ビット列とさ
れ、セレクタ２３５を経由して回線側へ送出される。開
始ブラシ終結フラグはセレクタ２３５から回線へ送られ
る。直列変換回路２３４は送信クロ、り発生回路２３７
のクロ、りに同期して動作する。
速度検出回路２３６は送信クロック発生回路２３７から
の送信クロックを受けて送信速度を検出する。
の送信クロックを受けて送信速度を検出する。
速度検出回路２３６には予かしめフレーム間フラグ長が
設定されており、検出速度からフレーム間フラグ数を算
出する。そしてそのフラグ数がデータ転送速度に比例す
るように制御する。その−例を表１に示す、尚第１表は
フレーム間フラグ長を１４Ｋｂｐｓ ｌフラグに設定
した場合である。
設定されており、検出速度からフレーム間フラグ数を算
出する。そしてそのフラグ数がデータ転送速度に比例す
るように制御する。その−例を表１に示す、尚第１表は
フレーム間フラグ長を１４Ｋｂｐｓ ｌフラグに設定
した場合である。
書
このフレーム間フラグ数が送信制御部に送られ。
その制御のもとにフレーム間では常にこの数の７ラグが
送出される。このようにフレームと７レームの間には回
線速度に応じた数のフラグが自動的に挿入されることに
なる。
送出される。このようにフレームと７レームの間には回
線速度に応じた数のフラグが自動的に挿入されることに
なる。
この実施例Ｉ／ｃよるとフレームとフレームの間に一定
時間が確保され、即ち１フレーム当りの最少時間が一定
時間以上となる事によりマイクロコントローラの処理の
最悪条件が緩和される。これにより回線速度を上げて、
データ伝送速度を早くシ。
時間が確保され、即ち１フレーム当りの最少時間が一定
時間以上となる事によりマイクロコントローラの処理の
最悪条件が緩和される。これにより回線速度を上げて、
データ伝送速度を早くシ。
且つ従来と同一の処理能力のマイクロコントローラで処
理ヲ笑現することが可能となる。
理ヲ笑現することが可能となる。
（発明の効果）
本発明にＬると、データ伝送の回線速度を上げて、従来
と同一の処理能力のマイクロコントローラで、処理の実
現が可能となる効果がある。
と同一の処理能力のマイクロコントローラで、処理の実
現が可能となる効果がある。
第１図は本発明の一実施例のうち送信側回線制御部の系
統図、第２図は従来方式の１例の系統図である。 ２３は送信側回線制御部、２３１は送信文字バッファ、
２３２［フラグパターン発生回路、２３３は送信制御部
、２３４は直列変換回路、２３５はセレクタ、２３６は
速度検出回路、２３７は送信クロ、り発生回路。
、Ｄ代理人 弁理士 円 原 竺
−・−・°゛マイクロコントローラへ 第１図
統図、第２図は従来方式の１例の系統図である。 ２３は送信側回線制御部、２３１は送信文字バッファ、
２３２［フラグパターン発生回路、２３３は送信制御部
、２３４は直列変換回路、２３５はセレクタ、２３６は
速度検出回路、２３７は送信クロ、り発生回路。
、Ｄ代理人 弁理士 円 原 竺
−・−・°゛マイクロコントローラへ 第１図
Claims (1)
- フラグパターンにより送受信フレームの開始及び終結を
示す制御手順によりデータ送受を行なう通信制御装置の
送信回路に於いて、１つの送信フレームの終結フラグか
ら次の送信フレームの開始フラグまでのフラグの数の最
少数をデータ転送速度に比例させることを特徴とする通
信制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59189125A JPS6166440A (ja) | 1984-09-10 | 1984-09-10 | 通信制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59189125A JPS6166440A (ja) | 1984-09-10 | 1984-09-10 | 通信制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6166440A true JPS6166440A (ja) | 1986-04-05 |
Family
ID=16235809
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59189125A Pending JPS6166440A (ja) | 1984-09-10 | 1984-09-10 | 通信制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6166440A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0736658U (ja) * | 1993-12-20 | 1995-07-11 | 正男 平森 | ステンレス板条テンビン |
-
1984
- 1984-09-10 JP JP59189125A patent/JPS6166440A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0736658U (ja) * | 1993-12-20 | 1995-07-11 | 正男 平森 | ステンレス板条テンビン |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0260470A2 (en) | High speed modem | |
| JPS58217B2 (ja) | デ−タ伝送方式 | |
| US5267263A (en) | Method and apparatus for interfacing synchronous data devices over an asynchronous communications channel | |
| US5243438A (en) | Facsimile compression for transmission | |
| Chlamtac | An Ethernet compatible protocol for real-time voice/data integration | |
| US5343515A (en) | High speed modem | |
| JPS6166440A (ja) | 通信制御方式 | |
| JPS6158063B2 (ja) | ||
| EP0426336B1 (en) | Compression of a PCM facsimile signal for transmission in a packet switching network | |
| JPS6121656A (ja) | 通信制御方式 | |
| JPS60160768A (ja) | フアクシミリ接続装置 | |
| FI84542B (fi) | Foerfarande foer vaexling av oeverfoerings- hastigheten i ett med tvenne fraon varandra avvikande oeverfoeringshastigheter drivbart dataoeverfoeringssystem. | |
| KR100206742B1 (ko) | 고속 데이타 전송 장치 | |
| JP4197398B2 (ja) | モデム | |
| JPH01106575A (ja) | 写真伝送方式 | |
| JPH03296347A (ja) | データ伝送装置 | |
| JPH0421237A (ja) | データ伝送装置 | |
| KR0146432B1 (ko) | 데이타 손실없이 상대국 dsu를 제어할 수 있는 회로 | |
| JP2615621B2 (ja) | ファクシミリ端末への出力制御装置 | |
| JPS6121649A (ja) | 回線交換型ル−プネツトワ−ク | |
| JPH03126368A (ja) | ファクシミリ蓄積交換装置 | |
| JPS5887943A (ja) | ル−プ伝送制御方式 | |
| CA1226639A (en) | Prioritized unidirectional distribution bus accessing system | |
| JP3116427B2 (ja) | 変復調装置およびその自動等化方法 | |
| JPH0219046A (ja) | データ伝送方式 |