JP4197398B2 - モデム - Google Patents
モデム Download PDFInfo
- Publication number
- JP4197398B2 JP4197398B2 JP2001083035A JP2001083035A JP4197398B2 JP 4197398 B2 JP4197398 B2 JP 4197398B2 JP 2001083035 A JP2001083035 A JP 2001083035A JP 2001083035 A JP2001083035 A JP 2001083035A JP 4197398 B2 JP4197398 B2 JP 4197398B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- transmission
- flag
- mode
- instruction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Facsimile Transmission Control (AREA)
- Communication Control (AREA)
Description
【発明の属する技術分野】
本発明は、例えば、ファクシミリ通信を行う機能を有する通信装置で用いられるモデムに係わり、特に、ファクシミリ装置等の通信装置の性能を向上させるのに好適なモデムに関するものである。
【0002】
【従来の技術】
例えば、内部構成として、制御部とモデム部を有するファクシミリ通信装置において、HDLC(High level Data Link Control procedures)送信を行う場合、モデム側にHDLCフレーミング機能を持たせ、これを利用する技術が一般に用いられている。
【0003】
すなわち、HDLC送信時、制御部からは、フレームの内容を構成するオクテット単位のデータと、フレームの終端を示す情報とをモデムに送信し、モデム側において、「0」挿入(ゼロインサーション、0insertion)などのビット処理や、フレーム終端のCRC(Cyclic Redundancy Check)およびフレーム終結フラグの付加を行い、これを回線上の信号への変調に用いる技術である。
【0004】
このような技術(モデム側のHDLC送信モード)においては、制御部側が送信用データのビット変換処理から解放されるメリットがあるので、ファクシミリ通信用のモデム、とりわけ高速送受信に用いられるモデムにおいては通常用意されているモードである。
【0005】
ところで、モデムのHDLC送信モードにおいて、送信フレーム間フラグおよびフレーム終結フラグの個数を制御部から指示したい場合がある。これを実現する技術としては下記に示す2通りの技術が従来から知られている。
【0006】
第1の技術では、制御部からモデムへのデータ送信時に、各送信フレームの終端位置を制御部から指示すると、モデムがFCS(Frame Check Sequence)及びフラグ送信を行うと同時に、フラグ送信中であることをリアルタイムで表示する機構を用意し、制御部はこれをポーリング等によりチェックし、フラグ送出が行われている時間を管理することにより、実送出フラグの個数を制御する技術である。
【0007】
この技術で、フレーム間フラグの個数やフレーム終結フラグの個数を制御するには、所望のタイミングにて次フレームの送信を開始するか、または、送出キャリア停止指示を出すことにより行う。
【0008】
この技術はモデムの構造が簡単で済む反面、端末装置がこれら正確性を要求される時間管理に処理負荷を割く必要がある。例えば、ファクシミリ通信装置においては、端末装置に相当する制御部は、通信中にもモデム以外の処理、たとえばスキャナやプリンタ等などの制御も行う必要があり、モデムの時間管理に処理負荷を割かれることはデメリットとなる。
【0009】
このような第1の技術に関しては、例えば、コネクサント・システムズ・ジャパン株式会社発行の「FM336モデム仕様書」に記載されている。
【0010】
また、第2の技術では、モデムに有限個の送信フレームバッファを用意し、それぞれの送信バッファごとに、フレーム終結時のフラグ(フレーム終結フラグ)個数を指定できるようにする技術が実用化されている。
【0011】
この技術では、第1の技術にみられるような制御部のタイミング的な負担の問題は解決されている。しかし、制御部は、これらのフレームバッファの状態を管理する必要があり、若干ではあるが処理が煩雑になる。また、一度に送信指示できるフレーム数が、予めモデムに用意されている送信フレームバッファの個数に束縛される点もデメリットとなることがある。
【0012】
尚、この第2の技術は、例えば、松下電送株式会社発行の「MMD−H3500 TYPE3 インタフェース モデムモード仕様書(FAX用)」等に記載されている。
【0013】
また、このような「HDLC送信」に対して、内部構成として制御部とモデム部を有するファクシミリ通信装置において「HDLC受信」を行う場合には、モデム側にHDLCデフレーミング機能を持たせ、これを利用する技術が一般に用いられている。
【0014】
すなわち、HDLC受信時、回線上の信号をディジタルデータへ変換したままのビットストリームデータから、制御部が使用する形式であるオクテット単位のデータ形式へ変換するため、モデム側で「0」削除(ゼロデリション、deletion)などのビット処理、フレーム終端のCRCチェック、およびフレーム終結フラグのチェックを行う技術である。
【0015】
この技術(モデム側のHDLC受信モード)においては、制御部側が受信データのビット変換処理から解放されるメリットがあるので、ファクシミリ通信用のモデム、とりわけ高速送受信に用いられるモデムにおいては通常用意されているモードである。
【0016】
ところで、モデムのHDLC受信モードにおいて、受信ビットストリーム中に現れた受信フレーム間フラグおよびフレーム終結フラグの個数に関する情報を、制御部が必要とする場合がある。これを実現する技術としては下記に示す技術が従来から知られている。
【0017】
これまで、モデムに有限個の受信フレームバッファを用意し、それぞれの受信バッファごとに、フレーム終結時のフラグ(フレーム終結フラグ)個数を格納できるようにする技術が実用化されている。
【0018】
しかし、この技術では、制御部は、これらのフレームバッファの状態を個々に管理する必要があり、若干ではあるが処理が煩雑になる。また、一度に受信できるフレーム数が、予めモデムに用意されている受信フレームバッファの個数に束縛される点もデメリットとなることがある。
【0019】
尚、この技術は、前述した松下電送株式会社発行の「MMD−H3500 TYPE3 インタフェース モデムモード仕様書(FAX用)」等に記載されている。
【0020】
【発明が解決しようとする課題】
解決しようとする問題点は、従来の技術では、モデムのHDLC送信モードにおいての制御部からの送信フレーム間フラグおよびフレーム終結フラグの個数の指示を効率的に行うことができない点と、モデムのHDLC受信モードにおいては、受信ビットストリーム中に現れた受信フレーム間フラグおよびフレーム終結フラグの個数に関する情報を制御部に効率的に通知することができない点である。
【0021】
本発明の目的は、これら従来技術の課題を解決し、例えば、ファクシミリ装置の性能の向上を図ることを可能とするモデムを提供することである。
【0022】
【課題を解決するための手段】
上記目的を達成するため、本発明のモデムは、モデム内部に2重の送信バッファや2重の受信バッファを設けることを特徴とする。例えば、図1,2に示すように、端末装置2間で送受信するデータと通信回線間で送受信する信号との変復調を行うモデム1であって、端末装置2から送られたオクテット単位の送信データをリング状に蓄積する第1送信バッファ1bと、この第1送信バッファ1bに蓄積した送信データを通信回線上に送信する形式に変換するデータ変換機構1cと、このデータ変換機構1cで変換された通信回線上へ送信するデータをリング状に蓄積する第2送信バッファ1dとを有し、また、通信回線から受信したビットストリームデータをリング状に蓄積する第1受信バッファ51dと、この第1受信バッファ51dに蓄積したビットストリームデータを端末装置2に送信するためにオクテット形式に変換するデータ変換機構51cと、このデータ変換機構51cで変換された端末装置2へ送信するデータをリング状に蓄積する第2受信バッファ51bとを有することを特徴とする。
【0023】
【発明の実施の形態】
以下、本発明の実施の形態を、図面により詳細に説明する。
【0024】
図1は、本発明に係わるモデムの第1の構成例を示すブロック図であり、図2は、図1におけるモデムを用いた通信装置の構成例を示すブロック図、図3は、図1における第1送信バッファ上の第1のデータ形式例を示す説明図、図4は、図1における第1送信バッファ上の第2のデータ形式例を示す説明図である。
【0025】
図2においては、標準的な通信装置の構成を示しており、例えば、ファクシミリ装置であれば、端末装置2の部分は、スキャナやプリンタ等ファクシミリ固有の入出力制御機構を含む装置制御部が相当し、モデム1は、端末装置2から受け取った送信データを必要に応じて加工し、網制御装置3を介して通信回線上に送信する形式に変調する部分を担う。
【0026】
図1に示すように、モデム1は、端末インタフェース(図中、「端末I/F」と記載)1aと、第1送信バッファ1b、データ変換機構1c、第2送信バッファ1d、モード変換指示機構1e、変復調処理部1f、網制御装置インタフェース(図中、「網制御装置I/F」と記載)1gを有する。
【0027】
端末インタフェース1aは、図2における端末装置2との接続制御を行ない、第1送信バッファ1bは、端末装置2から送られたオクテット単位の送信データをリング状に蓄積し、モード変換指示機構1eは、端末装置2から選択指示された送信形式モードを判別し、データ変換機構1cは、モード変換指示機構1eで判別した送信形式モードに従ったデータ変換を行う。
【0028】
第2送信バッファ1dは、データ変換機構1cで変換され、通信回線上へ送信するデータをリング状に蓄積し、変復調処理部1fは、第2送信バッファ1dに蓄積されたデータを変調し、網制御装置インタフェース1gは、図2における網制御装置3との接続制御を行なう。
【0029】
ファクシミリ通信においては、主としてHDLCモードと透過モードが用いられるため、これらの切り替えが必要となる。このため、本例においては、端末装置2が、このモードの切り替えを指示すると、モデム1側では、モード変換指示機構1eにより、このモード選択指示の示すモードを判別し、このモードに従ったデータ変換方式に従ってデータ変換機構1cにより、第1送信バッファ1bに蓄積した送信データを変換し、第2送信バッファ1dに蓄積する。
【0030】
以下、端末装置2からHDLCモードが選択されている場合の動作について説明する。
【0031】
HDLCモードでは、図2の端末装置2から送られたデータは、一旦、第1送信バッファ1bに蓄積され、データ変換機構1cによる処理を経て第2送信バッファ1dへ送られる。
【0032】
データ変換機構1cでは、第1送信バッファ1bから読み出したデータに対し、そのビットパターンの内容によって必要に応じてゼロ挿入処理を行い、CRCの演算処理を行い、その中間結果を自身で保持し、変換したビットパターンを第2送信バッファ1dに格納する。
【0033】
このようにして第2送信バッファ1dにビット列として格納されたデータは、そのまま変復調処理部1fに送られ、ここで回線上に送出される信号へ変換される。
【0034】
本例における第1送信バッファ1b上のデータは、図2の端末装置2から送信されたバイト単位のデータであるが、図3に示すように、端末装置2から指示されたフレーム終端位置を示すフレーム終端指示ビット(1bit)及びフラグ個数指示ビット(1bit)を有する。
【0035】
データ変換機構1cでは、第1送信バッファ1b上のデータに、フレーム終端指示ビットが現れたとき、フレームを閉じる処理を行う。すなわち、フレーム終端指示ビット位置におけるCRCの値にゼロ挿入処理を行い、第2送信バッファ1dに格納し、続けて1個のフラグパターン(フレーム間フラグやフレーム終結フラグのビットパターン)を第2送信バッファ1dに格納する。
【0036】
また、同じく、データ変換機構1cでは、第1送信バッファ1b上のデータに、フラグ個数指示ビットが現れたとき、そこで指示された個数に相当するフラグパターンを第2送信バッファ1dに格納する。
【0037】
通常、フレーム間フラグは1個で良いが、今閉じようとしているフレームが当該変調信号区間における最終フレームの場合、フレーム終結フラグの個数を指示する必要がある場合があり、このような場合に、本例では、フラグ個数指示ビット及びデータ領域の値を用い、図2の端末装置2側からフレーム終結フラグ個数指示を行う機構を提供する。
【0038】
これにより、端末装置2側からは、第1送信バッファ1bの容量の許す範囲で、任意個数のフレームを実送信前の任意の時点でモデム1に送信する事が可能となり、また、フレーム間フラグ及びフレーム終結フラグの個数についても、実送信の前に予め指示しておくことができるので、端末装置2は、フラグ個数制御に関わるリアルタイム処理から解放されることができるメリットがある。
【0039】
尚、図3の例では、フレーム終端指示ビット及びフラグ個数指示ビットの両方が用いられているが、これらを兼用し、図4に示すように、フレーム終端指示ビットのセットされたデータのデータ領域でフラグ個数を指示することもできる。
【0040】
このように、図1に示すモデム1においては、送信データの通過経路として第1送信バッファ1b及び第2送信バッファ1dを有するので、例えば、HDLCモードにおける送信フラグ個数制御を容易に行うことができる。
【0041】
また、端末装置2からのモード選択指示に従って、データ変換機構1cにおいて、複数のモードから例えばHDLCモードでのデータ変換を選択して行うので、端末装置2からモード設定を容易に行うことができる。
【0042】
また、データ変換機構1cにおいては、第1送信バッファ1bから第2送信バッファ1dへのデータ転送時にゼロ挿入及びCRC付加処理等のビット処理を行うので、端末装置2上でのこれらビット処理が不要となる。
【0043】
また、図3に示す第1送信バッファ1bのデータ形式を用いれば、端末装置2から指示されたフラグ個数データを第1送信バッファ1b上に蓄積することができるので、端末装置2において、送出するフラグ個数をリアルタイムで管理する必要がなくなる。
【0044】
また、データ変換機構1cにおいては、フラグ個数指示ビットによって指示された個数のフラグを第2送信バッファ1dに展開するので、端末装置2において、送出するフラグ個数をリアルタイムで管理する必要がなくなる。
【0045】
次に、図5を用いて、図2におけるモデムの受信動作に係わる構成例を説明する。
【0046】
図5は、本発明に係わるモデムの第2の構成例を示すブロック図であり、図6は、図5における第2受信バッファ上のデータ形式例を示す説明図である。
【0047】
図5に示す構成のモデム51は、図1に示したモデム1の受信動作に係わる部分の構成を示すものであり、通信回線から受信したデータを復調し、必要に応じて図2の端末装置2に渡す形式に加工する機能を有する。
【0048】
上述したように、ファクシミリ通信においては、主としてHDLCモードと透過モードが用いられるため、これらの切り替えが必要となる。このため、本例においては、図2の端末装置2から「モード」の切り替えを指示し、モデム51側では、モード変換指示機構51eにより、指示されたモードを判別し、データ変換機構51cにより、指示されたモードに従ったデータ変換方式によって、第1受信バッファ51dから第2受信バッファ51bへのデータ転送及び変換を行う。
【0049】
以下、図2の端末装置2からHDLCモードが選択されている場合の動作について説明する。
【0050】
HDLCモードでは、通信回線から網制御装置3を介して受信し、変復調処理部51fで復調したデータは、一旦、第1受信バッファ51dに蓄積し、データ変換機構51cによる処理を経て第2受信バッファ51bに送る。
【0051】
データ変換機構51cでは、第1受信バッファ51dから読み出したデータに対し、そのビットパターンの内容によって必要に応じてゼロ削除処理及びCRCのチェックを行い、バイト単位のデータに変換して第2受信バッファ51bに格納する。
【0052】
このようにして、第2受信バッファ51bにバイト単位で格納されたデータは、端末インタフェース51aを介して図2の端末装置2に送られる。
【0053】
本例における第2受信バッファ51b上のデータ形式は、図6に示したものとなる。すなわち、第2受信バッファ51b上のデータは、図2の端末装置2へ渡すバイト単位のデータであり、通信回線から受信したデータ上から検出されたフレーム終端位置を示すフレーム終端通知ビット及びフラグ個数通知ビットを有する。
【0054】
データ変換機構51cでは、第1受信バッファ51d上のビットストリームデータ上にフレーム終端を示すフラグパターンが現れたとき、フレームを閉じる処理を行う。
【0055】
すなわち、フレーム終端通知ビットを「1」としたダミーデータを第2受信バッファ51bに格納し、その後に連続して現れるフラグパターンの個数計測を開始し、次に、フラグパターン以外のデータが現れた時点でフラグ個数計測を終了し、第2受信バッファ51b上に、計測されたフラグ個数を格納する。
【0056】
このとき、フラグ個数を示すデータのフラグ個数通知ビットは「1」とする。また、1個目のフラグが発見されてから長時間にわたってフラグ受信が連続する場合が考えられる。このような場合を想定し、予め設定した一定数のフラグが連続して現れた時点でフラグ個数計測を終了する、いわゆるクランプ機能を備えても良い。
【0057】
このように、データ変換機構51cにより第2受信バッファ51bに格納したフラグ個数情報などは、端末装置2からのアクセスに対応して端末インタフェース51aを介して端末装置2に通知される。
【0058】
以上のように、図5に示す構成のモデム51においては、受信データの通過経路として第1受信バッファ51d及び第2受信バッファ51bを有するので、例えばHDLCモードにおける受信フラグ個数通知を容易に行うことができる。
【0059】
また、図2の端末装置2から、モード変換指示機構51eを介して、受信モードを、複数のモードから、HDLCモードを含む任意のモードを選択して、容易に設定することができる。
【0060】
また、データ変換機構51cにおいては、第1受信バッファ51dから第2受信バッファ51bへのデータ転送時にゼロ削除及びCRCチェック処理等のビット処理を行うので、図2の端末装置2上でのこれらビット処理が不要となる。
【0061】
また、データ変換機構51cにおいて、第1受信バッファ51d上のデータの中に検出されたフレーム間フラグの個数を計測し、その計測結果(フラグ個数データ)を、図6に示す第2受信バッファのデータ形式でフラグ個数通知ビットとして保持することができるので、図2の端末装置2において、送出されるフラグ個数を計測する必要がなくなる。
【0062】
また、データ変換機構51cにおいて、端末装置2に通知するフラグ個数情報を第2受信バッファ51bに格納し、このフラグ個数情報を、端末インタフェース51aを介して端末装置2に通知するので、端末装置2へのフラグ個数の通知を容易に行うことができる。
【0063】
以上、図1〜図6を用いて説明したように、本例のモデムでは、モデム内部に2重の送信リングバッファ(第1送信バッファ1b、第2送信バッファ1d)および受信リングバッファ(第1受信バッファ51d、第2受信バッファ51b)を設けることにより、従来技術で述べた「FM336モデム仕様書」や「MMD−H3500 TYPE3インタフェース モデムモード仕様書(FAX用)」に記載の技術の各デメリット(「モデムの時間管理に処理負荷を割かれる」、「フレームバッファの状態管理が煩雑になる」、「一度に送信指示できる/受信できるフレーム数が、予めモデムに用意されている送信フレームバッファ/受信フレームバッファの個数に束縛される)を解決することができる。
【0064】
尚、本発明は、図1〜図6を用いて説明した例に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能である。例えば、本例では、端末装置と送受信するデータは、8バイト(オクテット)単位としているが、他のビット単位での転送データにも適用可能である。
【0065】
また、本例では、図1と図5とにより、送信に係わる機能と受信に係わる機能とを分けて説明しているが、1つのモデムに両(送受信)機能を設けた構成でよい。
【0066】
【発明の効果】
本発明によれば、HDLCモードにおいての、制御部からの送信フレーム間フラグとフレーム終結フラグの個数の指示や、受信フレーム間フラグとフレーム終結フラグの個数に関する情報の制御部への通知を効率的に行うことが可能となり、例えば、ファクシミリ装置の性能の向上を図ることが可能である。
【図面の簡単な説明】
【図1】本発明に係わるモデムの第1の構成例を示すブロック図である。
【図2】図1におけるモデムを用いた通信装置の構成例を示すブロック図である。
【図3】図1における第1送信バッファ上の第1のデータ形式例を示す説明図である。
【図4】図1における第1送信バッファ上の第2のデータ形式例を示す説明図である。
【図5】本発明に係わるモデムの第2の構成例を示すブロック図である。
【図6】図5における第2受信バッファ上のデータ形式例を示す説明図である。
【符号の説明】
1:モデム、1a:端末インタフェース、1b:第1送信バッファ、1c:データ変換機構、1d:第2送信バッファ、1e:モード変換指示機構、1f:変復調処理部、1g:網制御装置インタフェース、2:端末装置、3:網制御装置、51:モデム、51a:端末インタフェース、51b:第2受信バッファ、51c:データ変換機構、51d:第1受信バッファ、51e:モード変換指示機構、51f:変復調処理部、51g:網制御装置インタフェース。
Claims (5)
- 端末装置間で送受信するデータと通信回線間で送受信する信号との変復調を行うモデムであって、
上記端末装置から送られた送信データをリング状に蓄積する第1送信バッファと、
上記端末装置から選択指示されたHDLCモードおよび透過モードを含む送信形式モードを判別する指示手段と、
上記第1送信バッファに蓄積した送信データを上記指示手段が判別したモードに対応するデータ変換方式に従って変換するデータ変換手段と、
該データ変換手段で変換されたデータをリング状に蓄積する第2送信バッファと、
該第2送信バッファに蓄積されたデータを、回線上に送出する信号に変換する変復調処理手段と
を有し、
上記データ変換手段は、
上記指示手段が判別したモードがHDLCモードで、当該送信データがフレームの終端位置を示すフレーム終端指示ビットを有していれば、当該フレーム終端指示ビット位置におけるCRCの値にゼロ挿入処理を行い1個のフラグパターンを生成し、
当該送信データが上記フレーム終端指示ビットと上記フラグパターンの個数を示すフラグ個数指示ビットとを有していれば、上記ゼロ挿入処理を行うと共に、上記フラグ個数指示ビットで示される個数のフラグパターンを生成する
ことを特徴とするモデム。 - 端末装置間で送受信するデータと通信回線間で送受信する信号との変復調を行うモデムであって、
上記端末装置から送られた送信データをリング状に蓄積する第1送信バッファと、
上記端末装置から選択指示されたHDLCモードおよび透過モードを含む送信形式モードを判別する指示手段と、
上記第1送信バッファに蓄積した送信データを上記指示手段が判別したモードに対応するデータ変換方式に従って変換するデータ変換手段と、
該データ変換手段で変換されたデータをリング状に蓄積する第2送信バッファと、
該第2送信バッファに蓄積されたデータを、回線上に送出する信号に変換する変復調処理手段と
を有し、
上記データ変換手段は、
上記指示手段が判別したモードがHDLCモードで、当該送信データがフレームの終端位置を示すフレーム終端指示ビットを有していれば、当該フレーム終端指示ビット位置におけるCRCの値にゼロ挿入処理を行い1個のフラグパターンを生成し、
上記フレーム終端指示ビットを有する送信データのデータ領域に、上記フラグパターンの個数を示すフラグ個数指示情報を有していれば、上記ゼロ挿入処理を行うと共に、上記データ領域におけるフラグ個数指示情報で示される個数のフラグパターンを生成する
ことを特徴とするモデム。 - 請求項1もしくは請求項2のいずれかに記載のモデムであって、
上記通信回線から受信したデータを復調する変復調処理手段と、
該変復調処理手段が復調したビットストリームデータをリング状に蓄積する第1受信バッファと、
上記端末装置から選択指示されたHDLCモードおよび透過モードを含む受信形式モードを判別する指示手段と、
上記第1受信バッファに蓄積した上記ビットストリームデータを上記指示手段が判別したモードに対応するデータ変換方式に従って上記端末装置に送信するためのデータ形式に変換するデータ変換手段と、
該データ変換手段で変換されたデータをリング状に蓄積する第2受信バッファと、
該第2受信バッファに蓄積されたデータを上記端末装置に送信する端末インタフェース手 段と
を有し、
上記データ変換手段は、
上記指示手段が判別したモードがHDLCモードであれば、
上記第1受信バッファに蓄積されたビットストリームデータに対し、フレーム間フラグの削除およびゼロ削除処理を行うと共に、
当該ビットストリームデータにフレーム終端を示すフラグパターンがあれば、連続したフラグパターンの個数を計測し、上記端末装置に、当該フレームの終端を示すフレーム終端通知ビットとフラグパターンの個数を示すフラグ個数ビットとを付与したダミーデータを生成する
ことを特徴とするモデム。 - 端末装置間で送受信するデータと通信回線間で送受信する信号との変復調を行うモデムであって、
上記通信回線から受信したデータを復調する変復調処理手段と、
該変復調処理手段が復調したビットストリームデータをリング状に蓄積する第1受信バッファと、
上記端末装置から選択指示されたHDLCモードおよび透過モードを含む受信形式モードを判別する指示手段と、
上記第1受信バッファに蓄積した上記ビットストリームデータを上記指示手段が判別したモードに対応するデータ変換方式に従って上記端末装置に送信するためのデータ形式に変換するデータ変換手段と、
該データ変換手段で変換されたデータをリング状に蓄積する第2受信バッファと、
該第2受信バッファに蓄積されたデータを上記端末装置に送信する端末インタフェース手段と
を有し、
上記データ変換手段は、
上記指示手段が判別したモードがHDLCモードであれば、
上記第1受信バッファに蓄積されたビットストリームデータに対し、フレーム間フラグの削除およびゼロ削除処理を行うと共に、
当該ビットストリームデータにフレーム終端を示すフラグパターンがあれば、連続したフラグパターンの個数を計測し、上記端末装置に、当該フレームの終端を示すフレーム終端通知ビットとフラグパターンの個数を示すフラグ個数ビットとを付与したダミーデータを生成する
ことを特徴とするモデム。 - 請求項3もしくは請求項4のいずれかに記載のモデムであって、
上記データ変換手段が計測する連続したフラグパターンの個数が予め設定した数になれば、該データ変換手段によるフラグパターンの計測を終了するクランプ手段を有することを特徴とするモデム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001083035A JP4197398B2 (ja) | 2001-03-22 | 2001-03-22 | モデム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001083035A JP4197398B2 (ja) | 2001-03-22 | 2001-03-22 | モデム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002290495A JP2002290495A (ja) | 2002-10-04 |
JP4197398B2 true JP4197398B2 (ja) | 2008-12-17 |
Family
ID=18938904
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001083035A Expired - Fee Related JP4197398B2 (ja) | 2001-03-22 | 2001-03-22 | モデム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4197398B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4985156B2 (ja) * | 2007-07-04 | 2012-07-25 | 日本電気通信システム株式会社 | 転送装置及びそれに用いるフレーム無終端中継方法 |
-
2001
- 2001-03-22 JP JP2001083035A patent/JP4197398B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2002290495A (ja) | 2002-10-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5546388A (en) | Packet-switched facsimile network and method of operation | |
JP4197398B2 (ja) | モデム | |
JPH06334602A (ja) | 移動通信システム | |
JPS58138162A (ja) | フアクシミリ蓄積変換方式 | |
JP2772206B2 (ja) | 自動再送要求を用いたデータ伝送方式 | |
JPS6158063B2 (ja) | ||
JPH0983775A (ja) | ファクシミリ装置 | |
WO2000079812A1 (en) | Flexible data rate change in a mobile network | |
EP1102160B1 (en) | Synchronous digital data transmitter | |
JP3288455B2 (ja) | ファクシミリ装置 | |
JPH0476261B2 (ja) | ||
KR100330197B1 (ko) | 광 가입자 전송장치 및 그 채널 전송방법 | |
JPH08125801A (ja) | ファクシミリアダプタ | |
JP2924215B2 (ja) | G4ファクシミリの特殊通信設定方法 | |
JP3093250B2 (ja) | ファクシミリ回線維持方法、及びファクシミリ端末制御装置 | |
JP2828539B2 (ja) | ファクシミリ信号伝送装置 | |
JP2000036819A (ja) | データ通信システムおよび通信方法 | |
JP2707719B2 (ja) | 通信端末装置 | |
JP3056269U (ja) | サービス総合ディジタル通信網を用いたファクシミリ通信装置 | |
JPH0614175A (ja) | 情報伝送装置 | |
JPH0215778A (ja) | フアクシミリ装置 | |
KR0133803B1 (ko) | Sscop부계층의 전송버퍼 삽입회로 | |
JPH08116423A (ja) | ファクシミリ装置 | |
JPH07240767A (ja) | 通信アダプタ装置 | |
JPH04243343A (ja) | パケット通信方式 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050916 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071127 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071204 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080131 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080926 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080926 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111010 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121010 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131010 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |