JPS6165629A - デイジタル自動ハイブリツド回路 - Google Patents
デイジタル自動ハイブリツド回路Info
- Publication number
- JPS6165629A JPS6165629A JP59186323A JP18632384A JPS6165629A JP S6165629 A JPS6165629 A JP S6165629A JP 59186323 A JP59186323 A JP 59186323A JP 18632384 A JP18632384 A JP 18632384A JP S6165629 A JPS6165629 A JP S6165629A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- wire
- filter
- digital
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B3/00—Line transmission systems
- H04B3/02—Details
- H04B3/03—Hybrid circuits
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B3/00—Line transmission systems
- H04B3/02—Details
- H04B3/20—Reducing echo effects or singing; Opening or closing transmitting path; Conditioning for transmission in one direction or the other
- H04B3/23—Reducing echo effects or singing; Opening or closing transmitting path; Conditioning for transmission in one direction or the other using a replica of transmitted signal in the time domain, e.g. echo cancellers
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
Ｃ発明の利用分野〕
本発明は自動ハイブリッド回路、更に詳しく言えば、電
話音声等の伝送システムに使用される双方向の信号線（
２線）と一方向の信号線（４線）との変換部より発生す
るまわり込み信号成分を除去する回路に係り、特にＬＳ
Ｉ化した場合、特性の安定化に好適な自動ハイブリッド
回路に関する。
話音声等の伝送システムに使用される双方向の信号線（
２線）と一方向の信号線（４線）との変換部より発生す
るまわり込み信号成分を除去する回路に係り、特にＬＳ
Ｉ化した場合、特性の安定化に好適な自動ハイブリッド
回路に関する。
従来のハイブリッドトランスを用いた４線、゛２線変換
器に代り、かつ、２線側のインピーダンス変動に応動す
る自動ハイブリッド回路としては、特願昭５６−５９６
９７号（特開昭５７−１７４９４１）に記載のようにス
イツチトキャパシタを用いたアナログ方式による自動ハ
イブリッド回路が提案されている。自動ハイブリッド回
路では２線側の線路インピーダンスの変動に応じて複数
個の平衡フィルタを必要とするため、従来は複数個のフ
ィルタの係数群をキャパシタの切替えで実現していた。
器に代り、かつ、２線側のインピーダンス変動に応動す
る自動ハイブリッド回路としては、特願昭５６−５９６
９７号（特開昭５７−１７４９４１）に記載のようにス
イツチトキャパシタを用いたアナログ方式による自動ハ
イブリッド回路が提案されている。自動ハイブリッド回
路では２線側の線路インピーダンスの変動に応じて複数
個の平衡フィルタを必要とするため、従来は複数個のフ
ィルタの係数群をキャパシタの切替えで実現していた。
しかし、この場合、オペアンプの特性変動及びキャパシ
タの製造ばらつき等により所望のフィルタ特性を小形で
かつ安定に実現することは困難であった。
タの製造ばらつき等により所望のフィルタ特性を小形で
かつ安定に実現することは困難であった。
又、最適なフィルタを選択するための判定回路において
も、オペアンプ及び電圧比較器が必要であるが１０判定
回路の感度を向上させるためには、上記オペアンプ、電
圧比較器自身のオフセット及び不感帯幅を小さくしなけ
ればならない、更に又。
も、オペアンプ及び電圧比較器が必要であるが１０判定
回路の感度を向上させるためには、上記オペアンプ、電
圧比較器自身のオフセット及び不感帯幅を小さくしなけ
ればならない、更に又。
フィルタ回路の出力は２線側から４線側に送信されるべ
き信号に対しては雑音源となるので、送信部の諸特性を
劣化させないためには、特に、フィルタ回路のＳ／Ｎ比
及び電源雑音耐力（ＰＳＲＲ）特性を向上させねばなら
ない。したがって、上記自動ハイブリッド回路では、キ
ャパシタの絶対値。
き信号に対しては雑音源となるので、送信部の諸特性を
劣化させないためには、特に、フィルタ回路のＳ／Ｎ比
及び電源雑音耐力（ＰＳＲＲ）特性を向上させねばなら
ない。したがって、上記自動ハイブリッド回路では、キ
ャパシタの絶対値。
オペアンプの駆動力を大きくすることにより。
ＭＯ８雑音、クロックのフィードスルー、浮遊容量等の
影響を押えるようにしていた。しがし、その結果、チッ
プサイズ及び消費重力の増大を招いていた。又、微細Ｌ
ＳＩ製造プロセスの適用性についても、デバイスの耐圧
低下に伴なうダイナミックレンジの鉢下により、Ｓ／Ｎ
特性の劣化が生じるばかりでなく、ＰＳＲＲ，ＭＯ８雑
音対策及びオフセット、不感帯の低減対策のため、ＭＯ
Ｓサイズを小さくすることができず、微細プロセスの利
点を生かすことが困難である。
影響を押えるようにしていた。しがし、その結果、チッ
プサイズ及び消費重力の増大を招いていた。又、微細Ｌ
ＳＩ製造プロセスの適用性についても、デバイスの耐圧
低下に伴なうダイナミックレンジの鉢下により、Ｓ／Ｎ
特性の劣化が生じるばかりでなく、ＰＳＲＲ，ＭＯ８雑
音対策及びオフセット、不感帯の低減対策のため、ＭＯ
Ｓサイズを小さくすることができず、微細プロセスの利
点を生かすことが困難である。
本発明の目的は、上記欠点を解消し、微細ＬＳＩプロセ
スが適用可能なディジタル自動ハイブリッド回路を提供
することにある。
スが適用可能なディジタル自動ハイブリッド回路を提供
することにある。
本発明は上記目的を実現するために４線ディジタル信号
入出力線間に伝達関数が可変なディジタルフィルタを配
し、上記フィルタの出力信号レベルと４線ディジタル信
号出力線の信号レベルとを比較判定し、２線側の伝達特
性に最適なフィルタを選択すると同時に、ｚｐＪＡ用か
らの久方信号の有無を検出し、これによって上記比較判
定の動作を＃御するように構成したものである。
入出力線間に伝達関数が可変なディジタルフィルタを配
し、上記フィルタの出力信号レベルと４線ディジタル信
号出力線の信号レベルとを比較判定し、２線側の伝達特
性に最適なフィルタを選択すると同時に、ｚｐＪＡ用か
らの久方信号の有無を検出し、これによって上記比較判
定の動作を＃御するように構成したものである。
以下１図面を用いて本発明の詳細な説明する。
第１図は本発明によるディジタル自動ハイブリッド回路
の一実施例の構成を示すブロック図である。
の一実施例の構成を示すブロック図である。
同図において、４線ディジタル信号入力線１０１゜４線
ディジタル信号出力線１０２、端末に電話機１１１が結
合された２線信号線との間に２線４緩結合点１１５が形
成される。４線ディジタル信号入力線１０１の入力信号
はＤ／Ａ変換器１０８゜終端インピーダンス１１０、結
合点１１５を介して２線側に供給される。・同時に４線
ディジダル信号入力線１０１の入力信号は並列に接続さ
れた複数の平衡フィルタ回路（１１２−１〜１１２−Ｎ
）に供給される。結合点１１５から４＃Ｉアナログ信号
入力線１１６を介して供給された信号はＡ／Ｄ変換器１
０９を通して減算器１０３，１０４に供給される。
ディジタル信号出力線１０２、端末に電話機１１１が結
合された２線信号線との間に２線４緩結合点１１５が形
成される。４線ディジタル信号入力線１０１の入力信号
はＤ／Ａ変換器１０８゜終端インピーダンス１１０、結
合点１１５を介して２線側に供給される。・同時に４線
ディジダル信号入力線１０１の入力信号は並列に接続さ
れた複数の平衡フィルタ回路（１１２−１〜１１２−Ｎ
）に供給される。結合点１１５から４＃Ｉアナログ信号
入力線１１６を介して供給された信号はＡ／Ｄ変換器１
０９を通して減算器１０３，１０４に供給される。
減算器１０３の第１の入力端子にはスイッチ群（１１３
−１〜１１３−Ｎ）を介して上記平衡フィルタ回路（１
１２−１〜１１２−Ｎ）に接続され、減算器１０４の第
１の入力端子も他のスイッチ群（１１４−１〜１１４−
Ｎ）を介して上記フィルタ回路に接続される。上記２つ
の減算回路の出力は判定回路１０５に加えられ、下達の
動作を行なうように上記スイッチ群を駆動する。又減算
器１０３の出力１０２は最終的にはハイブリッド回路の
４線ディジタル出力信号として伝送路に供給される。
−１〜１１３−Ｎ）を介して上記平衡フィルタ回路（１
１２−１〜１１２−Ｎ）に接続され、減算器１０４の第
１の入力端子も他のスイッチ群（１１４−１〜１１４−
Ｎ）を介して上記フィルタ回路に接続される。上記２つ
の減算回路の出力は判定回路１０５に加えられ、下達の
動作を行なうように上記スイッチ群を駆動する。又減算
器１０３の出力１０２は最終的にはハイブリッド回路の
４線ディジタル出力信号として伝送路に供給される。
さて、上記構成において、 ２．Ｉｊｔ−４緩結合点１
１５より２線側を見たインピーダンスをｚＬ、４線ディ
ジタル入力信号電圧を■□、Ｄ／Ａ変換器１０８．Ａ／
Ｄ変換器１０９の伝達関数を各々ＨＤ、、、Ｈ，、Ｄ、
４線ディジタル信号入力によって２線−４８結合点１１
５に発生し、４線アナログ信号入力となるアナログ電圧
をＶ ＋＋ｗｔ’ 、ｖ０ｍｔ′を入力とした場合のＡ
／Ｄ変換器１０９の出力をＶ、５．とすると ｚＬ Ｖ ａｃｔ ＝ＨＡ／Ｄ ” Ｖ０ｗ％′となる。した
がって、別に上記電圧Ｖ、、、と等しい電圧を作り、４
線ディジタル信号出力側で差し引けば、４！ディジタル
信号出力線側には望ましくない４線ディジタル入力信号
からの廻り込み成分は発生しないことになる。
１５より２線側を見たインピーダンスをｚＬ、４線ディ
ジタル入力信号電圧を■□、Ｄ／Ａ変換器１０８．Ａ／
Ｄ変換器１０９の伝達関数を各々ＨＤ、、、Ｈ，、Ｄ、
４線ディジタル信号入力によって２線−４８結合点１１
５に発生し、４線アナログ信号入力となるアナログ電圧
をＶ ＋＋ｗｔ’ 、ｖ０ｍｔ′を入力とした場合のＡ
／Ｄ変換器１０９の出力をＶ、５．とすると ｚＬ Ｖ ａｃｔ ＝ＨＡ／Ｄ ” Ｖ０ｗ％′となる。した
がって、別に上記電圧Ｖ、、、と等しい電圧を作り、４
線ディジタル信号出力側で差し引けば、４！ディジタル
信号出力線側には望ましくない４線ディジタル入力信号
からの廻り込み成分は発生しないことになる。
そこで、補正のためのｖ、１、の電圧を作るには、をも
つ回路（フィルタ）を４線ディジタル信号入出力線間に
設ければよい、ここで、Ｗは周波数を表わす。平衡フィ
ルタ回路１１２−１〜１１２−Ｎはこれらの伝達関数を
もつディジタル回路でＮ種類の２線側インピーダンスに
対応している。これらの複数のフィルタの中で最適の特
性をもつ回路の選択は次のように行なわれる。スイッチ
群（１１３−４〜１１３−Ｎ、１１４−１〜１１４−Ｎ
）のうち最初１１３−１と１１４−２のみ閉じ、フィル
タ回路１１２−１と１１２−２を選択する。これらの出
力信号はＡ／Ｄ変換器１０９の出力信号からそれぞれ減
算器１０３，１０４を用いて差し引かれ、その出力電圧
の平均電圧の大小が判定回路１０５で判定される。この
場合、平均電圧の低い方のフィルタ回路がより廻り込み
信号を抑圧したことになる。
つ回路（フィルタ）を４線ディジタル信号入出力線間に
設ければよい、ここで、Ｗは周波数を表わす。平衡フィ
ルタ回路１１２−１〜１１２−Ｎはこれらの伝達関数を
もつディジタル回路でＮ種類の２線側インピーダンスに
対応している。これらの複数のフィルタの中で最適の特
性をもつ回路の選択は次のように行なわれる。スイッチ
群（１１３−４〜１１３−Ｎ、１１４−１〜１１４−Ｎ
）のうち最初１１３−１と１１４−２のみ閉じ、フィル
タ回路１１２−１と１１２−２を選択する。これらの出
力信号はＡ／Ｄ変換器１０９の出力信号からそれぞれ減
算器１０３，１０４を用いて差し引かれ、その出力電圧
の平均電圧の大小が判定回路１０５で判定される。この
場合、平均電圧の低い方のフィルタ回路がより廻り込み
信号を抑圧したことになる。
したがって、減算器１０３の出力の平均電圧の方が低い
場合はスイッチ１１３−１をオンとしたまま、１１４−
２をオフして、代りに１１４−３をオンさせて次の比較
を行なう。一方、減算器１０４の出力の平均電圧が低い
場合には、スイッチ１１３−１をオフし１代りに１１３
−２をオン、１１４−２をオフさせ、代りに１１４−３
をオンさせ次の比較を行なう。
場合はスイッチ１１３−１をオンとしたまま、１１４−
２をオフして、代りに１１４−３をオンさせて次の比較
を行なう。一方、減算器１０４の出力の平均電圧が低い
場合には、スイッチ１１３−１をオフし１代りに１１３
−２をオン、１１４−２をオフさせ、代りに１１４−３
をオンさせ次の比較を行なう。
以上のようにスイッチ群（１１３−１〜１１３−Ｎ）で
減算器１０３出力信号の平均電圧が低くなるように平衡
フィルタ回路を選択しておき、スイッチ群（１１４−１
〜１１４−Ｎ）でフィルタ回路を１つずつシフトして比
較してゆけば最悪でもＮ−１回の比較動作によって最適
のフィルタを選択することができる。
減算器１０３出力信号の平均電圧が低くなるように平衡
フィルタ回路を選択しておき、スイッチ群（１１４−１
〜１１４−Ｎ）でフィルタ回路を１つずつシフトして比
較してゆけば最悪でもＮ−１回の比較動作によって最適
のフィルタを選択することができる。
話者認ｖ１＠路ｌＯ６は近端話者（電話機１１１で通話
している話者）からの通話信号レベルを検出して、４線
デイジタル入力レベルより大きい場合に判定回路１０５
の動作を停止させるものである。これは、近端話者から
の信号と、４線ディジタル信号人力が同時に存在すると
判定回路に４線入力側からの信号と２線側からの信号が
重なるため、判定回路が誤動作するからである。すなわ
ち、判定回路１０５は２つの入力の電圧平均値を比較す
るため、上記２つの入力を整流して、差をとり。
している話者）からの通話信号レベルを検出して、４線
デイジタル入力レベルより大きい場合に判定回路１０５
の動作を停止させるものである。これは、近端話者から
の信号と、４線ディジタル信号人力が同時に存在すると
判定回路に４線入力側からの信号と２線側からの信号が
重なるため、判定回路が誤動作するからである。すなわ
ち、判定回路１０５は２つの入力の電圧平均値を比較す
るため、上記２つの入力を整流して、差をとり。
積分した正負を判定するよう構成できる。一方、２線側
からの信号をＡ、４線ディジタル信号入力から４腺ディ
ジタル信号出力へのまわり込みをＢ、２つの減算器１０
３，１０４の第１の入力端子に接続されている２つのフ
ィルタ出力をＣ，Ｄとすると、判定回路内で整流して差
を取った出力はｌ Ａ＋Ｂ−ＣＩ −Ｉ Ａ＋Ｂ−Ｄ
Ｉであり、したがって、これは比較したい値ＩＢ−ＣＩ
−ＩＢ−Ｄ１とは一般に等しくないため誤動作が生じる
。
からの信号をＡ、４線ディジタル信号入力から４腺ディ
ジタル信号出力へのまわり込みをＢ、２つの減算器１０
３，１０４の第１の入力端子に接続されている２つのフ
ィルタ出力をＣ，Ｄとすると、判定回路内で整流して差
を取った出力はｌ Ａ＋Ｂ−ＣＩ −Ｉ Ａ＋Ｂ−Ｄ
Ｉであり、したがって、これは比較したい値ＩＢ−ＣＩ
−ＩＢ−Ｄ１とは一般に等しくないため誤動作が生じる
。
ブロック１０７は、タイミング発生回路で、上記判定回
路、フィルタ回路、話者認識回路等に必要なタイミング
信号を供給するものであるが、Ｗ１明のため結線は示し
ていない。
路、フィルタ回路、話者認識回路等に必要なタイミング
信号を供給するものであるが、Ｗ１明のため結線は示し
ていない。
第２図は話者認識回路の一実施例を示したものである。
１０１は４線ディジタル信号入力、１０２は４線ディジ
タル信号出力である。近端話者からの信号が小さい場合
には、４線ディジタル信号出力に現われる信号は４線デ
ィジタル信号入力からの既に抑圧された廻り込み成分が
主であり、その電圧平均値は４線ディジタル信号入力レ
ベルと比較して小さい。しかし、近端話者の信号が存在
し、そのレベルが４ｍディジタル信号入力レベル以上の
場合には、この電圧が４線ディジタル信号出力に現われ
るからその電圧平均値は４線ディジタル信号入力の電圧
平均値より大きくなる。したがって、４線ディジタル信
号入力と４線ディジタル信号出力の電圧平均値を比較す
れば、近端話者を検出することができる。第２図におい
て、２０３゜２０４は整流器であり、その出力の差を減
算器２０５でとり、加算器２０６．シフトレジスタ２０
７、アッテネータ２１０で構成される積分器で積分され
た後、正負判定すれば上記の原理により話者認識を行な
うことができる。ここで、アッテネータ２０９，２１０
は感度を調整するためのものである。
タル信号出力である。近端話者からの信号が小さい場合
には、４線ディジタル信号出力に現われる信号は４線デ
ィジタル信号入力からの既に抑圧された廻り込み成分が
主であり、その電圧平均値は４線ディジタル信号入力レ
ベルと比較して小さい。しかし、近端話者の信号が存在
し、そのレベルが４ｍディジタル信号入力レベル以上の
場合には、この電圧が４線ディジタル信号出力に現われ
るからその電圧平均値は４線ディジタル信号入力の電圧
平均値より大きくなる。したがって、４線ディジタル信
号入力と４線ディジタル信号出力の電圧平均値を比較す
れば、近端話者を検出することができる。第２図におい
て、２０３゜２０４は整流器であり、その出力の差を減
算器２０５でとり、加算器２０６．シフトレジスタ２０
７、アッテネータ２１０で構成される積分器で積分され
た後、正負判定すれば上記の原理により話者認識を行な
うことができる。ここで、アッテネータ２０９，２１０
は感度を調整するためのものである。
第３図は判定回路の一実施例を示したものである。３０
１，３０２は各々第１図減算器１０３゜１０４の出力、
３０３は上記話者認識回路の出力である。入力信号３０
１，３０２は各々整流器３０４．３０５を介した後、減
算器３０６でレベル差を検出された後、加算器３０７と
シフトレジスタ３０８で構成される積分回路で積分され
る。
１，３０２は各々第１図減算器１０３゜１０４の出力、
３０３は上記話者認識回路の出力である。入力信号３０
１，３０２は各々整流器３０４．３０５を介した後、減
算器３０６でレベル差を検出された後、加算器３０７と
シフトレジスタ３０８で構成される積分回路で積分され
る。
第１のディジタル比較器３０９は積分回路の出力（ｖｌ
） が２つのしきい値（＋ Ｖ ｔ＋ｗｉ 、−Ｖ
ｔｗｉ ）に対して、Ｖ、＞Ｖ、、、又はＶ １＜
Ｖ ｔ ｗ ｓ （１） ト’ｌ！ ニハイレベル（以
下１１ ＨＴｌ ）を出力する。第２のディジタル比較
器３１１は上記第１の比較器出力が“Ｌ″′であっても
所定の時間後にカウンタ３１０の出力がしきい値ｖ７□
より大きい場合のみｎＨ”を出力する。又、第３のディ
ジタル比較器３１３は加算器３０７の出力がしきい値Ｖ
ｙ ｗ ｓ より大きい場合のみ“Ｈ”を出力する。
） が２つのしきい値（＋ Ｖ ｔ＋ｗｉ 、−Ｖ
ｔｗｉ ）に対して、Ｖ、＞Ｖ、、、又はＶ １＜
Ｖ ｔ ｗ ｓ （１） ト’ｌ！ ニハイレベル（以
下１１ ＨＴｌ ）を出力する。第２のディジタル比較
器３１１は上記第１の比較器出力が“Ｌ″′であっても
所定の時間後にカウンタ３１０の出力がしきい値ｖ７□
より大きい場合のみｎＨ”を出力する。又、第３のディ
ジタル比較器３１３は加算器３０７の出力がしきい値Ｖ
ｙ ｗ ｓ より大きい場合のみ“Ｈ”を出力する。
検出回路３１４はＯＲ回路３１２の出力が“ＨＩ＋のと
き、ディジタル比較器３１３の出力に応じて制御信号３
１６゜３１７を発生し、第１図のスイッチ群（１１３−
１〜１１３−Ｎ、１１４−１〜１１４−Ｎ）を切す替え
る。すなわち、検出回路３１４の出力３１６と３１７は
、第１図でスイッチ１１３−１゜１１４−２がオンして
いる状態で、かつ、比較器３１３の出力が“Ｈ１′の場
合はスイッチ１１３−１．１１４−３を・オンするよう
に、逆に、比較器３１３の出力が“Ｌ”の場合は、スイ
ッチ１１３−２，１１４−３がオンするように出力され
る。
き、ディジタル比較器３１３の出力に応じて制御信号３
１６゜３１７を発生し、第１図のスイッチ群（１１３−
１〜１１３−Ｎ、１１４−１〜１１４−Ｎ）を切す替え
る。すなわち、検出回路３１４の出力３１６と３１７は
、第１図でスイッチ１１３−１゜１１４−２がオンして
いる状態で、かつ、比較器３１３の出力が“Ｈ１′の場
合はスイッチ１１３−１．１１４−３を・オンするよう
に、逆に、比較器３１３の出力が“Ｌ”の場合は、スイ
ッチ１１３−２，１１４−３がオンするように出力され
る。
このとき同時に、出力信号３１５によってレジスタ３０
８．カウンタ３１０の内容はリセットされ。
８．カウンタ３１０の内容はリセットされ。
次回の積分及び計数が開始される。ただし、このとき、
話者認識回路の出力が“Ｈ″′の場合、つまり、近端話
者からの通話信号が存在する場合は、検出回路３１４は
ＯＲ回路３１２．比較器３１３の出力の如何にかかわら
ず、現状（前記例によれば、第１図スイッチ群１１３−
１，１１４−２のみオン）を維持する。上記において、
３個のしきい値が用いられるのは次の目的のためである
。まず、 Ｖｉｌ１２は１組の平衡フィルタ回路の比較
判定に要する最大時間を決定する値である。しかし、フ
ィルタ回路の組合せによっては、第３図の減算器３０６
の出力が大きくなる場合が生じるので。
話者認識回路の出力が“Ｈ″′の場合、つまり、近端話
者からの通話信号が存在する場合は、検出回路３１４は
ＯＲ回路３１２．比較器３１３の出力の如何にかかわら
ず、現状（前記例によれば、第１図スイッチ群１１３−
１，１１４−２のみオン）を維持する。上記において、
３個のしきい値が用いられるのは次の目的のためである
。まず、 Ｖｉｌ１２は１組の平衡フィルタ回路の比較
判定に要する最大時間を決定する値である。しかし、フ
ィルタ回路の組合せによっては、第３図の減算器３０６
の出力が大きくなる場合が生じるので。
このときはＶ Ｔ Ｉ＋ １ により比較判定時間の短
縮を計ることができる。Ｖ Ｔ Ｈ３は判定回路にヒス
テリシスをもたせるための値である。つまり、２１ｊ＆
側の線路条件が、たまたま比較している２つのフィルタ
特性の中間付近の特性である場合には１判定結果に差違
が生じなくなるから、上記２つのフィルタ回路が交互又
は不規則に選択切替えられる現象が生じ、この結果、切
替え時毎にノイズが発生出力されることがある。しかし
、上記第３のしきい値を設けることにより比較的大きな
差違が生じない限り、前回までの切替え状態を保持する
ようにすれば、この不要なノイズ発生を防止することが
可能である。なお、第３図に示す実施例では整流器３０
１，３０５を用いたが、感度を向上させる手段として、
これらを２乗回路におきかえてもよし鳥。
縮を計ることができる。Ｖ Ｔ Ｈ３は判定回路にヒス
テリシスをもたせるための値である。つまり、２１ｊ＆
側の線路条件が、たまたま比較している２つのフィルタ
特性の中間付近の特性である場合には１判定結果に差違
が生じなくなるから、上記２つのフィルタ回路が交互又
は不規則に選択切替えられる現象が生じ、この結果、切
替え時毎にノイズが発生出力されることがある。しかし
、上記第３のしきい値を設けることにより比較的大きな
差違が生じない限り、前回までの切替え状態を保持する
ようにすれば、この不要なノイズ発生を防止することが
可能である。なお、第３図に示す実施例では整流器３０
１，３０５を用いたが、感度を向上させる手段として、
これらを２乗回路におきかえてもよし鳥。
第４図は判定回路の他の実施例である。交流誘導成分を
除去し、音岸信号のみ通す高域ろ波器４１８．４１９を
整流器４つ４，４０５の前段に付加したものである。こ
れは実用時において、第１図の２線−４採納合点１１５
及び４線アナログ入力信号に５０ ／ ６０ Ｈｚの交
流誘導成分が重畳される場合があり、この結果、話者認
識回路及び判定回路が誤動作することを防ぐためのもの
である。この場合、第２図に示す計者認識回路の入力２
０２は第４図出力信号４０２となる。
除去し、音岸信号のみ通す高域ろ波器４１８．４１９を
整流器４つ４，４０５の前段に付加したものである。こ
れは実用時において、第１図の２線−４採納合点１１５
及び４線アナログ入力信号に５０ ／ ６０ Ｈｚの交
流誘導成分が重畳される場合があり、この結果、話者認
識回路及び判定回路が誤動作することを防ぐためのもの
である。この場合、第２図に示す計者認識回路の入力２
０２は第４図出力信号４０２となる。
第５図に平衡フィルタ回路の実施構成例を示す。
５０１は入力、５０２は出力、５０３は加算器、５０４
．５０５，５０７はシフトレジスタ、５０６は乗算器、
５０９−１〜５０９−２゜５１０−１〜５１０−４，５
１１−１〜５１１−２．５１３−Ｌ〜５１３−５，５１
４はスイッチである。この動作は特願昭５８−２１７７
１５に詳しく記載されているのでここでは説明を省略す
る。ここで、乗算器５０６に入力される係数（ａｔ＋
ａ２１ｂ１．ｂ３）をＮ′ｇ１類（例えば（ａｌ−、、
ａ２−４１ｂ、、ｔ ｂｚ−１）〜（ａｔ−＊＋ ａｘ
−＋＋ｔ ｂ、−＊＋ ｌ）ｚ−ｗ）用意し、各係数を
前記した判定回路（第３図又は第４図）の出力によって
切替えることにより、Ｎ種類のフィルタ回路を実現して
いる。したがって。
．５０５，５０７はシフトレジスタ、５０６は乗算器、
５０９−１〜５０９−２゜５１０−１〜５１０−４，５
１１−１〜５１１−２．５１３−Ｌ〜５１３−５，５１
４はスイッチである。この動作は特願昭５８−２１７７
１５に詳しく記載されているのでここでは説明を省略す
る。ここで、乗算器５０６に入力される係数（ａｔ＋
ａ２１ｂ１．ｂ３）をＮ′ｇ１類（例えば（ａｌ−、、
ａ２−４１ｂ、、ｔ ｂｚ−１）〜（ａｔ−＊＋ ａｘ
−＋＋ｔ ｂ、−＊＋ ｌ）ｚ−ｗ）用意し、各係数を
前記した判定回路（第３図又は第４図）の出力によって
切替えることにより、Ｎ種類のフィルタ回路を実現して
いる。したがって。
上記第１Ｗｉの実施例では回路動作の説明を容易にする
ため、フィルタ回路を多並列に配置した例を示したが、
実際には上記第５図に示すように各係数を切替えること
により、第１図の複数のフィルタと同様な機能を行なわ
せることができる。
ため、フィルタ回路を多並列に配置した例を示したが、
実際には上記第５図に示すように各係数を切替えること
により、第１図の複数のフィルタと同様な機能を行なわ
せることができる。
この第５図に示したフィルタを用いた場合のハイブリッ
ド回路の実施例を第６＠に示す、第１図に示した実施例
と異なる部分についてのみ説明する。フィルタ６１２−
１，８１２−２は第５図に示した各係数が判定回路６０
５よりのコントロール信号によって可変となるフィルタ
であり、このフィルタ出力はスイッチ６１３−１〜６１
３−２゜６１４−１〜６１４−２を介して、減算器６０
３゜６０４に接続される。フィルタ６１２−１〜６１２
−２がコントロール信号によってＮ種類の特性（Ｈｘ〜
Ｈ，）を持つとすれば、このハイブリッド回路の動作は
次のようになる。
ド回路の実施例を第６＠に示す、第１図に示した実施例
と異なる部分についてのみ説明する。フィルタ６１２−
１，８１２−２は第５図に示した各係数が判定回路６０
５よりのコントロール信号によって可変となるフィルタ
であり、このフィルタ出力はスイッチ６１３−１〜６１
３−２゜６１４−１〜６１４−２を介して、減算器６０
３゜６０４に接続される。フィルタ６１２−１〜６１２
−２がコントロール信号によってＮ種類の特性（Ｈｘ〜
Ｈ，）を持つとすれば、このハイブリッド回路の動作は
次のようになる。
（１）スイッチ６１３−１〜６１３−２をオン、６１４
−１〜６１４−２をオフとし、フィルタ６１２−１の特
性をＨ，，６１２−２の特性をＨＪ として比較する。
−１〜６１４−２をオフとし、フィルタ６１２−１の特
性をＨ，，６１２−２の特性をＨＪ として比較する。
（２）フィルタ６１２−１の方がリターンロスが良い場
合には、フィルタ６１２−２の特性をＨｕｎｌとして比
較する。
合には、フィルタ６１２−２の特性をＨｕｎｌとして比
較する。
（３）フィルタ６１２−２の方がリターンロスが良い場
合には、スイッチ６１・３−１〜６１３−２をオフ、６
１４−１〜６１４−２をオンして、４線出力６０２に接
続される減算器６０３により良いリターンロスをもつフ
ィルタが接続されるようにする。更に、フィルタ６１２
−１の特性をＨｊや、として比較を行なう。
合には、スイッチ６１・３−１〜６１３−２をオフ、６
１４−１〜６１４−２をオンして、４線出力６０２に接
続される減算器６０３により良いリターンロスをもつフ
ィルタが接続されるようにする。更に、フィルタ６１２
−１の特性をＨｊや、として比較を行なう。
（４）スイッチ６１３−１〜６１３−２がオフ、６１４
−１〜６１４−２がオンの状態で比較が行なわれた場合
も同様に、減算器６０３により良いリターンロスを持つ
フィルタが接続されるよう制御子れば最終的に最適なフ
ィルタを選ぶことができる。
−１〜６１４−２がオンの状態で比較が行なわれた場合
も同様に、減算器６０３により良いリターンロスを持つ
フィルタが接続されるよう制御子れば最終的に最適なフ
ィルタを選ぶことができる。
フィルタの特性を切替えた場合、フィルタの過渡応答が
雑音となる恐れがあるが、上記の方法によれば、減算器
６０３には常に特性を切替えられた後、十分時間の経っ
たフィルタが接続されるので、過渡応答による雑音を抑
えることができる。
雑音となる恐れがあるが、上記の方法によれば、減算器
６０３には常に特性を切替えられた後、十分時間の経っ
たフィルタが接続されるので、過渡応答による雑音を抑
えることができる。
本発明によれば、自動ハイブリッド回路をディジタル回
路で表現できるため、従来問題となっているＳ／Ｎ比、
ＰＳＲＲの向上が容易に実現できるばかりでなく、製造
バラツキ、経年変動に関しても安定である。更に、微細
プロセスへの適用も容易であるため、チップ面積の低減
、低消費電力化の効果がある。
路で表現できるため、従来問題となっているＳ／Ｎ比、
ＰＳＲＲの向上が容易に実現できるばかりでなく、製造
バラツキ、経年変動に関しても安定である。更に、微細
プロセスへの適用も容易であるため、チップ面積の低減
、低消費電力化の効果がある。
第１図、第６図は本発明によるディジタル自動ハイブリ
ッド回路の実施例の構成図、第２図は話者認識回路の一
実施例の構成図、第３図、第４図は判定回路の一実施例
の構成図、第５図はフィルタ回路の一実施例の構成図で
ある。 １０１・・・４Ｍｃディジタル信号入力線、１０２・・
・４線ディジタル信号出力線、１０３，１０４・・・減
算器、１０５・・・判定回路、１０６・・・話者認識回
路、１０７・・・タイミング発生回路、１０８・・・Ｄ
／Ａ変換器、１０９・・・Ａ／Ｄ変換器、１１０・・・
終端インピーダンス、１１１・・・電話機、１１２・・
・フィルタ回路、１１３，１１４・・・スイッチ群、１
１５・・・接合点、２０３，２０４・・・整流器、２０
５・・・減算器、２０６・・・加算器、２０７・・・シ
フトレジスタ、２０９．２１０・・・アッテネータ、３
０４，３０５・・・整流器、３０８・・・シフトレジス
タ、３１０・・・カウンタ、３０９，３１１，３１３・
・・ディジタル比較器、３１４・・・検出回路、４１８
，４１９・・・高域第 １図 第２図 第３図 消 ４図 ４／ｌ） ４１１１
ッド回路の実施例の構成図、第２図は話者認識回路の一
実施例の構成図、第３図、第４図は判定回路の一実施例
の構成図、第５図はフィルタ回路の一実施例の構成図で
ある。 １０１・・・４Ｍｃディジタル信号入力線、１０２・・
・４線ディジタル信号出力線、１０３，１０４・・・減
算器、１０５・・・判定回路、１０６・・・話者認識回
路、１０７・・・タイミング発生回路、１０８・・・Ｄ
／Ａ変換器、１０９・・・Ａ／Ｄ変換器、１１０・・・
終端インピーダンス、１１１・・・電話機、１１２・・
・フィルタ回路、１１３，１１４・・・スイッチ群、１
１５・・・接合点、２０３，２０４・・・整流器、２０
５・・・減算器、２０６・・・加算器、２０７・・・シ
フトレジスタ、２０９．２１０・・・アッテネータ、３
０４，３０５・・・整流器、３０８・・・シフトレジス
タ、３１０・・・カウンタ、３０９，３１１，３１３・
・・ディジタル比較器、３１４・・・検出回路、４１８
，４１９・・・高域第 １図 第２図 第３図 消 ４図 ４／ｌ） ４１１１
Claims (1)
- 【特許請求の範囲】 １、４線デイジタル信号入力線と、該４線デイジタル信
号入力線からの信号を入力とし、第１の４線アナログ信
号を出力するＤ／Ａ変換器と、第２の４線アナログ信号
を入力とし、４線デイジタル信号出力線に出力とするＡ
／Ｄ変換器と、上記第１の４線アナログ信号と第２の４
線アナログ信号を伝送する線を２線式線路に結合する回
路から成る加入者回路において、上記４線デイジタル信
号入力線に結合された複数個のデイジタル回路で実現さ
れたフイルタ群と、上記フイルタ群から２つのフイルタ
を選択する手段と、上記選択された２つのフイルタ出力
を上記Ａ／Ｄ変換器の出力から差し引く第１及び第２の
減算器と、上記第１及び第２の減算器の出力を比較し、
上記４線デイジタル信号入力線からの信号が上記４線デ
イジタル信号出力線への廻り込みを最小とするように上
記フイルタを選択する手段を制御する判定回路と、上記
２線式線路からの信号を検出して、上記判定回路の動作
を抑圧する話者認識回路を具備して構成されたことを特
徴とするデイジタル自動ハイブリツド回路。 ２、第１項記載のデイジタル自動ハイブリツド回路にお
いて、フイルタ群は加算器とスイツチ群とレジスタ回路
と乗算器と係数群から構成され、上記判定回路の出力に
よつて、必要な係数の組合せを制御するように構成され
たことを特徴とするデイジタル自動ハイブリツド回路。 ３、第１項記載のデイジタル自動ハイブリツド回路にお
いて、判定回路は、上記第１及び第２の減算器の出力の
絶対値又は２乗値の差を入力とする第１の積分器とある
周期をもつクロツクで駆動される計算器と前記第１の積
分器の出力値がある値（Ｎ＿１）以上になつたか又は前
記計数器の出力値がある値（Ｎ＿２）以上になつたかを
検出し、前記第１の積分器の絶対値出力が他の値（Ｎ＿
３）との大小関係及び上記第１の積分器の出力の極性に
応じて、上記フイルタ回路を選択する手段を制御するよ
うに構成されたことを特徴とするデイジタル自動ハイブ
リツド回路。 ４、第１項記載のデイジタル自動ハイブリツド回路にお
いて、話者認識回路は上記４線デイジタル信号入力線の
絶対値からデイジタル信号出力線の絶対値を差し引いた
値を積分する第２の積分器と前記第２の積分器の出力の
極性を検出する第２の検出器から構成され、上記第２項
の積分器の出力が正の場合、上記判定回路の動作を停止
させ、その時点でのフイルタ回路を保持することを特徴
としたデイジタル自動ハイブリツド回路。 ５、第１項記載のデイジタル自動ハイブリツド回路にお
いて、上記第１及び第２の減算器と上記判定回路の間に
それぞれ第１及び第２の高域ろ波器を具備し、上記第１
の高域ろ波器の出力を計者認識回路の一方の入力とする
ことを特徴としたデイジタル自動ハイブリツド回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59186323A JPH0761031B2 (ja) | 1984-09-07 | 1984-09-07 | デイジタル自動ハイブリツド回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59186323A JPH0761031B2 (ja) | 1984-09-07 | 1984-09-07 | デイジタル自動ハイブリツド回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6165629A true JPS6165629A (ja) | 1986-04-04 |
| JPH0761031B2 JPH0761031B2 (ja) | 1995-06-28 |
Family
ID=16186324
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59186323A Expired - Lifetime JPH0761031B2 (ja) | 1984-09-07 | 1984-09-07 | デイジタル自動ハイブリツド回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0761031B2 (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55103438A (en) * | 1979-02-05 | 1980-08-07 | Hitachi Ltd | Pressure converter |
| JPS5792927A (en) * | 1980-11-29 | 1982-06-09 | Toshiba Corp | Echo cancelling device |
| JPS57174941A (en) * | 1981-04-22 | 1982-10-27 | Hitachi Ltd | Automatic hybrid circuit |
-
1984
- 1984-09-07 JP JP59186323A patent/JPH0761031B2/ja not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55103438A (en) * | 1979-02-05 | 1980-08-07 | Hitachi Ltd | Pressure converter |
| JPS5792927A (en) * | 1980-11-29 | 1982-06-09 | Toshiba Corp | Echo cancelling device |
| JPS57174941A (en) * | 1981-04-22 | 1982-10-27 | Hitachi Ltd | Automatic hybrid circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0761031B2 (ja) | 1995-06-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI459769B (zh) | 可適應化等化電路及其方法 | |
| JPS61502510A (ja) | アダプティブ・ハイブリッド回路 | |
| CA2062701A1 (en) | Echo canceller | |
| US4608464A (en) | Interface circuit interconnecting a bidirectional two-wire line with unidirectional four-wire lines | |
| US4650930A (en) | Adaptive equalizer | |
| TWI725327B (zh) | 用來進行基線漂移修正之裝置 | |
| WO1983001163A1 (en) | Balanced current multiplier circuit for a subscriber loop interface circuit | |
| US7505520B2 (en) | Communication system between integrated circuit devices for propagating data in serial | |
| JPS6165629A (ja) | デイジタル自動ハイブリツド回路 | |
| US7099395B1 (en) | Reducing coupled noise in pseudo-differential signaling systems | |
| US7307965B2 (en) | Echo cancellation device for full duplex communication systems | |
| JPS5895488A (ja) | ライン回路 | |
| US5214510A (en) | Adaptive digital aperture compensation and noise cancel circuit | |
| US5172412A (en) | Subscriber circuit capable of suppressing in-phase induced noise | |
| JPH05284064A (ja) | ケーブル線路振幅特性自動等化器 | |
| US11398804B2 (en) | Variable-frequency charge pump using output voltage threshold control | |
| JPS6223935B2 (ja) | ||
| JPH03132104A (ja) | 等化器 | |
| JPH02200017A (ja) | エコーキャンセラ形加入者伝送のためのハイブリッド回路 | |
| JPS63263927A (ja) | エコ−キヤンセラ装置 | |
| TWI257774B (en) | Echo cancellation device for full duplex communication systems | |
| JPS63292779A (ja) | ノイズ低減回路 | |
| CN116915557A (zh) | 均衡器电路及其自适应调节方法 | |
| JP3010659B2 (ja) | 自動等化器 | |
| JPH0326585B2 (ja) |