JPS6223935B2 - - Google Patents
Info
- Publication number
- JPS6223935B2 JPS6223935B2 JP5969781A JP5969781A JPS6223935B2 JP S6223935 B2 JPS6223935 B2 JP S6223935B2 JP 5969781 A JP5969781 A JP 5969781A JP 5969781 A JP5969781 A JP 5969781A JP S6223935 B2 JPS6223935 B2 JP S6223935B2
- Authority
- JP
- Japan
- Prior art keywords
- wire
- circuit
- output
- signal
- filter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000008878 coupling Effects 0.000 claims description 2
- 238000010168 coupling process Methods 0.000 claims description 2
- 238000005859 coupling reaction Methods 0.000 claims description 2
- 230000005540 biological transmission Effects 0.000 description 6
- 239000003990 capacitor Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 3
- 230000002457 bidirectional effect Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000001914 filtration Methods 0.000 description 2
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 2
- 238000005070 sampling Methods 0.000 description 2
- 230000001052 transient effect Effects 0.000 description 2
- 230000010354 integration Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
- H04B1/40—Circuits
- H04B1/54—Circuits using the same frequency for two directions of communication
- H04B1/58—Hybrid arrangements, i.e. arrangements for transition from single-path two-direction transmission to single-direction transmission on each of two paths or vice versa
- H04B1/586—Hybrid arrangements, i.e. arrangements for transition from single-path two-direction transmission to single-direction transmission on each of two paths or vice versa using an electronic circuit
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Description
【発明の詳細な説明】
本発明は自動ハイブリツド回路、更に詳しく言
えば、電話等の伝送システムに使用される双方向
の信号線（２線）と一方向の信号線（４線）を変
換する回路に係り、特にハイブリツドトランスを
用いず、２線側の伝送路に最適の状態に自動的適
応せしめる回路に係る。
えば、電話等の伝送システムに使用される双方向
の信号線（２線）と一方向の信号線（４線）を変
換する回路に係り、特にハイブリツドトランスを
用いず、２線側の伝送路に最適の状態に自動的適
応せしめる回路に係る。
通常、電話の伝送システム等に使用されるハイ
ブリツド回路はハイブリツドトランスが使用さ
れ、４線式入力線より入つた信号を２線側に伝達
し、２線からの信号を４線式出力線に伝達するこ
とを目的とする。この回路において、４線入力信
号が４線出力線に漏れ込まないように、ハイブリ
ツドトランスから２線側をみたインピーダンスと
等しいインピーダンスを持つバランシングネツト
ワークを接続する構成がとられる。しかしながら
２線側のインピーダンスは線路の種類、線路の長
さ、端末に接続される電話器の種類等によつて、
異なりあるいは変動し、かつそのインピーダンス
は周波数によつて変るため、多種の２線側に適用
できる回路を実現することは困難である。この対
策として、バランシングネツトワークを持つた複
数個のハイブリツド回路を並置し、最適のものを
選択する回路が提案されているが（岡安他“平衡
回路網自動切換形２線変換回路の動作及び設計法
の検討”、装置が大型になるとか、コストの観点
から実用化されるには致つていない。
ブリツド回路はハイブリツドトランスが使用さ
れ、４線式入力線より入つた信号を２線側に伝達
し、２線からの信号を４線式出力線に伝達するこ
とを目的とする。この回路において、４線入力信
号が４線出力線に漏れ込まないように、ハイブリ
ツドトランスから２線側をみたインピーダンスと
等しいインピーダンスを持つバランシングネツト
ワークを接続する構成がとられる。しかしながら
２線側のインピーダンスは線路の種類、線路の長
さ、端末に接続される電話器の種類等によつて、
異なりあるいは変動し、かつそのインピーダンス
は周波数によつて変るため、多種の２線側に適用
できる回路を実現することは困難である。この対
策として、バランシングネツトワークを持つた複
数個のハイブリツド回路を並置し、最適のものを
選択する回路が提案されているが（岡安他“平衡
回路網自動切換形２線変換回路の動作及び設計法
の検討”、装置が大型になるとか、コストの観点
から実用化されるには致つていない。
したがつて、本発明の目的は、種々の２線側イ
ンピーダンスに自動的に適応できるハイブリツド
回路を実現することである。更に他の目的はハイ
ブリツドトランスを用いず、MOS技術等を使用
したモノリシツクLSL化が可能なハイブリツド回
路を実現することである。
ンピーダンスに自動的に適応できるハイブリツド
回路を実現することである。更に他の目的はハイ
ブリツドトランスを用いず、MOS技術等を使用
したモノリシツクLSL化が可能なハイブリツド回
路を実現することである。
本発明は上記目的を達成するため、４線式入力
線側に伝達特性が可変なフイルタを配し、上記フ
イルタの出力と４線式出力線の出力とを比較判定
し、その判定回路の出力によつて上記フイルタの
伝達特性を最適の特性、すなわち２線と４線の結
合点において発生するもれ電圧と等しい電圧を発
生するフイルタを構成し、上記フイルタの出力を
上記４線式出力線の出力から差し引くことによつ
て、４線式入力線の４線式出力線への洩れ込み信
号を打消すように構成しかつ、２線式線路からの
入力信号の有無を検出（話者認識）し、これによ
つて上記比較判定の動作を制御するように構成し
たものである。
線側に伝達特性が可変なフイルタを配し、上記フ
イルタの出力と４線式出力線の出力とを比較判定
し、その判定回路の出力によつて上記フイルタの
伝達特性を最適の特性、すなわち２線と４線の結
合点において発生するもれ電圧と等しい電圧を発
生するフイルタを構成し、上記フイルタの出力を
上記４線式出力線の出力から差し引くことによつ
て、４線式入力線の４線式出力線への洩れ込み信
号を打消すように構成しかつ、２線式線路からの
入力信号の有無を検出（話者認識）し、これによ
つて上記比較判定の動作を制御するように構成し
たものである。
本発明によれば、２線４線結合点から４線式出
力線への望ましくない漏れ込み信号は上記フイル
タの出力によつて打消されるために、ハイブリツ
ドトランスを必要としない。さらに、２線側のイ
ンピーダンスの変動に対して自動的に、フイルタ
回路の特性が最適に制御されるため、ハイブリツ
ド回路装置を汎用性のあるものとすることができ
るため、一つのハイブリツド回路装置で各種の加
入者線に対応できる。
力線への望ましくない漏れ込み信号は上記フイル
タの出力によつて打消されるために、ハイブリツ
ドトランスを必要としない。さらに、２線側のイ
ンピーダンスの変動に対して自動的に、フイルタ
回路の特性が最適に制御されるため、ハイブリツ
ド回路装置を汎用性のあるものとすることができ
るため、一つのハイブリツド回路装置で各種の加
入者線に対応できる。
さらに、上記フイルタやその駆動回路は以下の
実施例に示す如くMOS技術を使用して、大規模
集積（LSI）化が容易となり、装置の小形化、低
コスト化に有効な手段を提供するものである。
実施例に示す如くMOS技術を使用して、大規模
集積（LSI）化が容易となり、装置の小形化、低
コスト化に有効な手段を提供するものである。
以下、図面を用いて、本発明を詳細に説明す
る。第１図はハイブリツド回路の一般的構成を示
すもので、簡明のため、端末の２つの電話機１０
１および１０２の間の通信線路を示すものであ
る。電話機１０１からの信号は双方向伝送の２線
１０７ハイブリツド回路１０４、その４線式出力
線１０５を経て、他のハイブリツド回路１０３の
４線式入力線１０８、２線１１０を経て他の電話
機１０２に伝送される。又、電話機１０２の信号
も同様にして、２線１１０、ハイブリツド回路１
０３、４線式出力線１０９、４線式入力線１０
６、ハイブリツド回路１０４、２線１０７を経
て、電話機１０１に送られる。
る。第１図はハイブリツド回路の一般的構成を示
すもので、簡明のため、端末の２つの電話機１０
１および１０２の間の通信線路を示すものであ
る。電話機１０１からの信号は双方向伝送の２線
１０７ハイブリツド回路１０４、その４線式出力
線１０５を経て、他のハイブリツド回路１０３の
４線式入力線１０８、２線１１０を経て他の電話
機１０２に伝送される。又、電話機１０２の信号
も同様にして、２線１１０、ハイブリツド回路１
０３、４線式出力線１０９、４線式入力線１０
６、ハイブリツド回路１０４、２線１０７を経
て、電話機１０１に送られる。
さて、このようなハイブリツド回路において、
ハイブリツドトランスのバランシングネツトワー
クのインピーダンスＺBN（Ｗ）がハイブリツドト
ランスから２線側をみたインピーダンスＺL
（Ｗ）と等しい場合は、４線式入力線側からの信
号は全て２線側に伝送されるが、上記のインピー
ダンスが等しくないときは４線式出力側への洩れ
込み成分ＸAやＸBが生じ、鳴音、準鳴音の原因と
なる。
ハイブリツドトランスのバランシングネツトワー
クのインピーダンスＺBN（Ｗ）がハイブリツドト
ランスから２線側をみたインピーダンスＺL
（Ｗ）と等しい場合は、４線式入力線側からの信
号は全て２線側に伝送されるが、上記のインピー
ダンスが等しくないときは４線式出力側への洩れ
込み成分ＸAやＸBが生じ、鳴音、準鳴音の原因と
なる。
第２図は本発明による自動ハイブリツド回路の
一実施例の構成を示すブロツク図である。同図に
おいて、４線入力線２０２、４線出力線２０１、
端末に電話機２１０が結合された２線との間に２
線４線結合点２１４が形成される。４線入力線２
０２の入力信号は、サンプルホールド回路２０
８、終端インピーダンス２０９、結合点２１４を
介して２線側に供給される。同時にサンプルホー
ルド回路２０８の出力は並列に接続された複数の
フイルタ回路（２１１−１，２１１−２，……２
１１−Ｎ）に供給される。結合点２１４から４線
出力側の線２１５は並列に接続された２つの減算
回路２０３，２０４の正端子に供給される。
一実施例の構成を示すブロツク図である。同図に
おいて、４線入力線２０２、４線出力線２０１、
端末に電話機２１０が結合された２線との間に２
線４線結合点２１４が形成される。４線入力線２
０２の入力信号は、サンプルホールド回路２０
８、終端インピーダンス２０９、結合点２１４を
介して２線側に供給される。同時にサンプルホー
ルド回路２０８の出力は並列に接続された複数の
フイルタ回路（２１１−１，２１１−２，……２
１１−Ｎ）に供給される。結合点２１４から４線
出力側の線２１５は並列に接続された２つの減算
回路２０３，２０４の正端子に供給される。
減算回路２０３の負端子はスイツチ群（２１２
−１，２１２−２，……２１２−Ｎ）を介して上
記フイルタ回路（２１１−１，２１１−２，……
２１１−Ｎ）に接続され、減算器２０４の負端子
も、他のスイツチ群（２１３−１，２１３−２，
……２１３−Ｎ）を介して上記フイルタ回路に接
続されている。上記２つの減算回路の出力は２０
５の判定回路に加えられ、下述の動作を行なうよ
うに上記スイツチ群を駆動する。又、減算器２０
３の出力線２０１は最終的にハイブリツド回路の
４線出力として伝送路に結合される。ブロツク２
０６はタイミング信号発生回路であり、上記判定
回路、フイルタ回路、サンプルホールド回路等に
必要なタイミング信号を供給するものであるが、
簡明のため結線は示していない。
−１，２１２−２，……２１２−Ｎ）を介して上
記フイルタ回路（２１１−１，２１１−２，……
２１１−Ｎ）に接続され、減算器２０４の負端子
も、他のスイツチ群（２１３−１，２１３−２，
……２１３−Ｎ）を介して上記フイルタ回路に接
続されている。上記２つの減算回路の出力は２０
５の判定回路に加えられ、下述の動作を行なうよ
うに上記スイツチ群を駆動する。又、減算器２０
３の出力線２０１は最終的にハイブリツド回路の
４線出力として伝送路に結合される。ブロツク２
０６はタイミング信号発生回路であり、上記判定
回路、フイルタ回路、サンプルホールド回路等に
必要なタイミング信号を供給するものであるが、
簡明のため結線は示していない。
さて上記構成において、２線、４線結合点２１
４より２線側を見たインピーダンスをＺL、４線
入力電圧をＶioとすれば、結合点２１４に発生し
た４線出力線側に発生する電圧Ｖputは Ｖput＝ＺＬ／ＺＢ＋ＺＬＶio となる。従つて、別に上記電圧Ｖputと等しい電
圧を作り４線出力側で差し引けば、４線出力線に
は望ましくない４線入力信号は発生しないことに
なる。したがつて、２線側インピーダンスＺLと
等しいバランシングネツトワークを持つハイブリ
ツドトランスを用いる必要はなくなる。なお、２
線側からの信号はサンプルホールド回路の出力イ
ンピーダンスが極めて小さいので、フイルタ回路
２１１側には信号は発生しない。
４より２線側を見たインピーダンスをＺL、４線
入力電圧をＶioとすれば、結合点２１４に発生し
た４線出力線側に発生する電圧Ｖputは Ｖput＝ＺＬ／ＺＢ＋ＺＬＶio となる。従つて、別に上記電圧Ｖputと等しい電
圧を作り４線出力側で差し引けば、４線出力線に
は望ましくない４線入力信号は発生しないことに
なる。したがつて、２線側インピーダンスＺLと
等しいバランシングネツトワークを持つハイブリ
ツドトランスを用いる必要はなくなる。なお、２
線側からの信号はサンプルホールド回路の出力イ
ンピーダンスが極めて小さいので、フイルタ回路
２１１側には信号は発生しない。
そこで、補正のためのＶputの電圧を作るには
伝達関数Ｈi（Ｚ）＝ＺＬ（Ｗ）／ＺＢ＋ＺＬ（Ｗ）
を持つ回路（フイルタ）をサンプルホールド回路
２０８の出力側に設ければ良い。ここで、Ｚはｃ
jwTなるＺ演算子で、Ｔはサンプリング周期を表
わす。フイルタ回路２１１−１，……２１１−Ｎ
はこれらの伝達関数を持つ回路で種々の２線側イ
ンピーダンスに対応している。これらの複数のフ
イルタの中で最適の特性を持つ回路の選択は次の
ように行なわれる。スイツチ群（２１２−１〜２
１２−Ｎ，２１３〜２１３−Ｎ）のうち最初２１
２−１，２１３−２のみを閉じ、バランス回路２
１１−１、および２１１−２を選択する。これら
の出力はそれぞれ２線４線変換点出力から減算器
２０３および２０４を用いて差し引き、その出力
の平均電圧を判定回路２０５で判定する。すなわ
ち、平均電圧が低い方のフイルタ回路が望ましい
ことになる。
２０８の出力側に設ければ良い。ここで、Ｚはｃ
jwTなるＺ演算子で、Ｔはサンプリング周期を表
わす。フイルタ回路２１１−１，……２１１−Ｎ
はこれらの伝達関数を持つ回路で種々の２線側イ
ンピーダンスに対応している。これらの複数のフ
イルタの中で最適の特性を持つ回路の選択は次の
ように行なわれる。スイツチ群（２１２−１〜２
１２−Ｎ，２１３〜２１３−Ｎ）のうち最初２１
２−１，２１３−２のみを閉じ、バランス回路２
１１−１、および２１１−２を選択する。これら
の出力はそれぞれ２線４線変換点出力から減算器
２０３および２０４を用いて差し引き、その出力
の平均電圧を判定回路２０５で判定する。すなわ
ち、平均電圧が低い方のフイルタ回路が望ましい
ことになる。
減算器２０３の出力の平均電圧の方が低い場合
は、スイツチ２１２−１をオンにして、２１３−
２をオフにして、２１３−３をオンさせて比較を
行なう。減算器２０４の出力の平均電圧の方が低
い場合はスイツチ２１２−１をオフし、２１２−
２をオンさせる。更に２１３−２をオフさせて、
２１３−３をオンさせて比較を行なう。
は、スイツチ２１２−１をオンにして、２１３−
２をオフにして、２１３−３をオンさせて比較を
行なう。減算器２０４の出力の平均電圧の方が低
い場合はスイツチ２１２−１をオフし、２１２−
２をオンさせる。更に２１３−２をオフさせて、
２１３−３をオンさせて比較を行なう。
以上のようにスイツチ群（２１２−１，〜２１
２−Ｎ）で減算器２０３の平均電圧が低くなるよ
うにフイルタ回路を選択しておき、スイツチ群
（２１３−１〜２１３−Ｎ）でフイルタ回路を１
つずつシフトして比較してゆけば最悪でもＮ−１
回の比較動作によつて最適のフイルタを選択する
ことができる。
２−Ｎ）で減算器２０３の平均電圧が低くなるよ
うにフイルタ回路を選択しておき、スイツチ群
（２１３−１〜２１３−Ｎ）でフイルタ回路を１
つずつシフトして比較してゆけば最悪でもＮ−１
回の比較動作によつて最適のフイルタを選択する
ことができる。
話者認識回路２０７は近端話者（電話機２１０
で通話している話者）からの通話信号を検出し
て、判定回路２０５の動作を停止させる。
で通話している話者）からの通話信号を検出し
て、判定回路２０５の動作を停止させる。
これは、近端話者からの信号と、４線入力側か
らの信号が同時に存在すると、判定回路に４線入
力側からの信号に２線側からの信号が重なるため
判定回路が誤動作する可能性がある。この理由は
次の通りである。判定回路２０５は、２つの入力
の電圧平均値を、比較するため２つの入力を整流
して、差を取り、低域ろ波して正負を判定してい
る。２線側からの信号をＡ、４線入力から４線出
力へのまわり込みをＢ、２つの減算器２０３，２
０４の負入力端子に接続されている２つのフイル
タ出力をＣ，Ｄとすると、判定回路内で整流して
差を取つた出力は、｜Ａ＋Ｂ−Ｃ｜−｜Ａ＋Ｂ−
Ｄ｜であり、これは比較したい値｜Ｂ−Ｃ｜−｜
Ｂ−Ｄ｜とは一般に等しくないため誤動作を生じ
る。
らの信号が同時に存在すると、判定回路に４線入
力側からの信号に２線側からの信号が重なるため
判定回路が誤動作する可能性がある。この理由は
次の通りである。判定回路２０５は、２つの入力
の電圧平均値を、比較するため２つの入力を整流
して、差を取り、低域ろ波して正負を判定してい
る。２線側からの信号をＡ、４線入力から４線出
力へのまわり込みをＢ、２つの減算器２０３，２
０４の負入力端子に接続されている２つのフイル
タ出力をＣ，Ｄとすると、判定回路内で整流して
差を取つた出力は、｜Ａ＋Ｂ−Ｃ｜−｜Ａ＋Ｂ−
Ｄ｜であり、これは比較したい値｜Ｂ−Ｃ｜−｜
Ｂ−Ｄ｜とは一般に等しくないため誤動作を生じ
る。
第３図は、話者認識回路の一実施例を示したも
のである。３０２は４線入力、３０１は４線出
力、３０３はサンプルホールド回路である。２線
側からの信号がない場合には、４線出力に現われ
る信号は、４線入力からのまわり込みだけである
からその電圧平均値は、４線入力のそれと比較し
て小さい。２線側からの信号が存在し、そのレベ
ルがある程度以上高ければこの電圧が４線出力に
現われるからその電圧平均値は、４線入力の電圧
平均値より大きくなる。したがつて、４線入力と
出力の電圧平均値を比較すれば、近端話者を検出
することができる。
のである。３０２は４線入力、３０１は４線出
力、３０３はサンプルホールド回路である。２線
側からの信号がない場合には、４線出力に現われ
る信号は、４線入力からのまわり込みだけである
からその電圧平均値は、４線入力のそれと比較し
て小さい。２線側からの信号が存在し、そのレベ
ルがある程度以上高ければこの電圧が４線出力に
現われるからその電圧平均値は、４線入力の電圧
平均値より大きくなる。したがつて、４線入力と
出力の電圧平均値を比較すれば、近端話者を検出
することができる。
第３図において、３０４，３０５は整流器であ
り、その出力の差を減算器（３０６）でとり、低
域ろ波器３０７で低域ろ波した後、正負判定をす
れば、上記の原理により、話者認識を行うことが
できる。アツテイネータ３０９は、感度を調整す
るためのものである。
り、その出力の差を減算器（３０６）でとり、低
域ろ波器３０７で低域ろ波した後、正負判定をす
れば、上記の原理により、話者認識を行うことが
できる。アツテイネータ３０９は、感度を調整す
るためのものである。
上記第２図の実施例では回路の動作をわかりや
すくするため、フイルタを多数並列に配置した例
を示したが、実際の構成においては第４図に示す
ようなスイツチ回路で駆動される、いわゆるスイ
ツチドキヤパシタと演算増幅器を組合せて構成し
たフイルタを２個用い、このスイツチドキヤパシ
タの値を切換えることによつて、第２図の複数の
フイルタと同様の機能を行なわせる。
すくするため、フイルタを多数並列に配置した例
を示したが、実際の構成においては第４図に示す
ようなスイツチ回路で駆動される、いわゆるスイ
ツチドキヤパシタと演算増幅器を組合せて構成し
たフイルタを２個用い、このスイツチドキヤパシ
タの値を切換えることによつて、第２図の複数の
フイルタと同様の機能を行なわせる。
第４図において、ブロツク４０９および４１０
は同様の構成からなるフイルタで、共通の入力端
子４０１は第２図のサンプルホールド回路２０８
の出力に接続され、各出力端子４０２および４０
３はそれぞれ、第２図の減算器（比較器）２０３
および２０４の負入力端子に接続される。フイル
タ４１０は４０９と同様の構成であるので、フイ
ルタ４０９について説明する。入力端子４０１と
演算増幅器４０８の負入力端子との間の可変容量
（容量値αＣ）のスイツチSW２で切換えられる
スイツチドキヤパシタ４０５が接続されている。
ここでスイツチドキヤパシタとはサンプル周期で
接続が切換えられ充電放電を行なう容量素子を言
う（以下同じ）。演算増幅器４０８の正入力端子
はアースに接続され、出力端子４０２と負入力端
子間には固定容量素子（容量値Ｃ）４０７と可変
容量（容量値γＣ）のスイツチSW３で切換えら
れるスイツチドキヤパシタ４０６が並列に接続さ
れている。そして入力端子とアース間および負入
力端子とアース間にスイツチSW１で切換えられ
る可変容量（容量値βＣ）のスイツチドキヤパシ
タ４０４で構成されている。
は同様の構成からなるフイルタで、共通の入力端
子４０１は第２図のサンプルホールド回路２０８
の出力に接続され、各出力端子４０２および４０
３はそれぞれ、第２図の減算器（比較器）２０３
および２０４の負入力端子に接続される。フイル
タ４１０は４０９と同様の構成であるので、フイ
ルタ４０９について説明する。入力端子４０１と
演算増幅器４０８の負入力端子との間の可変容量
（容量値αＣ）のスイツチSW２で切換えられる
スイツチドキヤパシタ４０５が接続されている。
ここでスイツチドキヤパシタとはサンプル周期で
接続が切換えられ充電放電を行なう容量素子を言
う（以下同じ）。演算増幅器４０８の正入力端子
はアースに接続され、出力端子４０２と負入力端
子間には固定容量素子（容量値Ｃ）４０７と可変
容量（容量値γＣ）のスイツチSW３で切換えら
れるスイツチドキヤパシタ４０６が並列に接続さ
れている。そして入力端子とアース間および負入
力端子とアース間にスイツチSW１で切換えられ
る可変容量（容量値βＣ）のスイツチドキヤパシ
タ４０４で構成されている。
このフイルタの伝達関数Ｈ（Ｚ）は
であり、1/1次の伝達関数が実現できる。上記式
を近似するフイルタとしてはこの程度のもので十
分であるが、次数を上げれば更に複雑な特性も近
似することができる。
を近似するフイルタとしてはこの程度のもので十
分であるが、次数を上げれば更に複雑な特性も近
似することができる。
上記可変容量値αＣ，βＣおよびγＣは図示の
如く並列に接続された容量素子をスイツチSW
４，SW５およびSW６を前述した判定回路の動
作によつて切換えることによつて最適のフイルタ
回路が構成される。又、スイツチはMOSトラン
ジスタによつて容易に実現される。本フイルタ回
路によれば極めて小型の集積回路で種々のフイル
タ特性を持つ回路を実現できる。
如く並列に接続された容量素子をスイツチSW
４，SW５およびSW６を前述した判定回路の動
作によつて切換えることによつて最適のフイルタ
回路が構成される。又、スイツチはMOSトラン
ジスタによつて容易に実現される。本フイルタ回
路によれば極めて小型の集積回路で種々のフイル
タ特性を持つ回路を実現できる。
第５図に第３図に示したようなフイルタを用い
た場合のハイブリツド回路の実施例を示す。第２
図に示した実施例と異なる部分についてのみ説明
するフイルタ５１１−１，５１１−２は第３図に
示した係数が判定回路５０５よりのコントロール
信号によつて可変となるフイルタであり、このフ
イルタ出力は、スイツチ５１２−１〜５１２−
２，５１３−１〜５１３−２を介して、減算器５
０３，５０４に接続される。
た場合のハイブリツド回路の実施例を示す。第２
図に示した実施例と異なる部分についてのみ説明
するフイルタ５１１−１，５１１−２は第３図に
示した係数が判定回路５０５よりのコントロール
信号によつて可変となるフイルタであり、このフ
イルタ出力は、スイツチ５１２−１〜５１２−
２，５１３−１〜５１３−２を介して、減算器５
０３，５０４に接続される。
フイルタ５１１−１〜５１１−２が、コントロ
ール信号によつてＮ種類の特性（C1〜ＣN）を持
つとすれば、このハイブリツド回路の動作は、次
のようになる。
ール信号によつてＮ種類の特性（C1〜ＣN）を持
つとすれば、このハイブリツド回路の動作は、次
のようになる。
(1) スイツチ５１２−１〜５１２−２をON、５
１３−１〜５１３−２をOFFとし、フイルタ
５１１−１の特性をＣi、５１１−２の特性を
Ｃjとして比較を行う。
１３−１〜５１３−２をOFFとし、フイルタ
５１１−１の特性をＣi、５１１−２の特性を
Ｃjとして比較を行う。
(2) フイルタ５１１−１の方がリターンロスが良
い場合には、フイルタ５１１−２の特性をＣj+
１として比較を行う。
い場合には、フイルタ５１１−２の特性をＣj+
１として比較を行う。
(3) フイルタ５１１−２の方がリターンロスが良
い場合には、スイツチ５１２−１〜５１２−２
をOFF、５１３−１〜５１３−２をONとして
４線出力５０１に接続される減算器により良い
リターンロスを持つフイルタが接続されるよう
にする。更に、フイルタ５１１−１の特性をＣ
j+1として比較を行う。
い場合には、スイツチ５１２−１〜５１２−２
をOFF、５１３−１〜５１３−２をONとして
４線出力５０１に接続される減算器により良い
リターンロスを持つフイルタが接続されるよう
にする。更に、フイルタ５１１−１の特性をＣ
j+1として比較を行う。
(4) スイツチ５１２−１〜５１２−２がOFF、
５１３−１〜５１３−２がONの状態で比較が
行なわれた場合も同様に、減算器５０３により
良いリターンロスを持つフイルタが接続される
ように制御すれば最終的に最適なフイルタを選
択することができる。
５１３−１〜５１３−２がONの状態で比較が
行なわれた場合も同様に、減算器５０３により
良いリターンロスを持つフイルタが接続される
ように制御すれば最終的に最適なフイルタを選
択することができる。
フイルタの特性を切り替えた場合、フイルタ
の過渡応答が雑音となる恐れがあるが、上記の
方法によれば、減算器５０３には常に、特性を
切り替えられた後、十分時間の経つたフイルタ
が接続されるので、過渡応答による雑音を抑え
ることができる。
の過渡応答が雑音となる恐れがあるが、上記の
方法によれば、減算器５０３には常に、特性を
切り替えられた後、十分時間の経つたフイルタ
が接続されるので、過渡応答による雑音を抑え
ることができる。
以上、実施例によつて説明した如く、本発明の
自動ハイブリツド回路はハイブリツドトランスを
用いることなく種々の２線側インピーダンスに自
動的に適応でき、更にMOS集積回路技術を使用
してLSI化が可能となり、装置回路の小型化、低
コスト化に有効な手段を提供するものである。
自動ハイブリツド回路はハイブリツドトランスを
用いることなく種々の２線側インピーダンスに自
動的に適応でき、更にMOS集積回路技術を使用
してLSI化が可能となり、装置回路の小型化、低
コスト化に有効な手段を提供するものである。
第１図はハイブリツド回路の一般的構成図、第
２図および第５図は本発明によるハイブリツド回
路の実施例の構成図、第３図は話者認識回路の一
実施例の構成図、第４図は第２図のフイルタ回路
の他の実施例の回路図である。 ２０１……４線出力線、２０２……４線入力
線、２０３，２０４……減算回路、２０５……判
定回路、２０６……タイミング信号発生回路、２
０７……話者認識回路、２０８……サンプルホー
ルド回路、２０９……終端インピーダンス、２１
０……電話機、２１１……フイルタ回路、２１
２，２１３……スイツチ群、２１４……結合点、
３０１……４線出力線、３０２……４線入力線、
３０３……サンプルホールド回路、３０４，３０
５……整流器、３０６……減算器、３０７……低
域ろ波器、３０８……正負判定回路、３０９……
アツテイネータ。
２図および第５図は本発明によるハイブリツド回
路の実施例の構成図、第３図は話者認識回路の一
実施例の構成図、第４図は第２図のフイルタ回路
の他の実施例の回路図である。 ２０１……４線出力線、２０２……４線入力
線、２０３，２０４……減算回路、２０５……判
定回路、２０６……タイミング信号発生回路、２
０７……話者認識回路、２０８……サンプルホー
ルド回路、２０９……終端インピーダンス、２１
０……電話機、２１１……フイルタ回路、２１
２，２１３……スイツチ群、２１４……結合点、
３０１……４線出力線、３０２……４線入力線、
３０３……サンプルホールド回路、３０４，３０
５……整流器、３０６……減算器、３０７……低
域ろ波器、３０８……正負判定回路、３０９……
アツテイネータ。
Claims (1)
- 【特許請求の範囲】 １ ４線式入力線と４線式出力線と２線式線路と
を結合する回路において、上記４線式入力線に結
合された複数個のフイルタ群と、上記フイルタ群
から２つのフイルタを選択する手段と、上記選択
された２つのフイルタの１つの出力を２線４線結
合点の出力から差し引きその出力端が上記４線式
出力線に接続された第１の減算器と上記２つのフ
イルタの他の１つの出力を上記２線４線結合点の
出力から差し引く第２の減算器と、上記２つの減
算器の出力を比較し、上記４線入力線からの信号
が上記４線式出力線へのまわり込みを最小とする
ように上記フイルタを選択する手段を制御する判
定回路と、２線式線路からの信号を検出して、上
記判定回路の動作を抑圧する話者認識回路を具備
して構成されたことを特徴とする自動ハイブリツ
ド回路。 ２ 第１項記載の自動ハイブリツド回路におい
て、上記話者認識回路は４線入力信号と、４線出
力信号とを整流する整流回路と、整流された４線
入力信号と４続出力信号との差を取る減算器と減
算器出力を低減ろ波する低域ろ波器と、低域ろ波
器出力の正負を判定し、上記判定回路の動作を抑
圧する信号を作る回路から構成されたことを特徴
とする自動ハイブリツド回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5969781A JPS57174941A (en) | 1981-04-22 | 1981-04-22 | Automatic hybrid circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5969781A JPS57174941A (en) | 1981-04-22 | 1981-04-22 | Automatic hybrid circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57174941A JPS57174941A (en) | 1982-10-27 |
| JPS6223935B2 true JPS6223935B2 (ja) | 1987-05-26 |
Family
ID=13120652
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5969781A Granted JPS57174941A (en) | 1981-04-22 | 1981-04-22 | Automatic hybrid circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS57174941A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0761031B2 (ja) * | 1984-09-07 | 1995-06-28 | 株式会社日立製作所 | デイジタル自動ハイブリツド回路 |
| JPH07326990A (ja) * | 1994-06-02 | 1995-12-12 | Nec Corp | 自動整合制御装置 |
-
1981
- 1981-04-22 JP JP5969781A patent/JPS57174941A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57174941A (en) | 1982-10-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0582862B1 (en) | Switched capacitor amplifier circuit | |
| CA2062701A1 (en) | Echo canceller | |
| US4608464A (en) | Interface circuit interconnecting a bidirectional two-wire line with unidirectional four-wire lines | |
| JP2645022B2 (ja) | 加入者回路 | |
| JPS5844853A (ja) | 電話ライン回路用増幅回路 | |
| KR910009672B1 (ko) | 모뎀의 송출신호 레벨 자동 보상회로 및 방법 | |
| US5894513A (en) | Hands-free communication unit having residual acoustic echo suppression means for suppressing residual echoes which have been left unremoved by an echo canceller, a bilateral communication system and a method for suppressing residual echoes | |
| US5274702A (en) | Wideband telephone line interface circuit | |
| EP0455894B1 (en) | Impedance synthesis multiple loop using filtering means | |
| EP0088777A1 (en) | Balanced current multiplier circuit for a subscriber loop interface circuit | |
| CN101248589A (zh) | 用于回声消除的路径变化检测器 | |
| JPH08503341A (ja) | 電気通信用ライン・インタフェース回路 | |
| JP2002515695A (ja) | チップ・リング・トーン信号検出器用の整合可能な近端音声通話消去のための方法およびシステム | |
| JPS6223935B2 (ja) | ||
| CA2263540C (en) | Dynamic optimization of handsfree microphone gain | |
| JPS6037860A (ja) | 電話機の改良 | |
| JP2912388B2 (ja) | 加入者回路 | |
| CA2281772C (en) | Method for automatically matching the levels of the signals exchanged in a communication network | |
| KR940002151B1 (ko) | 전원선과 통화선을 공용하는 2선 방식 인터폰 회로 | |
| RU2164058C1 (ru) | Система стыка микропроцессорной аппаратуры с аналоговыми абонентскими двухпроводными телефонными линиями (варианты) и модуль стыка для этих систем | |
| JPH03267898A (ja) | 加入者線回路 | |
| JPH0761031B2 (ja) | デイジタル自動ハイブリツド回路 | |
| JPS6218122A (ja) | 双方向増幅器 | |
| AU681169B2 (en) | Line termination circuit | |
| WO1994007319A1 (en) | Telephone line interface |