TWI459769B - 可適應化等化電路及其方法 - Google Patents
可適應化等化電路及其方法 Download PDFInfo
- Publication number
- TWI459769B TWI459769B TW099146934A TW99146934A TWI459769B TW I459769 B TWI459769 B TW I459769B TW 099146934 A TW099146934 A TW 099146934A TW 99146934 A TW99146934 A TW 99146934A TW I459769 B TWI459769 B TW I459769B
- Authority
- TW
- Taiwan
- Prior art keywords
- signal
- voltage
- unit
- gain
- value
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03006—Arrangements for removing intersymbol interference
- H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
- H04L25/03019—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception
- H04L25/03057—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception with a recursive structure
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Dc Digital Transmission (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Description
本發明是有關於一種等化電路及其方法,且特別是有關於一種可適應化等化電路(adaptive equalizer)及其方法。
一般而言,對於高速傳輸的訊號,經過通道(channel)之後,訊號強度可能會衰減,以致於造成訊號強度太小、雜訊擾動(jitter)太大,進而傳輸結果會造成誤碼率增加,影響通訊品質。圖1即繪示訊號在電子系統中各部份的傳輸波形及其眼圖(eye diagram)。請參照圖1,訊號S1在經過電子系統100發送端的驅動器110強化之後,進入通道130傳輸,在進入通道傳輸之前,由驅動器110輸出之眼圖可以發現,此時訊號S1具有良好的訊號品質。但經過通道傳輸之後,訊號S1在通道130的輸出端即產生了衰減,如通道130輸出之眼圖所示,其訊號品質因衰減及雜訊擾動而劣化。
為解決上述問題,最常見的方式例如是在電子系統100的接收端配置一連續時間線性等化器120(Continuous time linear equalizer,CTLE)。等化器120會提高訊號S1的高頻增益(high frequency boosting),以補償通道損失(channel loss),提升訊號品質。由等化器120輸出之眼圖可以發現,經補償後的訊號S1與驅動器110輸出的訊號S1具有近似的良好品質。
但對實際應用而言,通道損失並非固定,習知的補償方式必須要有可適應化控制(adaptive control)裝置來偵測高頻補償是否達到最佳化。而現行許多架構對可適應化控制的實用有許多的限制,諸如電路架構太複雜、每秒千兆位元組(Gbps)的傳輸速度實現困難、或量產的補償準確度不高等限制。
本發明提供一種可適應化等化電路,具有簡易的電路架構,可有效補償通道損失。
本發明提供一種可適應化等化方法,至少適於上述可適應化等化電路,可有效補償通道損失。
本發明提供一種可適應化等化電路,適於補償一通道傳輸之訊號。可適應化等化電路包括一訊號增益單元(signal booster)、一放大單元以及一可適應化控制迴路(adaptive control loop)。訊號增益單元接收所述訊號,調整對所述訊號之增益,並輸出調整後之所述訊號。放大單元耦接訊號增益單元,放大並輸出所述訊號至下一級電路。可適應化控制迴路耦接訊號增益單元,偵測訊號之封包的最大值與最小值之比值,並輸出一調整訊號,藉此透過調整該訊號增益單元之增益值而改變最大值或最小值,使最大值及最小值之比值不小於一特定值。
在本發明之一實施例中,上述之可適應化控制迴路包括一第一比較單元。第一比較單元耦接訊號增益單元,接收所述訊號,對所述訊號進行整流,並比較經整流之訊號的電壓峰值與一儲存電壓。第一比較單元依據比較結果輸出對應於電壓峰值之儲存電壓。
在本發明之一實施例中,上述之可適應化控制迴路更包括一第二比較單元。第二比較單元耦接第一比較單元,調整對應於電壓峰值之儲存電壓,並比較調整後的儲存電壓與電壓峰值,以輸出一控制訊號,並藉此調整訊號增益單元之增益值。
在本發明之一實施例中,上述之可適應化控制迴路更包括一準位控制單元。準位控制單元耦接第二比較單元,依據控制訊號輸出調整訊號至訊號增益單元,以調整訊號增益單元之增益值。
在本發明之一實施例中,若調整後的儲存電壓大於或等於電壓峰值,準位控制單元增加調整訊號之位元數。
在本發明之一實施例中,若調整後的儲存電壓小於電壓峰值,準位控制單元停止增加調整訊號之位元數。
在本發明之一實施例中,當調整訊號之位元數增加時,訊號增益單元提高訊號之高頻增益。
在本發明之一實施例中,當訊號之高頻增益提高時,可適應化控制迴路調整最小值,使最大值及最小值之比值不小於特定值。
在本發明之一實施例中,當調整訊號之位元數增加時,訊號增益單元降低訊號之低頻增益。
在本發明之一實施例中,當訊號之低頻增益降低時,可適應化控制迴路調整最大值,使最大值及最小值之比值不小於特定值。
在本發明之一實施例中,上述之第一比較單元包括一整流器、一第一比較器以及一電壓儲存單元。整流器耦接訊號增益單元,接收所述訊號,對所述訊號進行整流,並輸出經整流之訊號的電壓峰值。第一比較器具有一第一輸入端、一第二輸入端及一輸出端。第一比較器之第一輸入端耦接整流器,以接收經整流之訊號的電壓峰值。第一比較器之第二輸入端接收儲存電壓。第一比較器比較經整流之訊號的電壓峰值與儲存電壓,以輸出一比較訊號。電壓儲存單元耦接第一比較器之第二輸入端及輸出端,接收比較訊號,並提供儲存電壓至第一比較器及第二比較單元,其中儲存電壓之大小受控於比較訊號。
在本發明之一實施例中,上述之第二比較單元包括一運算單元以及一第二比較器。運算單元耦接電壓儲存單元,調整對應於電壓峰值之儲存電壓。第二比較器具有一第一輸入端、一第二輸入端及一輸出端。第二比較器之第一輸入端耦接整流器,以接收經整流之訊號的電壓峰值。第二比較器之第二輸入端耦接運算單元,以接收調整後的儲存電壓。第二比較器比較調整後的儲存電壓與電壓峰值,以輸出控制訊號。
在本發明之一實施例中,上述之電壓儲存單元包括一電流源、一開關元件以及一電容。電流源提供一充電電流。開關元件耦接電流源及第一比較器之輸出端,依據比較訊號開啟或關閉。電容具有一第一端及一第二端。電容之第一端耦接開關元件及第一比較器之第二輸入端,以提供儲存電壓至第一比較器。電容之第二端接地。
在本發明之一實施例中,當經整流之訊號的電壓峰值大於儲存電壓時,第一比較器輸出高準位之比較訊號,以開啟開關元件,使電流源對電容充電。
在本發明之一實施例中,當經整流之訊號的電壓峰值小於或等於儲存電壓時,第一比較器輸出低準位之比較訊號,以關閉開關元件。
在本發明之一實施例中,當經整流之訊號的電壓峰值小於或等於儲存電壓時,電容提供對應於電壓峰值之儲存電壓至第二比較單元。
本發明提供一種可適應化等化方法,適於補償一通道傳輸之訊號。可適應化等化方法包括:接收所述訊號,調整對訊號之增益,並輸出調整後之訊號;放大並輸出所述訊號至下一級電路;以及偵測訊號之封包的最大值與最小值,並透過調整對訊號之增益值而改變最大值或最小值,使最大值及最小值之比值不小於一特定值。
在本發明之一實施例中,上述之偵測訊號之封包的最大值與最小值的步驟包括:接收所述訊號,對訊號進行整流;比較經整流之訊號的電壓峰值與一儲存電壓;以及依據比較結果輸出對應於電壓峰值之儲存電壓。
在本發明之一實施例中,上述之調整最大值或最小值的步驟包括:調整對應於電壓峰值之儲存電壓;以及比較調整後的儲存電壓與電壓峰值,以輸出一控制訊號。
在本發明之一實施例中,上述之調整最大值或最小值的步驟更包括:依據控制訊號輸出一調整訊號至訊號增益單元,以調整訊號增益單元之增益值。
在本發明之一實施例中,若調整後的儲存電壓大於或等於電壓峰值,增加調整訊號之位元數。
在本發明之一實施例中,若調整後的儲存電壓小於電壓峰值,停止增加調整訊號之位元數。
在本發明之一實施例中,當調整訊號之位元數增加時,提高訊號之高頻增益。
在本發明之一實施例中,當訊號之高頻增益提高時,調整最小值,使最大值及最小值之比值不小於特定值。
在本發明之一實施例中,當調整訊號之位元數增加時,降低訊號之低頻增益。
在本發明之一實施例中,當訊號之低頻增益降低時,調整最大值,使最大值及最小值之比值不小於特定值。
基於上述,在本發明之範例實施例中,可適應化等化電路具有簡易的電路架構,藉由其等化方法,毋需利用複雜的電路,任何資料圖樣(data pattern)都可使用,毋需預先偵測其圖樣,可有效補償通道損失。
為讓本發明之上述特徵和優點能更明顯易懂,下文特舉實施例,並配合所附圖式作詳細說明如下。
圖2A為本發明一實施例之可適應化等化電路的方塊示意圖。請參考圖2A。在本範例實施例中,可適應化等化電路200適於補償一通道傳輸之訊號S2。可適應化等化電路200包括一訊號增益單元210、一放大單元220以及一可適應化控制迴路230。
詳細而言,圖2B為圖2A之可適應化控制迴路的電路之一範例實施例。請參考圖2B。在本範例實施例中,訊號增益單元210例如具有正增益,用以接收經通道傳輸之訊號S2,以提高對訊號S2之高頻增益,並輸出高頻增益被提高之訊號Veq至放大單元220及可適應化控制迴路230。放大單元220耦接訊號增益單元210,用以將訊號Veq放大,並輸出放大後的訊號S2’至下一級電路。可適應化控制迴路230耦接訊號增益單元210,用以偵測訊號S2之封包的最大值與最小值,並輸出一調整訊號EQ_bits,藉此透過調整訊號增益單元210之增益值而改變其最大值或最小值,使最大值及最小值之比值不小於一特定值。在此,放大單元220例如是一限制放大器,但本發明並不限於此。
圖3為圖2A及圖2B之訊號S2’的封包波形圖。圖4為對應訊號S2’之眼圖。請參考圖2B至圖4。經本範例實施例之可適應化等化電路200補償之訊號S2’,其訊號封包的最大值max與最小值min之比值大於或等於特定值,以使對應訊號S2’之眼圖可如圖4所示者,呈現良好訊號品質。在此,訊號S2’例如是一無損(lossless)的隨機資料。因此,在偵測訊號S2封包的最大值max與最小值min之比值後,若該比值小於該特定值,則可適應化控制迴路230將調整該比值,使其大於或等於該特定值,以達到補償訊號S2之目的。
詳細而言,本範例實施例之可適應化控制迴路包括一第一比較單元232、一第二比較單元234以及一準位控制單元236。第一比較單元232耦接訊號增益單元210,用以接收訊號Veq,以對其進行整流,並比較經整流之訊號的電壓峰值Vpeak與一儲存電壓Va。進而,第一比較單元232依據該比較結果輸出對應於電壓峰值Vpeak之儲存電壓Va。第二比較單元234耦接第一比較單元232,用以調整對應於電壓峰值Vpeak之儲存電壓Va,而得到電壓訊號Vm,並比較調整後的儲存電壓(即電壓訊號Vm)與電壓峰值Vpeak,以輸出一控制訊號Vopa2。準位控制單元236耦接第二比較單元234,依據控制訊號Vopa2輸出調整訊號EQ_bits至訊號增益單元210,以調整訊號S2之高頻內容(high frequency content)。
具體而言,在本範例實施例中,第一比較單元232包括一整流器231、一第一比較器233以及一電壓儲存單元235。整流器231耦接訊號增益單元210,用以接收訊號Veq,對訊號Veq進行整流,並輸出經整流之訊號的電壓峰值Vpeak,如圖3所示。在圖3中,粗黑訊號為經整流器231處理之訊號,而電壓峰值Vpeak則對應於訊號封包的最大值max處。換句話說,藉由整流器231之作用,對應於訊號封包的最大值max之電壓峰值Vpeak可被找到,並輸出至第一比較器233進行比較。
第一比較器233具有一第一輸入端、一第二輸入端及一輸出端。在此,第一輸入端及第二輸入端例如分別是非反向端及反向端,但本發明不限於此。第一比較器233之第一輸入端(+)耦接整流器231,以接收經整流之訊號的電壓峰值Vpeak。第一比較器233之第二輸入端(-)接收儲存電壓Va。進而,第一比較器233比較經整流之訊號的電壓峰值Vpeak與儲存電壓Va,以輸出一比較訊號Vopa1。
電壓儲存單元235耦接第一比較器233之第二輸入端(-)及輸出端,用以接收比較訊號Vopa1,並提供儲存電壓Va至第一比較器233及第二比較單元234,其中儲存電壓Va之大小受控於比較訊號Vopa1。在本範例實施例中,電壓儲存單元235包括一電流源Is、一開關元件T以及一電容Cp。電流源Is用以提供一充電電流,於開關元件T導通時,對電容Cp充電。開關元件T耦接電流源Is及第一比較器233之輸出端,並受控於比較訊號Vopa1,以依據比較訊號Vopa1準位之高低,而開啟或關閉。電容Cp之一端A耦接開關元件T及第一比較器233之第二輸入端(-),以提供儲存電壓Va至第一比較器233,而電容Cp之另一端接地。在本範例實施例中,電流源Is例如是以電流鏡實現的主動式電流源,而開關元件T例如是一NMOS電晶體開關。
因此,當電壓峰值Vpeak大於儲存電壓Va時,第一比較器233輸出高準位之比較訊號Vopa1,以開啟開關元件T,使電流源Is可對電容Cp充電,提高儲存電壓Va。經過一段時間後,儲存電壓Va持續上升。因此,當電壓峰值Vpeak小於或等於儲存電壓Va時,第一比較器233輸出低準位之比較訊號Vopa1,以關閉開關元件T。此時節點A所紀錄者,即電壓峰值Vpeak之大小。換句話說,當電壓峰值Vpeak小於或等於儲存電壓Va時,電容Cp提供至第二比較單元234者為對應於電壓峰值Vpeak之儲存電壓Va。
應注意的是,在本範例實施例中,第一比較器233之輸入端及輸出端的耦接關係、開關元件T的種類及電流源Is的實施方式僅用以例示說明,並不用以限定本發明。
由上述第一比較單元232之操作可知,其目的在偵測訊號封包的最大值max。也就是說,訊號S2在進入訊號增益單元210後,一部分的訊號會輸出至整流器231,而第一比較器233會比較電壓峰值Vpeak與儲存電壓Va之大小,以使儲存電壓Va充電至電壓峰值Vpeak。
另一方面,第二比較單元234包括一運算單元237以及一第二比較器239。運算單元237耦接電壓儲存單元235,用以調整對應於電壓峰值Vpeak之儲存電壓Va,其可對電壓峰值Vpeak進行一例如是乘或除的運算。在此,運算單元237係將電壓峰值Vpeak乘一個小於1的值而縮小之。因此,運算單元237除了可用乘法器實施外,亦可用除法器實施。接著,運算單元237輸出運算後的訊號Vm至第二比較器239。
第二比較器239具有一第一輸入端、一第二輸入端及一輸出端。在此,第一輸入端及第二輸入端例如分別是非反向端及反向端,但本發明不限於此。第二比較器239之第一輸入端(+)耦接整流器231,以接收經整流之訊號的電壓峰值Vpeak。第二比較器239之第二輸入端(-)耦接運算單元237,以接收運算後的訊號Vm。第二比較器239比較調整後的儲存電壓與電壓峰值(即運算後的訊號Vm),以輸出控制訊號Vopa2至準位控制單元236。因此,若調整後的訊號Vm大於或等於電壓峰值Vpeak,準位控制單元236增加調整訊號EQ_bits之位元數,以調整訊號增益單元210之增益值,其方法是調整訊號增益單元中一暫存器之位元值。相反地,若調整後的訊號Vm小於電壓峰值Vpeak,準位控制單元236停止增加調整訊號EQ_bits。
換句話說,在本範例實施例中,當調整訊號EQ_bits之位元數增加時,訊號增益單元210提高訊號S2之高頻增益,並調整其訊號封包之最小值min,以使其最大值max及最小值min之比值不小於特定值。由於調整訊號EQ_bits愈高將增加訊號S2之高頻內容,提高訊號S2封包的最小值min,因此若訊號S2封包的最大值max與最小值min之比值小於特定值時,則可適應化控制迴路230可藉由準位控制單元236調整了最小值min,因而連帶地調整了最大值與最小值之比值,使其大於或等於該特定值,以達到補償訊號S2之目的。
由上述第二比較單元234及準位控制單元236的操作可知,其目的在判斷訊號S2封包的最小值min是否已達到最佳化。也就是說,當電壓峰值Vpeak小於或等於儲存電壓Va時,電容Cp停止充電,儲存電壓Va不再上升。接著,儲存電壓Va乘上一特定倍率後,調整為訊號Vm。繼之,第二比較器239再比較電壓峰值Vpeak與調整後的訊號Vm之大小,以控制準位控制單元236之操作,選擇增加或停止增加調整訊號EQ_bits。
是以,在本範例實施例中,可適應化等化電路200具有電路架構簡易的特性,可適應化控制迴路230只需利用一整流器及比較器來判讀訊號準位。
在本範例實施例中,訊號增益單元210例如具有正增益,用以接收經通道傳輸之訊號S2,以提高其高頻增益,但本發明並不限於此。
在另一範例實施例中,訊號增益單元例如也可以具有負增益,用以接收經通道傳輸之訊號S2,以降低其低頻增益。換句話說,當調整訊號EQ_bits之位元數增加時,訊號增益單元210降低訊號S2之低頻增益,並調整其訊號封包之最大值max,以使其最大值max及最小值min之比值不小於特定值。因此,若訊號S2封包的最大值max與最小值min之比值小於特定值時,則可適應化控制迴路230可藉由準位控制單元236調整最大值max,因而連帶地調整了最大值max與最小值min之比值,使其大於或等於該特定值,以達到補償訊號S2之目的。
在本範例實施例中,可適應化等化電路200也可以是一混合式的等化電路之實施方式,亦即具有增加高頻增益及降低低頻增益之功能。詳細而言,本範例實施例之訊號增益單元210可分段改變增益值,此時準位控制單元236將調整訊號EQ_bit分為數段。舉例而言,調整訊號EQ_bit若有12個位元,可分為四段,各段有3個位元,正負增益在各段間輪流變化。例如,第一、三段位元為正增益;第二、四段位元為負增益。準位控制單元236在每一次接收到一正的控制訊號時,則增加訊號增益單元210一位元。值得一提的是,本範例實施例各元件之關係彼此依存,因此準位控制單元236在每一次接收到一正的控制訊號時,則增加訊號增益單元210一位元,以增加高頻增益值。類似地,準位控制單元236在每一次接收到一負的控制訊號時,則增加訊號增益單元210一位元,以減少低頻增益值圖5為本發明一實施例之可適應化等化方法的步驟流程圖。請參照圖2A至圖5,本範例實施例之可適應化等化方法包括如下步驟。
首先,在步驟S500中,訊號增益單元210接收訊號S2,調整對訊號S2之增益,並輸出調整後之訊號Veq。接著,在步驟S502中,可適應化控制迴路230偵測訊號S2之封包的最大值max與最小值min,並透過調整對訊號S2之增益值而改變其最大值max或最小值min,使最大值max及最小值min之比值不小於一特定值。值得注意的是,在步驟S500中,訊號增益單元210可以設計需求選擇增加訊號S2之高頻增益或降低其低頻增益。是以,對應訊號增益單元210之增益調整,在步驟S502中,可適應化控制迴路230可調整最大值max或最小值min,使兩者之比值不小於一特定值。之後,在步驟S504中,放大單元220放大並輸出訊號S2’至下一級電路。
另外,本範例實施例的可適應化等化方法可以由圖1A~圖4的範例實施例之敘述中獲致足夠的教示、建議與實施說明,因此不再贅述。
綜上所述,在本發明之範例實施例中,可適應化等化電路具有簡易的電路架構,藉由其等化方法,毋需利用複雜的電路,任何資料圖樣都可使用,毋需預先偵測其圖樣,可有效補償通道損失。
雖然本發明已以實施例揭露如上,然其並非用以限定本發明,任何所屬技術領域中具有通常知識者,在不脫離本發明之精神和範圍內,當可作些許之更動與潤飾,故本發明之保護範圍當視後附之申請專利範圍所界定者為準。
100...電子系統
110...驅動器
120...等化器
130...通道
200...可適應化等化電路
210...訊號增益單元
220...放大單元
230...可適應化控制迴路
232...第一比較單元
234...第二比較單元
236...準位控制單元
231...整流器
233...第一比較器
235...電壓儲存單元
237...運算單元
239...第二比較器
Is...電流源
Cp...電容
T...開關元件
EQ_bits...調整訊號
Vm...運算後的訊號
Vopa1...比較訊號
Vopa2...控制訊號
Va...儲存電壓
Vpeak...電壓峰值
Veq...高頻增益被提高之訊號
min...訊號封包的最小值
max...訊號封包的最大值
S1...輸入電子系統的訊號
S2...輸入可適應化等化電路之訊號
S2’...輸出可適應化等化電路之訊號
S500、S502、S504...可適應化等化方法的步驟
圖1繪示訊號在電子系統中各部份的傳輸波形及其眼圖。
圖2A為本發明一實施例之可適應化等化電路的方塊示意圖。
圖2B為圖2A之可適應化控制迴路的電路示意圖。
圖3為圖2A及圖2B之訊號S2’的封包波形圖。
圖4為對應訊號S2’之眼圖。
圖5為本發明一實施例之可適應化等化方法的步驟流程圖。
200...可適應化等化電路
210...訊號增益單元
220...放大單元
230...可適應化控制迴路
Veq...高頻增益被提高之訊號
S2...輸入可適應化等化電路之訊號
S2’...輸出可適應化等化電路之訊號
EQ_bits...調整訊號
Claims (26)
- 一種可適應化等化電路,適於補償一通道傳輸之訊號,該可適應化等化電路包括:一訊號增益單元,接收該訊號,調整對該訊號之增益,並輸出調整後之該訊號;一放大單元,耦接該訊號增益單元,放大並輸出所述訊號至下一級電路;以及一可適應化控制迴路,耦接該訊號增益單元,偵測該訊號之封包的最大值與最小值,並輸出一調整訊號,藉此透過調整該訊號增益單元之增益值而改變該最大值或該最小值,使該最大值及該最小值之比值不小於一特定值。
- 如申請專利範圍第1項所述之可適應化等化電路,其中該可適應化控制迴路包括:一第一比較單元,耦接該訊號增益單元,接收該訊號,對該訊號進行整流,比較經整流之該訊號的電壓峰值與一儲存電壓,並依據該比較結果輸出對應於該電壓峰值之該儲存電壓。
- 如申請專利範圍第2項所述之可適應化等化電路,其中該可適應化控制迴路更包括:一第二比較單元,耦接該第一比較單元,調整對應於該電壓峰值之該儲存電壓,並比較調整後的該儲存電壓與該電壓峰值,以輸出一控制訊號,並藉此調整該訊號增益單元之增益值。
- 如申請專利範圍第3項所述之可適應化等化電路,其中該可適應化控制迴路更包括:一準位控制單元,耦接該第二比較單元,依據該控制訊號輸出該調整訊號至該訊號增益單元,以調整該訊號增益單元之增益值。
- 如申請專利範圍第4項所述之可適應化等化電路,其中若調整後的該儲存電壓大於或等於該電壓峰值,該準位控制單元增加該調整訊號之位元數。
- 如申請專利範圍第5項所述之可適應化等化電路,其中若調整後的該儲存電壓小於該電壓峰值,該準位控制單元停止增加該調整訊號之位元數。
- 如申請專利範圍第5項所述之可適應化等化電路,其中當該調整訊號之位元數增加時,該訊號增益單元提高該訊號之高頻增益。
- 如申請專利範圍第7項所述之可適應化等化電路,其中當該訊號之高頻增益提高時,該可適應化控制迴路調整該最小值,使該最大值及該最小值之比值不小於該特定值。
- 如申請專利範圍第5項所述之可適應化等化電路,其中當該調整訊號之位元數增加時,該訊號增益單元降低該訊號之低頻增益。
- 如申請專利範圍第9項所述之可適應化等化電路,其中當該訊號之低頻增益降低時,該可適應化控制迴路調整該最大值,使該最大值及該最小值之比值不小於該特定值。
- 如申請專利範圍第3項所述之可適應化等化電路,其中該第一比較單元包括:一整流器,耦接該訊號增益單元,接收該訊號,對該訊號進行整流,並輸出經整流之該訊號的電壓峰值;一第一比較器,具有一第一輸入端、一第二輸入端及一輸出端,該第一輸入端耦接該整流器,以接收經整流之該訊號的電壓峰值,該第二輸入端接收該儲存電壓,該第一比較器比較經整流之該訊號的電壓峰值與該儲存電壓,以輸出一比較訊號;以及一電壓儲存單元,耦接該第一比較器之該第二輸入端及該輸出端,接收該比較訊號,並提供該儲存電壓至該第一比較器及該第二比較單元,其中該儲存電壓之大小受控於該比較訊號。
- 如申請專利範圍第11項所述之可適應化等化電路,其中該第二比較單元包括:一運算單元,耦接該電壓儲存單元,調整對應於該電壓峰值之該儲存電壓;以及一第二比較器,具有一第一輸入端、一第二輸入端及一輸出端,該第一輸入端耦接該整流器,以接收經整流之該訊號的電壓峰值,該第二輸入端耦接該運算單元,以接收調整後的該儲存電壓,該第二比較器比較調整後的該儲存電壓與該電壓峰值,以輸出該控制訊號。
- 如申請專利範圍第11項所述之可適應化等化電路,其中該電壓儲存單元包括:一電流源,提供一充電電流;一開關元件,耦接該電流源及該第一比較器之該輸出端,依據該比較訊號開啟或關閉;以及一電容,具有一第一端及一第二端,該第一端耦接該開關元件及該第一比較器之該第二輸入端,以提供該儲存電壓至該第一比較器,該電容之該第二端接地。
- 如申請專利範圍第13項所述之可適應化等化電路,其中當經整流之該訊號的電壓峰值大於該儲存電壓時,該第一比較器輸出高準位之該比較訊號,以開啟該開關元件,使該電流源對該電容充電。
- 如申請專利範圍第14項所述之可適應化等化電路,其中當經整流之該訊號的電壓峰值小於或等於該儲存電壓時,該第一比較器輸出低準位之該比較訊號,以關閉該開關元件。
- 如申請專利範圍第15項所述之可適應化等化電路,其中當經整流之該訊號的電壓峰值小於或等於該儲存電壓時,該電容提供對應於該電壓峰值之該儲存電壓至該第二比較單元。
- 一種可適應化等化方法,適於補償一通道傳輸之訊號,該可適應化等化方法包括:接收該訊號,調整對該訊號之增益,並輸出調整後之該訊號;放大並輸出所述訊號至下一級電路;以及偵測該訊號之封包的最大值與最小值,並透過調整對該訊號之增益值而改變該最大值或該最小值,使該最大值及該最小值之比值不小於一特定值。
- 如申請專利範圍第17項所述之可適應化等化方法,其中偵測該訊號之封包的最大值與最小值的該步驟包括:接收該訊號,對該訊號進行整流;比較經整流之該訊號的電壓峰值與一儲存電壓;以及依據該比較結果輸出對應於該電壓峰值之該儲存電壓。
- 如申請專利範圍第18項所述之可適應化等化方法,其中調整該最大值或該最小值的該步驟包括:調整對應於該電壓峰值之該儲存電壓;以及比較調整後的該儲存電壓與該電壓峰值,以輸出一控制訊號。
- 如申請專利範圍第19項所述之可適應化等化方法,其中調整該最大值或該最小值的該步驟更包括:依據該控制訊號輸出一調整訊號至該訊號增益單元,以調整該訊號增益單元之增益值。
- 如申請專利範圍第20項所述之可適應化等化方法,其中若調整後的該儲存電壓大於或等於該電壓峰值,增加該調整訊號之位元數。
- 如申請專利範圍第21項所述之可適應化等化方法,其中若調整後的該儲存電壓小於該電壓峰值,停止增加該調整訊號之位元數。
- 如申請專利範圍第21項所述之可適應化等化方法,其中當該調整訊號之位元數增加時,提高該訊號之高頻增益。
- 如申請專利範圍第23項所述之可適應化等化方法,其中當該訊號之高頻增益提高時,調整該最小值,使該最大值及該最小值之比值不小於該特定值。
- 如申請專利範圍第21項所述之可適應化等化方法,其中當該調整訊號之位元數增加時,降低該訊號之低頻增益。
- 如申請專利範圍第25項所述之可適應化等化方法,其中當該訊號之低頻增益降低時,調整該最大值,使該最大值及該最小值之比值不小於該特定值。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW099146934A TWI459769B (zh) | 2010-12-30 | 2010-12-30 | 可適應化等化電路及其方法 |
US13/028,192 US8422545B2 (en) | 2010-12-30 | 2011-02-15 | Adaptive equalizer and adaptive equalizing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW099146934A TWI459769B (zh) | 2010-12-30 | 2010-12-30 | 可適應化等化電路及其方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201228304A TW201228304A (en) | 2012-07-01 |
TWI459769B true TWI459769B (zh) | 2014-11-01 |
Family
ID=46380757
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW099146934A TWI459769B (zh) | 2010-12-30 | 2010-12-30 | 可適應化等化電路及其方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8422545B2 (zh) |
TW (1) | TWI459769B (zh) |
Families Citing this family (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7639736B2 (en) * | 2004-05-21 | 2009-12-29 | Rambus Inc. | Adaptive receive-side equalization |
US9319248B2 (en) | 2012-12-21 | 2016-04-19 | Nvidia Corporation | Decision feedback equalizer using current mode processing with CMOS compatible output level |
US9231802B2 (en) | 2012-12-26 | 2016-01-05 | Nvidia Corporation | Influence clock data recovery settling point by applying decision feedback equalization to a crossing sample |
US9184907B2 (en) | 2012-12-28 | 2015-11-10 | Nvidia Corporation | Flexible threshold counter for clock-and-data recovery |
US9413518B2 (en) | 2013-08-12 | 2016-08-09 | Nvidia Corporation | Clock data recovery circuit |
US9172566B1 (en) | 2013-10-18 | 2015-10-27 | Altera Corporation | Methods and apparatus for multiple-stage CTLE adaptation |
US8958512B1 (en) | 2013-10-18 | 2015-02-17 | Altera Corporation | System and method for receiver equalization adaptation |
US9325536B2 (en) * | 2014-09-19 | 2016-04-26 | Dell Products, Lp | Enhanced receiver equalization |
US9317649B2 (en) | 2014-09-23 | 2016-04-19 | Dell Products, Lp | System and method of determining high speed resonance due to coupling from broadside layers |
US9313056B1 (en) | 2014-11-07 | 2016-04-12 | Dell Products, Lp | System aware transmitter adaptation for high speed serial interfaces |
US9942935B2 (en) | 2015-11-17 | 2018-04-10 | Dell Products, Lp | System and method for providing a wireless failover of a management connection in a server rack of a data center |
US10216681B2 (en) | 2015-12-01 | 2019-02-26 | Dell Products, Lp | System and method for managing workloads and hot-swapping a co-processor of an information handling system |
US10241555B2 (en) | 2015-12-04 | 2019-03-26 | Dell Products, Lp | System and method for monitoring a battery status in a server in a data center |
US9930771B2 (en) | 2015-12-16 | 2018-03-27 | Dell Products, Lp | Aperiodic routing to mitigate floquet mode resonances |
US10298460B2 (en) | 2015-12-21 | 2019-05-21 | Dell Products, Lp | System and method for aggregating communication and control of wireless end-points in a data center |
US10116744B2 (en) | 2016-02-04 | 2018-10-30 | Dell Products, Lp | System and method for providing management network communication and control in a data center |
US10373283B2 (en) | 2016-03-14 | 2019-08-06 | Dell Products, Lp | System and method for normalization of GPU workloads based on real-time GPU data |
CN114513393A (zh) * | 2020-11-17 | 2022-05-17 | 深圳市中兴微电子技术有限公司 | 模拟均衡器的校正方法、控制芯片、接收机及存储介质 |
CN113489465B (zh) * | 2021-07-22 | 2023-09-29 | 苏州瀚宸科技有限公司 | 一种放大器电路 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5436933A (en) * | 1990-09-07 | 1995-07-25 | Northern Telecom Ltd. | Idle channel noise reduction in a line card having a DSP equalizer |
US7068987B2 (en) * | 2000-10-02 | 2006-06-27 | Conexant, Inc. | Packet acquisition and channel tracking for a wireless communication device configured in a zero intermediate frequency architecture |
US7603094B2 (en) * | 2006-06-14 | 2009-10-13 | Freescale Semiconductor Inc. | DC offset correction for direct conversion receivers |
-
2010
- 2010-12-30 TW TW099146934A patent/TWI459769B/zh active
-
2011
- 2011-02-15 US US13/028,192 patent/US8422545B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US20120170638A1 (en) | 2012-07-05 |
US8422545B2 (en) | 2013-04-16 |
TW201228304A (en) | 2012-07-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI459769B (zh) | 可適應化等化電路及其方法 | |
US9780979B2 (en) | Analog equalizer | |
US7368985B2 (en) | High frequency power amplifier and transmitter | |
CN102638317B (zh) | 一种信号丢失的检测电路、方法及放大器 | |
KR100866091B1 (ko) | 문턱 전압을 수렴시키는 광수신 장치, 이를 이용하는광수신 오디오 장치 및 광통신 장치 | |
US20100142606A1 (en) | Transmission line loss compensation circuit and transmission line loss compensation method | |
US8391417B2 (en) | Receiver circuitry and related calibration methods | |
KR101274541B1 (ko) | 다이내믹 레인지 압축 회로 및 d급 증폭기 | |
US10027516B2 (en) | Receiver with offset calibration | |
US20210034563A1 (en) | Methods and apparatus for an interface | |
CN102594743B (zh) | 自适应均衡电路及其方法 | |
US7505520B2 (en) | Communication system between integrated circuit devices for propagating data in serial | |
US11206161B1 (en) | Adaptive equilizer and gain controller | |
JP2010103974A (ja) | アダプティブイコライザ回路およびそれを用いたセレクタ | |
CN206259962U (zh) | 一种低频增益分段可调的线性均衡器 | |
WO2019016280A1 (en) | CIRCUIT AND METHOD FOR DRIVING AN AUDIO AMPLIFIER | |
US10075307B1 (en) | Adjustable signal equalization device and adjustment method thereof | |
WO2019001369A1 (zh) | 一种串行解串链路发射机的驱动器 | |
US10135548B2 (en) | System, apparatus, and method for at least mitigating a signal reflection | |
KR20230140255A (ko) | 차동 출력 신호의 오프셋 보상이 가능한 차동 증폭기 및 이를 포함하는 적응형 연속 시간 선형 등화기 | |
TWI457739B (zh) | 動態電源控制方法及其相關電路 | |
US9432222B2 (en) | Broadband amplifier linearization using captured histogram data | |
US8174417B2 (en) | System and a method of correcting baseline wander | |
WO2015053165A1 (ja) | リミッタアンプ回路及びドライバ回路 | |
CN210693997U (zh) | 一种用于jesd204b模块接收器的自适应环路 |