KR101274541B1 - 다이내믹 레인지 압축 회로 및 ｄ급 증폭기 - Google Patents

다이내믹 레인지 압축 회로 및 ｄ급 증폭기 Download PDF

Info

Publication number
KR101274541B1
KR101274541B1 KR1020120005656A KR20120005656A KR101274541B1 KR 101274541 B1 KR101274541 B1 KR 101274541B1 KR 1020120005656 A KR1020120005656 A KR 1020120005656A KR 20120005656 A KR20120005656 A KR 20120005656A KR 101274541 B1 KR101274541 B1 KR 101274541B1
Authority
KR
South Korea
Prior art keywords
voltage
amplifier
signal
input
node
Prior art date
Application number
KR1020120005656A
Other languages
English (en)
Other versions
KR20120084673A (ko
Inventor
히로토시 츠치야
신지 야에자와
Original Assignee
야마하 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 야마하 가부시키가이샤 filed Critical 야마하 가부시키가이샤
Publication of KR20120084673A publication Critical patent/KR20120084673A/ko
Application granted granted Critical
Publication of KR101274541B1 publication Critical patent/KR101274541B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G7/00—Volume compression or expansion in amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/217—Class D power amplifiers; Switching amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G7/00—Volume compression or expansion in amplifiers
    • H03G7/002—Volume compression or expansion in amplifiers in untuned or low-frequency amplifiers, e.g. audio amplifiers
    • H03G7/004—Volume compression or expansion in amplifiers in untuned or low-frequency amplifiers, e.g. audio amplifiers using continuously variable impedance devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G7/00—Volume compression or expansion in amplifiers
    • H03G7/06—Volume compression or expansion in amplifiers having semiconductor devices
    • H03G7/08—Volume compression or expansion in amplifiers having semiconductor devices incorporating negative feedback

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Multimedia (AREA)
  • Amplifiers (AREA)
  • Tone Control, Compression And Expansion, Limiting Amplitude (AREA)

Abstract

다이내믹 레인지 압축 회로는 증폭기 내의 소정 노드의 신호를 감쇠시켜 증폭기의 이득을 저하시키는 감쇠기, 및 증폭기의 입력단 최대 전압과 같은 진폭을 갖는 입력 신호가 증폭기로 입력될 경우에 증폭기의 출력 신호의 진폭이 임의의 출력 리미트 전압이 되도록 감쇠기에 의해 증폭기의 이득을 저하시키고, 증폭기의 입력 신호의 진폭이 입력단 최대 전압보다 작을 경우에 감쇠기의 감쇠도를 증폭기의 입력 신호의 진폭의 입력단 최대 전압으로부터의 감소에 따라 감소시킴으로써 증폭기의 이득을 증가시키는 이득 제어기를 포함한다.

Description

다이내믹 레인지 압축 회로 및 Ｄ급 증폭기{DYNAMIC RANGE COMPRESSION CIRCUIT AND CLASS Ｄ AMPLIFIER}
본 발명은 오디오 신호의 다이내믹 레인지 압축에 적절한 다이내믹 레인지 압축 회로 및 이 다이내믹 레인지 압축 회로를 포함하는 D급 증폭기에 관한 것이다.
오디오 기기는 넓은 다이내믹 레인지를 가진 입력 오디오 신호의 재생 소리가 리스너에 의해 용이하게 청취되게 할 수 있는 다이내믹 레인지 압축 기술을 종종 이용한다. 이 다이내믹 레인지 압축은 입력 오디오 신호를 증폭해서 재생할 때에 입력 오디오 신호의 음량이 작은 범위에서는 증폭의 이득을 증가시키고, 입력 오디오 신호의 음량이 큰 범위에서는 증폭의 이득을 감소시킴으로써 넓은 다이내믹 레인지를 가진 입력 오디오 신호를 리스너가 편안하게 들을 수 있는 범위 내의 음량을 가진 재생 소리로서 출력하는 기술이다(예컨대, 일본 특허 공개 평5-110362호 공보, 일본 특허 공개 2005-302186호 공보, 및 일본 특허 공개 2007-104407호 공보 참조).
관련 기술에서는, 클립이 증폭기의 출력 신호 파형에 발생되는 것을 방지하는 한계인 출력 리미트 전압(VOLMT)보다 일정 전압만큼 낮은 전압이 역치로서 설정되고, 증폭기의 출력 신호(VO)의 진폭이 역치 이상인 범위에 있어서 증폭기의 이득이 저하됨으로써 다이내믹 레인지 압축을 행했다. 그러므로, 전단의 회로로부터 증폭기로 송신되는 입력 신호의 최대 진폭인 입력단 최대 전압(VIMAX)이 클 경우에는, 도 12A에 나타낸 바와 같이, 증폭기의 입력 신호(VI)의 진폭이 입력단 최대 전압(VIMAX)에 도달하기 전에 증폭기의 출력 신호(VO)의 진폭이 출력 리미트 전압(VOLMT)에 도달하고, 그 이상의 입력 신호(VI)의 진폭의 증가는 출력 신호(VO)의 진폭의 증가로서 반영될 수 없다. 또한, 입력단 최대 전압(VIMAX)이 작을 경우에는, 도 12B에 나타낸 바와 같이, 증폭기의 입력 신호(VI)가 입력단 최대 전압(VIMAX)에 도달할지라도, 증폭기의 출력 신호(VO)의 진폭이 출력 리미트 전압(VOLMT)보다도 낮다.
본 발명은 상술한 사정을 고려하여 이루어진 것으로, 본 발명의 목적은 증폭부가 출력가능한 진폭 범위를 최대한으로 활용하고, 입력단 최대 전압의 범위 내에 있어서 입력 신호의 진폭의 변화를 출력 신호의 진폭의 변화에 반영시키는 것을 가능하게 하는 다이내믹 레인지 압축 회로 및 이 다이내믹 레인지 압축 회로를 포함하는 D급 증폭기를 제공하는 것이다.
상기 목적을 달성하기 위해, 본 발명에 의하면,
증폭기 내의 소정 노드의 신호를 감쇠시켜 증폭기의 이득을 저하시키는 감쇠기, 및
증폭기의 입력단 최대 전압과 같은 진폭을 갖는 입력 신호가 증폭기로 입력될 경우에 증폭기의 출력 신호의 진폭이 임의의 출력 리미트 전압이 되도록 감쇠기에 의해 증폭기의 이득을 저하시키고, 증폭기의 입력 신호의 진폭이 입력단 최대 전압보다 작을 경우에 감쇠기의 감쇠도를 증폭기의 입력 신호의 진폭의 입력단 최대 전압으로부터의 감소에 따라 감소시킴으로써 증폭기의 이득을 증가시키는 이득 제어기를 포함하는 다이내믹 레인지 압축 회로가 제공된다.
바람직하게는, 이득 제어기는 증폭기에 대한 입력 신호를 입력 신호의 전압값에 의존한 분압비로 분압함으로써 레퍼런스 전압을 발생시키는 레퍼런스 전압 생성기, 및 증폭기에 대한 입력 신호를 소정 분압비로 분압함으로써 얻어진 전압이 레퍼런스 값을 초과하면 감쇠기를 제어해서 증폭기 내의 소정 노드의 신호를 감쇠시켜 증폭기의 이득을 저하시키는 감쇠 제어기를 포함하고, 레퍼런스 전압 생성기는 증폭기의 입력 신호의 진폭이 증폭기의 입력단 최대 전압인 경우에 증폭기의 출력 신호의 진폭을 출력 리미트 전압으로 감쇠시키는 크기를 갖는 레퍼런스 전압이 발생되도록 분압비로 증폭기에 대한 입력 신호를 분압하고, 증폭기의 입력 신호의 진폭이 입력단 최대 전압보다 작은 경우에 레퍼런스 전압을 발생시키기 위한 분압비를 증폭기의 입력 신호의 진폭의 입력단 최대 전압으로부터의 감소에 따라 증가시킨다.
바람직하게는, 레퍼런스 전압 생성기는 제 1 전압 의존형 분압 회로 및 제 2 전압 의존형 분압 회로를 포함하고, 제 1 전압 의존형 분압 회로는 서로 직렬 접속되고 입력단 최대 전압을 수신하는 제 1 저항 및 제 2 저항과, 저항값이 제어 전압에 의존하고 양단간 전압의 감소에 따라 증가하는 제 1 전압 의존형 저항기로서, 제 1 저항과 제 2 저항 사이의 노드 및 다른 소정 노드 각각에 양단이 접속된 제 1 전압 의존형 저항기와, 제 1 저항와 제 2 저항 사이의 노드의 전압이 출력 리미트 전압을 증폭기에 출력시키기 위한 증폭기의 입력 전압인 입력 리미트 전압이 되도록 제 1 전압 의존형 저항기에 대한 제어 전압을 제어하는 제어기를 포함하고, 제 2 전압 의존형 분압 회로는 서로 직렬 접속되고 증폭기의 입력 신호를 수신하는 제 3 저항 및 제 4 저항과, 제 1 전압 의존형 저항기에 입력되는 제어 전압을 수신하고, 저항값이 제어 전압에 의존하고 양단간 전압의 감소에 따라 증가하는 제 2 전압 의존형 저항기로서, 제 3 저항과 제 4 저항 사이의 노드 및 다른 소정 노드 각각에 양단이 접속된 제 2 전압 의존형 저항기를 포함하고, 레퍼런스 전압은 제 3 저항과 제 4 저항 사이의 노드의 전압에 의거해서 발생된다.
바람직하게는, 레퍼런스 전압 생성기는 제 2 전압 의존형 분압 회로의 분압 결과인 출력 신호의 피크를 유지함으로써 레퍼런스 전압을 발생시키는 피크 홀드 회로를 포함한다.
바람직하게는, 감쇠기는 증폭기의 입력 신호의 경로 상의 신호를 감쇠시킨다.
바람직하게는, 감쇠 제어기는 증폭기에 대한 입력 신호를 소정 분압비로 분압함으로써 얻어진 전압이 레퍼런스 값을 초과하면 감쇠기를 제어해서 증폭기 내의 소정 노드의 신호를 단속적으로 감쇠시켜 증폭기의 이득을 저하시킨다.
바람직하게는, 다이내믹 레인지 압축 회로는 감쇠기에 감쇠 신호를 출력하는 감쇠 신호 발생기를 더 포함한다. 감쇠 제어기는 증폭기에 대한 입력 신호를 소정 분압비로 분압함으로써 얻어진 전압이 레퍼런스 값을 초과하면 감쇠 신호 발생기를 제어하여 감쇠기에 감쇠 신호를 단속적으로 출력하여서 감쇠기가 증폭기 내의 소정 노드의 신호를 단속적으로 감쇠시켜 증폭기의 이득을 저하시킨다.
바람직하게는, 이득 제어기에 의해 증가되는 증폭기의 이득은 소정 최대 이득으로 제한된다.
본 발명에 의하면,
증폭기, 및
증폭기 내의 소정 노드의 신호를 감쇠시켜 증폭기의 이득을 저하시키는 감쇠기와,
증폭기의 입력단 최대 전압과 같은 진폭을 갖는 입력 신호가 증폭기로 입력될 경우에 증폭기의 출력 신호의 진폭이 임의의 출력 리미트 전압이 되도록 감쇠기에 의해 증폭기의 이득을 저하시키고, 증폭기의 입력 신호의 진폭이 입력단 최대 전압보다 작을 경우에 감쇠기의 감쇠도를 증폭기의 입력 신호의 진폭의 입력단 최대 전압으로부터의 감소에 따라 감소시킴으로써 증폭기의 이득을 증가시키는 이득 제어기를 포함하는 다이내믹 레인지 압축 회로를 구비한 D급 증폭기도 제공된다.
본 발명에 의하면, 증폭기의 입력 신호의 진폭이 입력단 최대 진폭인 경우에, 증폭기의 이득은 증폭기의 출력 신호의 진폭이 출력 리미트 전압이 되도록 제어된다. 또한, 증폭기의 입력 신호의 진폭이 입력단 최대 진폭보다 작은 범위에서는, 입력 신호의 진폭의 입력단 최대 진폭으로부터의 감소분에 의거해서, 제어는 입력단 최대 진폭의 입력 신호의 증폭을 수행하는 경우에 증폭기의 이득이 증폭기의 이득으로부터 증가하도록 수행된다. 그러므로, 증폭기가 출력가능한 진폭 범위를 최대한으로 활용하고, 출력 신호의 진폭의 범위 내에 있어서 입력단 최대 진폭의 입력 신호의 진폭의 변화를 반영시키는 것이 가능하다.
본 발명의 상기 목적 및 장점은 첨부 도면을 참조하여 바람직한 예시적 실시형태를 상세히 설명함으로써 보다 명백해질 것이다.
도 1은 본 발명의 제 1 실시형태에 의한 다이내믹 레인지 압축 회로를 구비한 파워 증폭기의 구성을 예시하는 회로도이며;
도 2A 및 도 2B는 제 1 실시형태에 있어서 실현되는 다이내믹 레인지 압축 특성의 예를 예시하는 도이며;
도 3은 제 1 실시형태에 있어서 증폭부에 대한 오디오 입력 신호(VI)의 전압값이 부의 입력단 최대 전압(-VIMAX)에서 정의 입력단 최대 전압(+VIMAX)까지의 범위 내에 있어서 변화되었을 때 오디오 출력 신호(VO)의 전압값의 변화와, 전압 의존형 분압 회로의 P 채널 트랜지스터 및 N 채널 트랜지스터의 ON 상태 및 OFF 상태의 변화를 예시하는 도이며;
도 4A 및 도 4C는 제 1 실시형태에 의한 파워 증폭기의 각 부의 신호 파형을 예시하는 도이며;
도 5는 본 발명의 제 2 실시형태에 의한 다이내믹 레인지 압축 회로를 구비한 파워 증폭기의 구성을 예시하는 회로도이며;
도 6은 본 발명의 제 3 실시형태에 의한 다이내믹 레인지 압축 회로를 구비한 파워 증폭기의 구성을 예시하는 회로도이며;
도 7은 본 발명의 제 4 실시형태에 의한 다이내믹 레인지 압축 회로를 구비한 파워 증폭기의 구성을 예시하는 회로도이며;
도 8은 제 4 실시형태에 의한 오차 적분기, 펄스 폭 변조기, 삼각파 발생기, 및 감쇠 제어기에 있어서의 감쇠 펄스 발생기의 구성을 예시하는 회로도이며;
도 9는 제 4 실시형태에 의한 증폭부의 각 부의 신호 파형을 예시하는 파형도이며;
도 10A 및 도 10B는 제 4 실시형태에 의한 감쇠 제어기의 각 부의 파형을 예시하는 파형도이며;
도 11은 본 발명의 제 5 실시형태에 의한 다이내믹 레인지 압축 회로를 구비한 파워 증폭기의 구성을 예시하는 회로도이고;
도 12A 및 도 12B는 종래 기술에 의해 실현되는 다이내믹 레인지 압축 특성의 예를 예시하는 도이다.
이하, 본 발명의 실시형태는 첨부 도면을 참조하여 설명될 것이다.
<제 1 실시형태>
도 1은 본 발명의 제 1 실시형태에 의한 다이내믹 레인지 압축 회로(100A)를 구비한 파워 증폭기의 구성을 나타내는 회로도이다. 도 1에 있어서, 증폭부(10)는 싱글 엔드형 증폭 회로이며, 저항값(R1)을 갖는 저항(11)과, 저항값(R2)을 갖는 저항(12)과, 저항값(R3)을 갖는 저항(13)과, 저항값(R4)을 갖는 저항(14)과, 차동 증폭기(20)를 포함한다. 여기에서, 저항(11, 12, 13 및 14)은 파워 증폭기의 입력 단자(1) 및 출력 단자(2) 사이에 직렬로 개재되어 있다. 또한, 차동 증폭기(20)는 접지된 정위상 입력 단자(정단자), 및 저항(13 및 14) 사이의 노드에 접속된 역위상 입력 단자(부단자)를 포함한다. 게다가, 차동 증폭기(20)는 파워 증폭기의 출력 단자(2)에 접속된 출력 단자를 포함한다. 출력 단자(2)는 스피커, 로우 패스 필터 등을 포함하는 부하(도시되지 않음)에 접속된다.
증폭부(10)의 전단에는 입력단 회로(도시되지 않음)가 제공되어 있다. 입력단 회로는 소정의 입력단 최대 전압(±VIMAX)의 범위 내의 진폭을 가진 오디오 입력 신호(VI)를 증폭부(10)의 입력 단자(1)에 공급한다. 여기에서, 입력단 최대 전압(±VIMAX)은, 예컨대 입력단 회로의 전원 전압에 의해 결정된다.
증폭부(10)는 입력 단자(1)에 대한 오디오 입력 신호(VI)를 증폭해서 오디오 출력 신호(VO)를 발생시키고, 오디오 출력 신호(VO)를 출력 단자(2)로부터 출력한다. 제 1 실시형태에 있어서, 증폭부(10)에 의해 출력되는 오디오 출력 신호(VO)의 진폭은 미리 지정된 출력 리미트 전압(±VOLMT)의 범위 내에 제한된다. 출력 리미트 전압(±VOLMT)은, 예컨대 도 1에 나타낸 파워 증폭기를 구비한 오디오 기기의 하우징에 제공된 조작부를 조작함으로써 지정된다.
다이내믹 레인지 압축 회로(100A)는 증폭부(10)의 오디오 입력 신호(VI)와 오디오 출력 신호(VO)의 관계가 미리 지정된 다이내믹 레인지 압축 특성을 따르도록 오디오 입력 신호(VI)의 진폭에 의해 증폭부(10)의 이득을 제어하는 회로이다.
도 2A 및 도 2B는 제 1 실시형태에 있어서 실현되는 다이내믹 레인지 압축 특성의 예를 도시한다. 구체적으로, 도 2A는 입력단 최대 전압(VIMAX)이 클 경우를 도시하고, 도 2B는 입력단 최대 전압(VIMAX)이 작을 경우를 도시한다. 본 실시형태에 있어서 실현되는 다이내믹 레인지 압축 특성의 특징은 다음과 같다.
첫번째, 오디오 입력 신호(VI)의 진폭이 입력단 최대 전압(VIMAX)일 경우에 오디오 출력 신호(VO)의 진폭이 출력 리미트 전압(VOLMT)이 된다. 제 1 실시형태에서는 오디오 입력 신호(VI)(=VIMAX) 및 오디오 출력 신호(VO)(=VOLMT)에 의해 정해지는 VI-VO 좌표계에서의 점(VIMAX,VOLMT)을 도달점(Q)이라 부른다. 증폭부(10)의 이득(G)은 도달점(Q)에 있어서 최소값(GMIN)(=VOLMT/VIMAX)이 된다.
두번째, 오디오 입력 신호(VI)의 진폭이 입력단 최대 전압(VIMAX) 이하인 범위에서는 오디오 입력 신호(VI)의 진폭의 입력단 최대 전압(VIMAX)으로부터의 감소 분이 증가함에 따라 증폭부(10)의 이득이 최소값(GMIN)으로부터 증가한다. 다른 한편, 오디오 입력 신호(VI)의 진폭이 입력단 최대 전압(VIMAX)과 같거나 보다 작은 범위에서는 오디오 입력 신호(VI)와 입력단 최대 전압(VIMAX) 간의 차이의 증가에 따라 증폭부(10)의 이득이 최소값(GMIN)으로부터 증가한다.
세번째, 오디오 입력 신호(VI)의 진폭이 입력단 최대 전압(VIMAX)으로부터 감소되면, 증폭부(10)의 이득(G)은 단시간에 최대 이득(G0)(=R4/(R1+R2+R3))에 도달한다. 이득(G)이 최대 이득(G0)에 도달하는 점(Z)보다 오디오 입력 신호(VI)의 진폭이 낮은 범위에서는 오디오 입력 신호(VI)의 진폭에 관계없이 증폭부(10)의 이득(G)은 최대 이득(G0)이 된다. 제 1 실시형태에서는 오디오 입력 신호(VI)의 진폭이 입력단 최대 전압(VIMAX)으로부터 감소되는 경우에 이득(G)이 최대 이득(G0)에 도달하는 점(Z)으로부터 다이내믹 레인지 압축 특성을 나타내는 그래프가 절곡된다. 그러므로, 제 1 실시형태에서는 이 점(Z)을 절곡점이라 부르고, 절곡점(Z)에 있어서의 오디오 출력 신호(VO)의 전압값을 절곡점 출력 전압(VOZ)이라 부르고, 절곡점(Z)에 있어서의 오디오 입력 신호(VI)의 전압값을 절곡점 입력 전압(VIZ)이라 부른다.
제 1 실시형태에 의한 다이내믹 레인지 압축 회로(100A)는, 도 1에 나타낸 바와 같이, 레퍼런스 전압 생성기(110A)와, 감쇠 제어기(180)를 포함한다. 레퍼런스 전압 생성기(110A) 및 감쇠 제어기(180)는 상기 다이내믹 레인지 압축 특성을 실현하기 위한 이득 제어부(이득 제어기)를 구성하고 있다. 여기에서, 레퍼런스 전압 생성기(110A)는 증폭부(10)에 대한 오디오 입력 신호(VI)를 분압함으로써 다이내믹 레인지 압축을 위한 제어 신호로서 레퍼런스 전압(Vrefp 및 Vrefn)을 생성하는 회로이다. 감쇠 제어기(180)는 증폭부(10)에 대한 오디오 입력 신호(VI)를 소정의 분압비로 분압함으로써 얻어진 전압, 보다 구체적으로는 저항(12 및 13) 사이의 노드의 전압(V23)의 정 및 부의 피크가 레퍼런스 전압(Vrefp 및 Vrefn)에 대응하도록 증폭부(10)의 이득을 제어하는 회로이다.
제 1 실시형태에 있어서, 레퍼런스 전압 생성기(110A)는 오디오 입력 신호(VI)의 진폭에 따른 레퍼런스 전압(Vrefp 및 Vrefn)으로서, 도 2A 및 도 2B에 나타낸 다이내믹 레인지 압축 특성의 예에 있어서의 오디오 출력 신호(VO)의 진폭값에 ±R3/R4를 승산함으로써 얻어진 전압값을 갖는 전압을 발생시킨다.
감쇠 제어기(180)는 비교기(181 및 182)와, OR 게이트(183)와, 시정수 회로(184)와, 감쇠기(185)를 포함한다. 비교기(181)는 증폭부(10)의 저항(12 및 13) 사이의 노드의 전압(V23)이 레퍼런스 전압(Vrefp)보다 낮을 때는 로우 레벨을 출력하고, 전압(V23)이 레퍼런스 전압(Vrefp)보다 높을 때는 하이 레벨을 출력하는 회로이다. 비교기(182)는 전압(V23)이 레퍼런스 전압(Vrefn)보다 높을 때는 로우 레벨을 출력하고, 전압(V23)이 레퍼런스 전압(Vrefn)보다 낮을 때는 하이 레벨을 출력하는 회로이다. OR 게이트(183)는 비교기(181 및 182)의 양쪽의 출력 신호가 로우 레벨일 경우는 로우 레벨을 출력하고, 비교기(181 및 182)의 출력 신호의 적어도 한쪽이 하이 레벨일 경우는 하이 레벨을 출력한다. 시정수 회로(184)는 OR 게이트(183)의 출력 신호가 상승할 때는 소정의 어택 시간에 걸쳐 출력 신호를 상승시키고, OR 게이트(183)의 출력 신호가 하강할 때는 소정의 릴리스 시간에 걸쳐 출력 신호를 하강시키는 회로이다. 감쇠기(185)는 저항(11 및 12) 사이의 노드의 신호의 진폭을 시정수 회로(184)의 출력 신호의 레벨 상승에 따라 감쇠시켜 증폭부(10)의 이득을 저하시킨다.
그 다음, 제 1 실시형태에 의한 레퍼런스 전압 생성기(110A)의 구성이 상세히 설명될 것이다. 도 1에 나타낸 바와 같이, 레퍼런스 전압 생성기(110A)는 제 1 전압 의존형 분압 회로(120A)와, 제 2 전압 의존형 분압 회로(120B)와, 2개의 피크 홀드 회로(171 및 172)를 포함한다. 제 1 전압 의존형 분압 회로(120A)는 정의 입력단 최대 전압(+VIMAX)을 수신하는 전압 입력 단자(121p)를 갖는다. 전압 입력 단자(121p)와 접지선 사이에는 저항값(R1+R2)을 갖는 저항(122p)과, 저항값(R3)을 갖는 저항(123p)이 직렬로 개재되어 있다.
차동 증폭기(124p)는 저항(122p 및 123p) 사이의 노드의 전압(VAp)과, 정의 입력 리미트 전압(+VILMT)을 비교하고, 전압(VAp)이 정의 입력 리미트 전압(+VILMT)보다 작을 경우에는 출력 신호를 정방향으로 변화시키고, 전압(VAp)이 정의 입력 리미트 전압(+VILMT)보다 클 경우에는 출력 신호를 부방향으로 변화시키는 회로이다. 여기에서, 정의 입력 리미트 전압(+VILMT)은 파워 증폭기의 외부로부터 설정되는 임의의 전압이다. 이 예에서는, 정의 입력 리미트 전압(+VILMT)은 증폭부(10)의 출력 전압(VO)이 출력 리미트 전압(-VOLMT)가 될 때의 저항(12 및 13) 사이의 노드의 전압이며, +VOLMTㆍR3/R4이 된다. 차동 증폭기(124p)의 출력 단자와 저항(122p 및 123p) 사이의 노드 사이에는 전압 의존형 저항기(130A)가 개재되어 있다. 전압 의존형 저항기(130A)는 차동 증폭기(124p)의 출력 전압(VCp)에 의존해서 저항값이 변화되는 저항기이다. 차동 증폭기(124p) 및 전압 의존형 저항기(130A)는 부귀환 루프를 구성하고 있다. 부귀환 루프는 저항(122p 및 123p) 사이의 노드의 전압(VAp)이 입력 리미트 전압(+VILMT)에 대응하도록 제어를 수행하는데 사용된다.
전압 의존형 저항기(130A)는 P 채널 전계 효과 트랜지스터(이하, 간단히 P 채널 트랜지스터라 함)(131 및 132)와, 정전류원(133)을 포함하고 있다. 여기에서, P 채널 트랜지스터(131)는 차동 증폭기(124p)의 출력 단자에 접속된 소스와, 정전류원(133)을 통해서 부전원(-VDD)에 접속된 드레인 및 게이트를 갖는다. P 채널 트랜지스터(132)는 저항(122p 및 123p) 사이의 노드와 차동 증폭기(124p)의 역위상 입력 단자에 접속된 소스, P 채널 트랜지스터(131)의 게이트 및 드레인에 접속된 게이트, 및 부전원(-VDD)에 접속된 드레인을 갖는다.
이러한 구성에 있어서, P 채널 트랜지스터(131)의 게이트 및 드레인과 P 채널 트랜지스터(132)의 게이트의 접속 노드의 전압(VGP)은 차동 증폭기(124p)의 출력 전압(VCp)으로부터 P 채널 트랜지스터(131)의 역치 전압만큼 저하된 전압이 된다.
여기서, 저항(122p 및 123p) 사이의 노드의 전압(VAp)이 입력 리미트 전압(+VILMT)보다 높아져서 차동 증폭기(124p)의 출력 전압(VCp)이 부방향으로 변화되면 P 채널 트랜지스터(131 및 132)의 게이트 전압(VGP)도 부방향으로 변화된다. 이 결과, P 채널 트랜지스터(132)의 ON 저항이 작아지고, 저항(122p 및 123p) 사이의 노드의 전압(VAp)이 저하된다.
저항(122p 및 123p) 사이의 노드의 전압(VAp)이 입력 리미트 전압(+VILMT)보다 낮아져서 차동 증폭기(124p)의 출력 전압(VCp)이 정방향으로 변화되면 P 채널 트랜지스터(131 및 132)의 게이트 전압(VGP)도 정방향으로 변화된다. 이 결과, P 채널 트랜지스터(132)의 ON 저항이 커지고, 저항(122p 및 123p) 사이의 노드의 전압(VAp)이 상승한다. 이러한 부귀환의 작용의 결과, 저항(122p 및 123p) 사이의 노드의 전압(VAp)은 입력 리미트 전압(+VILMT)에 대응한다.
상술한 바와 같이, 제 1 실시형태에서는 저항(122p 및 123p)에 대하여 입력단 최대 전압(VIMAX)이 입력되면 P 채널 트랜지스터(132)의 ON 저항이 저항(122p 및 123p) 사이의 노드의 전압(VAp)을 입력 리미트 전압(+VILMT)에 대응시키는 ON 저항이 되도록 P 채널 트랜지스터(132)의 게이트 전압(VGP)이 조정된다.
게이트 전압(VGP)은 P 채널 트랜지스터(132)의 트랜지스터 사이즈에 의존한 전압값이 된다. 제 1 실시형태는 P 채널 트랜지스터(132)를 OFF 상태로 했을 경우에 저항(122p 및 123p) 사이의 노드의 전압(VApoff)(=VIMAXㆍR3/(R1+R2+R3))보다 입력 리미트 전압(+VILMT)이 낮은 것을 전제로 하고 있다. 제 1 실시형태에서는, 저항(122p 및 123p) 사이의 노드와 부전원(-VDD) 사이에 개재된 P 채널 트랜지스터(132)에 전류를 흘려보냄으로써 저항(122p 및 123p) 사이의 노드의 전압을 저하시킨다. 이와 같이, 저항(122p 및 123p) 사이의 노드의 전압이 입력 리미트 전압(VILMT)이 되도록 P 채널 트랜지스터(132)의 게이트 전압(VGP)이 조정된다. 여기에서, P 채널 트랜지스터(132)의 트랜지스터 사이즈가 작을 경우에는 저항(122p 및 123p) 사이의 노드의 전압을 입력 리미트 전압(VILMT)까지 저하시키기에 충분한 전류를 P 채널 트랜지스터(132)에 흘려보내기 위해 P 채널 트랜지스터(132)의 게이트 및 소스간 전압｜IVGP-VILMT｜을 크게 할 필요가 있고, 게이트 전압(VGP)은 입력 리미트 전압(VILMT)으로부터 부방향으로 크게 떨어진 전압값이 된다. 한편, P 채널 트랜지스터(132)의 트랜지스터 사이즈가 클 경우에는 P 채널 트랜지스터(132)의 게이트 및 소스간 전압｜IVGP-VILMT｜을 그렇게 크게 하지 않아도 저항(122p 및 123p) 사이의 노드의 전압을 입력 리미트 전압(VILMT)까지 저하시키기에 충분한 전류를 P 채널 트랜지스터(132)에 흘려보낼 수 있다. 따라서, 게이트 전압(VGP)은 전자의 경우보다도 높은 전압값이 된다.
상술한 절곡점 입력 전압(VIZ)은 게이트 전압(VGP)에 의해 결정된다. 따라서, 소망의 절곡점 입력 전압(VIZ)에 의해 P 채널 트랜지스터(132)의 트랜지스터 사이즈가 결정될 수 있다.
차동 증폭기(125)와, 저항(126 및 127)은 차동 증폭기(124p)의 출력 전압(VCp)의 극성을 반전한 전압(VCn)(=-VCp)을 발생시키는 극성 반전 회로(128)를 구성하고 있다. 극성 반전 회로(128)에 의해 발생되는 전압(VCn)은 전압 의존형 저항기(140A)에 공급된다.
전압 의존형 저항기(140A)는 N 채널 전계 효과 트랜지스터(이하, 간단히 N 채널 트랜지스터라 함)(141)와, 정전류원(143)을 포함하고 있다. N 채널 트랜지스터(141)는 극성 반전 회로(128)의 출력 전압(VCn)을 수신하는 소스와, 정전류원(143)을 통해서 정전원(+VDD)에 접속된 드레인 및 게이트를 갖는다. N 채널 트랜지스터(141)의 게이트 전압(VGN)은 극성 반전 회로(128)의 출력 전압(VCn)(=-VCp)을 N 채널 트랜지스터(141)의 역치 전압만큼 상승시킨 전압이 된다. N 채널 트랜지스터(141)와 P 채널 트랜지스터(131)의 역치 전압의 절대값은 실질적으로 동일한 값이 된다. 따라서, N 채널 트랜지스터(141)의 게이트 전압(VGN)은 P 채널 트랜지스터(132)의 게이트 전압(VGP)의 극성을 반전시킴으로써 얻어진 전압과 실질적으로 동일한 값이 된다.
제 2 전압 의존형 분압 회로(150A)는 입력 단자(1) 및 접지선 사이에 직렬로 개재된 저항(151 및 152)과, 각각 전압 의존형 저항기로서 기능하는 P 채널 트랜지스터(155) 및 N 채널 트랜지스터(156)를 포함한다. 여기에서, 저항(151)은 저항값(R1+R2)을 갖고, 저항(152)은 저항값(R3)을 갖는다. P 채널 트랜지스터(155)는 저항(151 및 152) 사이의 노드에 접속된 소스, 전압 의존형 분압 회로(120A)의 P 채널 트랜지스터(132)의 게이트에 접속된 게이트, 및 부전원(-VDD)에 접속된 드레인을 갖는다. P 채널 트랜지스터(155)는 P 채널 트랜지스터(132)와 같은 트랜지스터 사이즈를 갖고 있다. N 채널 트랜지스터(156)는 저항(151 및 152) 사이의 노드에 접속된 소스, 전압 의존형 분압 회로(120A)의 N 채널 트랜지스터(141)의 게이트에 접속된 게이트, 및 정전원(+VDD)에 접속된 드레인을 갖는다. N 채널 트랜지스터(156)의 트랜지스터 사이즈는 동일 절대값을 갖는 드레인 및 소스간 전압이 N 채널 트랜지스터(156) 및 P 채널 트랜지스터(155)에 인가된 경우에 동일 절대값을 갖는 드레인 전류가 N 채널 트랜지스터(156) 및 P 채널 트랜지스터(155)에 흐르도록 P 채널 트랜지스터(155)의 트랜지스터 사이즈에 의해 결정된다.
피크 홀드 회로(171)는 저항(151 및 152) 사이의 노드의 전압(VB)에 의거해서 정의 레퍼런스 전압(Vrefp)을 생성하는 회로이며, 피크 홀드 회로(172)는 저항(151 및 152) 사이의 노드의 전압(VB)에 의거해서 부의 레퍼런스 전압(Vrefn)을 생성하는 회로이다. 보다 구체적으로, 피크 홀드 회로(171)는 저항(151 및 152) 사이의 노드의 전압(VB)의 정의 피크에 따라 레퍼런스 전압(Vrefp)을 상승시키고, 전압(VB)의 정의 피크 이후는 소정의 시정수에 따라 레퍼런스 전압(Vrefp)을 0V를 향해서 감쇠시킨다. 피크 홀드 회로(172)는 저항(151 및 152) 사이의 노드의 전압(VB)의 부의 피크에 따라 레퍼런스 전압(Vrefn)을 하강시키고, 전압(VB)의 부의 피크 이후는 소정의 시정수에 따라 레퍼런스 전압(Vrefn)의 절대값을 OV를 향해서 감쇠시킨다.
제 1 실시형태에 있어서, 피크 홀드 회로(171 및 172)는 저항(12 및 13) 사이의 전압(V23)과 저항(151 및 152) 사이의 노드의 전압(VB) 사이에 위상차가 에러를 발생시키는 것을 방지한다.
이것은 이하에 상세히 기재될 것이다. 피크 홀드 회로(171 및 172)가 없다면, 오디오 입력 신호(VI)의 진폭이 작고, P 채널 트랜지스터(155) 및 N 채널 트랜지스터(156)의 양쪽이 OFF 상태일 지라도, 전압(V23)과 전압(VB) 사이에 위상차가 생겼을 경우에, 전압(V23) 및 전압(VB)의 대소관계가 반전될 때마다, 비교기(181 및 182)의 각 출력 신호의 레벨이 반전되고, 감쇠기(185)에 의한 저항(11 및 12) 사이의 노드의 신호가 불필요하게 감소된다.
이러한 이유로, 제 1 실시형태에서는 전압(VB)이 비교기(181 및 182)에 직접 인가되는 것이 아니라, 피크 홀드 회로(171 및 172)에 인가되어 피크 홀드 회로(171 및 172)로부터 얻어진 레퍼런스 전압(Vrefp 및 Vrefn)이 비교기(181 및 182)에 인가된다. 이 구성에 의하면, 오디오 입력 신호(VI)의 진폭이 작고 저항(12 및 13) 사이의 전압(V23)이 레퍼런스 전압(Vrefp 및 Vrefn) 사이의 범위 내에 있을 경우에는 비교기(181 및 182)의 출력 신호가 하이 레벨로 안되고, 상기와 같은 오동작은 발생하지 않는다.
제 1 실시형태에 의한 다이내믹 레인지 압축 회로(100A)가 상세히 상술되었다.
그 다음, 제 1 실시형태의 동작이 설명될 것이다. 도 3은 증폭부(10)에 대한 오디오 입력 신호(VI)의 전압값을 부의 입력단 최대 전압(-VIMAX)으로부터 정의 입력단 최대 전압(+VIMAX)까지의 범위 내에 있어서 변화시켰을 때 오디오 출력 신호(VO)의 전압값의 변화와, 제 2 전압 의존형 분압 회로(150A)의 P 채널 트랜지스터(155) 및 N 채널 트랜지스터(156)의 ON 상태 및 OFF 상태의 변화를 예시하는 도이다.
오디오 입력 신호(VI)의 전압값이 입력단 최대 전압(+VIMAX)일 경우, 제 2 전압 의존형 분압 회로(150A)의 저항(151 및 152) 사이의 노드의 전압(VB)은 입력 리미트 전압(+VILMT)이 된다. 이것은 다음 이유 때문이다. 제 1 이유는 제 1 전압 의존형 분압 회로(120A)의 저항(122p 및 123p)에 인가되는 것과 같은 입력단 최대 전압(VIMAX)이 제 2 전압 의존형 분압 회로(150A)의 저항(151 및 152)에 대하여 인가되기 때문이다. 제 2 이유는 제 1 전압 의존형 분압 회로(120A)의 P 채널 트랜지스터(132)에 인가되는 것과 같은 게이트 전압(VGP)이 P 채널 트랜지스터(155)에 인가되어 P 채널 트랜지스터(155)의 ON 저항(Ron)이 P 채널 트랜지스터(132)의 ON 저항과 같아지기 때문이다. 제 3 이유는 대부분의 경우 N 채널 트랜지스터(156)에 부의 게이트 전압(VGN)이 인가되므로 입력 단자(1)에 대하여 입력단 최대 전압(VIMAX)이 인가된 후에 N 채널 트랜지스터(156)가 OFF 상태로 되기 때문이다.
따라서, 오디오 입력 신호(VI)에 입력단 최대 전압(+VIMAX)과 같은 크기의 정의 피크가 생기면, 저항(151 및 152) 사이의 노드에 입력 리미트 전압(+VILMT)과 같은 전압값의 정의 피크가 발생하고, 정의 피크의 피크값(+VILMT)이 피크 홀드 회로(171)에서 정의 레퍼런스 전압(Vrefp)으로서 유지된다. 이 상태에서는 증폭부(10)의 저항(12 및 13) 사이의 노드의 전압(V23)이 레퍼런스 전압(Vrefp)(=+VILMT)을 초과하면, OR 게이트(183)로부터 하이 레벨의 신호가 출력되고, 감쇠기(185)에 의해 저항(11 및 12) 사이의 노드의 신호가 감쇠된다. 이러한 부귀환 제어의 작용의 결과, 저항(12 및 13) 사이의 노드의 전압(V23)은 레퍼런스 전압(Vrefp)(=+VILMT)까지 저하하고, 증폭부(10)에 의해 출력되는 오디오 출력 신호(VO)의 진폭은 출력 리미트 전압(VOLMT)(=-VILMTㆍR4/R3)이 된다.
그 다음, 오디오 입력 신호(VI)의 전압값이 입력단 최대 전압(VIMAX)으로부터 0V를 향해서 저하하면 저항(151 및 152) 사이의 노드의 전압(VB)이 OV를 향해서 저하하기 때문에 P 채널 트랜지스터(155)의 게이트 소스 간 전압이 감소하고, P 채널 트랜지스터(155)의 ON 저항이 점차 커진다.
이제, 이 과정에 있어서의 저항(12 및 13) 사이의 노드의 전압(V23)과 저항(151 및 152) 사이의 노드의 전압(VB)의 관계가 설명될 것이다. 우선, 저항(12 및 13) 사이의 노드의 전압(V23)은 다음 식에 의해 제공된다.
V23 =VIㆍR3/(R1+R2+R3) ......(1)
=VIㆍα1
여기서, α1은 분압비이고 R3/(R1+R2+R3)이다.
한편, 저항(151 및 152) 사이의 노드의 전압(VB)은 다음 식에 의해 제공된다.
VB =VIㆍRx/(R1+R2+Rx) ......(2)
=VIㆍα2
여기서, α2는 분압비이고 Rx/(R1+R2+Rx)이다. 저항값(Rx)은 저항(152)(저항값(R3)을 갖는)과 저항(152)에 병렬 접속된 P 채널 트랜지스터(155) 또는 N 채널 트랜지스터(156)의 ON 저항(저항값(Ron))으로 이루어지는 회로의 합성 저항이며, 다음 식에 의해 제공된다.
Rx=R3ㆍRon/(R3+Ron) .....(3)
P 채널 트랜지스터(155)의 ON 저항(Ron)이 P 채널 트랜지스터(132)의 ON 저항과 같을 경우 Rx<R3이 되기 때문에 α2<α1이 된다. α2<α1의 상태에서는 감쇠기(185)에 의한 감쇠가 행하여지지 않으면 저항(12 및 13) 사이의 노드의 전압(V23)이 저항(151 및 152) 사이의 노드의 전압(VB)으로부터 생성되는 레퍼런스 전압(Vrefp)보다 커진다. 따라서, 감쇠기(185)는 저항(11 및 12) 사이의 노드의 신호를 감쇠시켜서 저항(12 및 13) 사이의 노드의 전압(V23)이 레퍼런스 전압(Vrefp)에 대응시키도록 부귀환 제어가 행하여진다.
그 다음, 저항(151 및 152) 사이의 노드의 전압(VB)이 0V를 향해서 저하하고, P 채널 트랜지스터(155)의 ON 저항(Ron)이 점차 커지면 상술한 식(2)에 있어서의 저항값(Rx)이 저항값(R3)에 근접하기 때문에 분압비(α2)가 분압비(α1)에 근접한다. 그러므로, 감쇠기(185)에 의해 저항(11 및 12) 사이의 노드의 신호에 주어지는 감쇠량이 점차 감소하고, 증폭부(10)의 이득이 점차 증가한다.
오디오 입력 신호(VI)의 전압값이 입력단 최대 전압(VIMAX)으로부터 0V를 향해서 저하하는 과정에 있어서의 제 1 실시형태의 동작이 상술되어 있다.
입력 단자(1)에 대한 오디오 입력 신호(VI)의 전압값이 저하하고, 저항(151 및 152) 사이의 노드의 전압(VB)이 P 채널 트랜지스터(155)의 게이트 전압(VGP)에 대하여 P 채널 트랜지스터(155)의 역치 전압을 가산함으로써 얻어진 전압보다도 낮아지면 P 채널 트랜지스터(155)는 OFF 상태가 된다. P 채널 트랜지스터(155)가 ON 상태로부터 OFF 상태로 스위칭될 때의 입력 단자(1)의 오디오 입력 신호(VI)는 상술한 절곡점 입력 전압(+VIZ)이 된다.
오디오 입력 신호(VI)의 전압값이 정이고, 절곡점 입력 전압(VIZ)이하인 범위에서는 P 채널 트랜지스터(155)가 OFF 상태가 되고, 상술한 식(2)에 있어서의 저항값(Rx)이 저항값(R3)이 되기 때문에 저항(151 및 152) 사이의 노드의 전압(VB)은 저항(12 및 13) 사이의 노드의 전압(V23)에 대응한다. 따라서, 감쇠기(185)에 의한 저항(11 및 12) 사이의 노드의 신호가 감쇠되므로 증폭부(10)의 이득은 최대 이득(G0)(=R4/(R1+R2+R3))이 된다.
한편, 입력 단자(1)에 대하여 부의 입력단 최대 전압(-VIMAX)이 인가되었을 경우, 제 2 전압 의존형 분압 회로(150A)의 저항(151 및 152) 사이의 노드의 전압(VB)은 부의 입력 리미트 전압(-VILMT)에 대응한다. 이것은 다음 이유에 의한다. 제 1 이유는 제 1 전압 의존형 분압 회로(120A)의 저항(122p 및 123p)에 인가되는 것과 같은 크기 및 저항(122p 및 123p)에 인가되는 것과 반대 극성을 갖는 입력단 최대 전압(-VIMAX)이 제 2 전압 의존형 분압 회로(150A)의 저항(151 및 152)에 대하여 인가되기 때문이다. 제 2 이유는 이상적으로는 제 1 전압 의존형 분압 회로(120A)의 P 채널 트랜지스터(132)에 인가되는 것과 같은 절대값을 갖는 부극성의 게이트 전압(VGN)이 N 채널 트랜지스터(156)에 인가되기 때문에 N 채널 트랜지스터(156)의 ON 저항이 입력 단자(1)에 대하여 정의 입력단 최대 전압(+VIMAX)이 인가되었을 때의 P 채널 트랜지스터(155)의 ON 저항과 같아지기 때문이다. 제 3 이유는 대부분의 경우에 P 채널 트랜지스터(155)에 정의 게이트 전압(VGP)이 인가되기 때문에 입력 단자(1)에 대하여 입력단 최대 전압(-VIMAX)이 인가된 후에 P 채널 트랜지스터(155)는 OFF 상태로 되기 때문이다.
그 다음, 입력 단자(1)에 대하여 인가되는 전압이 입력단 최대 전압(-VIMAX)으로부터 0V를 향해서 상승하면 저항(151 및 152) 사이의 노드의 전압(VB)이 OV를 향해서 상승한다. 그러므로, N 채널 트랜지스터(156)의 게이트 소스간 전압이 감소하고, N 채널 트랜지스터(156)의 ON 저항(Ron)이 커지고, 상술한 식(2)의 저항값(Rx)이 저항값(R3)에 근접하고, 분압비(α2)가 증가해서 분압비(α1)에 근접한다. 이 결과, 증폭부(10)의 이득이 점차 증가한다. 그 다음, 입력 단자(1)에 대한 입력 전압이 상승하고, 저항(151 및 152) 사이의 노드의 전압(VB)이 N 채널 트랜지스터(156)의 게이트 전압(VGN)으로부터 N 채널 트랜지스터(156)의 역치 전압을 감산함으로써 얻어진 전압보다도 높아지면 N 채널 트랜지스터(156)는 OFF 상태가 된다. N 채널 트랜지스터(156)가 ON 상태로부터 OFF 상태로 스위칭될 때의 입력 단자(1)의 오디오 입력 신호(VI)는 절곡점 입력 전압(-VIZ)이 된다.
오디오 입력 신호(VI)의 전압값이 부이고, 부의 절곡점 입력 전압(-VIZ) 이상인 범위에서는 저항(151 및 152) 사이의 노드의 전압(VB)은 저항(12 및 13) 사이의 노드의 전압(V23)에 대응한다. 따라서, 감쇠기(185)에 의한 저항(11 및 12) 사이의 노드의 신호는 감쇠되지 않으므로 증폭부(10)의 이득은 최대 이득(G0)(=R4/(R1+R2+R3))이 된다.
도 4A 내지 도 4C는 제 1 실시형태에 의한 파워 증폭기의 각 부의 신호 파형을 예시하는 도이다. 도 4A는 입력 오디오 신호(VI)의 진폭을 점차 크게 했을 때에 감쇠기(185)에 의한 감쇠를 행하지 않았을 경우에 있어서의 저항(12 및 13) 사이의 노드의 전압(V23)과, 저항(151 및 152) 사이의 노드의 전압(VB)의 파형 전압(V23')을 나타내고 있다. 도 4B는 도 4A에 도시된 것과 동일한 경우에 있어서의 저항(12 및 13) 사이의 노드의 전압(V23)의 파형(V23')과, 저항(151 및 152) 사이의 노드의 전압(VB)의 파형과, 레퍼런스 전압(Vrefp 및 Vrefn)의 파형을 나타내고 있다. 또한, 도 4C는 도 4A에 도시된 것과 동일한 경우에 있어서의 저항(12 및 13) 사이의 노드의 전압(V23)의 파형(V23')과, 레퍼런스 전압(Vrefp 및 Vrefn)의 파형과, 증폭부(10)로부터 얻어지는 오디오 출력 신호(VO)의 전압값을 저항(12 및 13) 사이의 노드의 전압값으로 변환함으로써 얻어지는 파형(VO')(=VO×R3/R4)을 나타내고 있다. 도 4A 내지 도 4C에 있어서, 참조 기호(+VIZ' 및 -VIZ')는 오디오 입력 신호(VI)의 전압값이 각각 절곡점 전압(+VIZ 및 -VIZ)일 경우에 있어서의 저항(12 및 13) 사이의 노드의 전압을 나타낸다.
오디오 입력 신호(VI)의 진폭이 작고, 전압(V23)의 파형(V23')이 전압(+VIZ' 및 -VlZ') 사이의 범위 내에 있을 경우(오디오 입력 신호(VI)의 진폭이 절곡점 전압(+VIZ 및 -VlZ) 사이의 범위 내에 있을 경우)에는 P 채널 트랜지스터(155) 및 N 채널 트랜지스터(156)가 OFF 상태가 되고, 전압(VB)의 파형은 전압(V23')의 파형(V23')에 대응한다.
오디오 입력 신호(VI)의 진폭이 커지고, 전압(V23)이 전압(+VIZ')을 상회하면(오디오 입력 신호(VI)의 진폭이 절곡점 전압(+VIZ)을 상회하면) 전압(V23)이 전압(+VIZ')을 상회하고 있는 범위에서는 P 채널 트랜지스터(155)가 ON 상태가 되기 때문에 전압(VB)은 전압(V23)보다도 낮아진다. 전압(V23)이 전압(-VIZ')을 하회하면(오디오 입력 신호(VI)의 진폭이 절곡점 전압(-VIZ)를 하회하면) 전압(V23)이 전압(-VIZ')을 하회하고 있는 범위에서는 N 채널 트랜지스터(156)가 ON 상태가 되기 때문에 전압(VB)은 전압(V23)보다도 높아진다(도 4A 참조). 이 경우에, 입력 오디오 신호(VI)의 전압값에 대한 전압(VB)의 의존성은 도 3을 참조해서 설명한 바이다.
그러므로, 도 4B에 나타낸 바와 같이, 레퍼런스 전압(Vrefp)은 전압(VB)의 정의 피크에 따라 상승하고, 그 후 피크값을 유지하고, 레퍼런스 전압(Vrefn)은 전압(VB)의 부의 피크에 따라 상승하고, 그 후 피크값을 유지한다.
오디오 입력 신호(VI)의 진폭이 작고, 전압(V23)이 레퍼런스 전압(Vrefp 및 Vrefn) 사이의 범위 내에 있을 경우, 감쇠기(185)에 의한 저항(11 및 12) 사이의 노드의 신호는 감쇠되지 않는다. 따라서, 증폭부(10)에서는 오디오 신호(VI)가 최대 이득(G0)(=R4/(R1+R2+R3))으로 증폭되어 오디오 출력 신호(VO)를 얻는다. 오디오 입력 신호(VI)의 진폭이 크고, 전압(V23)이 레퍼런스 전압(Vrefp 및 Vrefn) 사이의 범위를 초과하는 영역에서는 감쇠기(185)에 의한 저항(11 및 12) 사이의 노드의 신호는 감쇠된다. 이 때문에, 오디오 입력 신호(VI)는 증폭부(10)에 있어서 최대 이득(R4/(R1+R2+R3))보다도 작은 이득으로 증폭된다.
도 3을 참조해서 설명한 바와 같이, 증폭부(10)의 이득은 오디오 입력 신호(VI)의 진폭이 입력단 최대 전압(VIMAX 및 -VIMAX)일 때에 오디오 신호(VO)의 진폭이 출력 리미트 전압(-VOLMT 및 +VOLMT)이 되도록 조정된다. 따라서, 오디오 입력 신호(VI)의 진폭이 입력단 최대 전압(VIMAX 및 -VIMAX) 사이의 범위 내에 있는 한, 오디오 입력 신호(VI)에 대하여 파형 왜곡이 없는 오디오 출력 신호(VO)가 얻어진다(도 4C에 있어서의 파형(VO') 참조).
상술한 바와 같이, 제 1 실시형태에 의하면, 입력단 최대 전압(+VIMAX)이 지정되었을 경우에 오디오 입력 신호(VI)의 진폭이 입력단 최대 전압(+VIMAX)이 될 때에 오디오 출력 신호(VO)의 진폭이 출력 리미트 전압(VOLMT)이 되도록 최적의 다이내믹 레인지 압축 특성(도 2A 및 도 2B 참조)을 자동적으로 실현할 수 있다. 따라서, 증폭부(10)가 출력가능한 오디오 출력 신호(VO)의 진폭 범위를 최대한으로 이용하고, 출력 파형에 왜곡을 발생시키지 않고 오디오 입력 신호(VI)를 증폭부(10)에서 증폭할 수 있다.
<제 2 실시형태>
도 5는 본 발명의 제 2 실시형태에 의한 다이내믹 레인지 압축 회로(100B)를 구비한 파워 증폭기의 구성을 예시하는 회로도이다. 도 5에 나타낸 제 2 실시형태와 제 1 실시형태(도 1)에 있어서, 공통 부분은 동일 참조 부호로 표시되어 있다. 제 2 실시형태에 의한 다이내믹 레인지 압축 회로(100B)에서는 레퍼런스 전압 생성기(110B)는 제 1 실시형태(도 1)의 레퍼런스 전압 생성기(110A)를 대신하고 있다. 레퍼런스 전압 생성기(110B)는 제 1 전압 의존형 분압 회로(120B)와 제 2 전압 의존형 분압 회로(150B)를 포함하고 있다. 또한, 제 1 실시형태에서는 공통 전압(VB)이 피크 홀드 회로(171 및 172)에 공급되었지만, 제 2 실시형태에서는 개별 전압(VBp 및 VBn)이 레퍼런스 전압 생성기(110B)로부터 피크 홀드 회로(171 및 172)로 각각 공급된다.
제 1 전압 의존형 분압 회로(120B)는 부의 입력단 최대 전압(-VIMAX)이 인가되는 전압 입력 단자(121n)와, 전압 입력 단자(121n)와 접지선 사이에 직렬로 개재된 저항값(R1+R2)의 저항(122n)과 저항값(R3)의 저항(123n)을 추가로 포함한다. 차동 증폭기(124p)와, 전압 의존형 저항기(130A)와, 저항(122p 및 123p)으로 이루어지는 회로의 구성은 제 1 실시형태의 제 1 전압 의존형 분압 회로(120A)와 같다. 제 2 실시형태는 극성 반전 회로(128)를 갖지 않는다는 점에서 제 1 실시형태와 다르고, 차동 증폭기(124n) 및 제 1 실시형태의 전압 의존형 저항기(140A)에 대신하는 전압 의존형 저항기(140B)를 추가로 포함하고 있다.
차동 증폭기(124n)는 저항(122n 및 123n) 사이의 노드의 전압(VAn)과, 부의 입력 리미트 전압(-VILMT)를 비교하고, 전압(VAn)이 부의 입력 리미트 전압(-VILMT)보다 작을 경우에 출력 신호(VCn)를 정방향으로 변화시키고, 전압(VAn)이 부의 입력 리미트 전압(-VILMT)보다 클 경우에 출력 신호(VCn)를 부방향으로 변화시키는 회로이다. 차동 증폭기(124n)의 출력 단자와 저항(122n 및 123n) 사이의 노드 사이에는 전압 의존형 저항기(140B)가 재재되어 있다. 전압 의존형 저항기(140B)는 제 1 실시형태의 전압 의존형 저항기(140A)에 대하여 N 채널 트랜지스터(142)를 추가함으로써 얻어진 구성을 갖고 있다. N 채널 트랜지스터(142)는 N 채널 트랜지스터(141)의 게이트 및 드레인에 접속된 게이트, 전원(+VDD)에 접속된 드레인, 및 저항(122n 및 123n) 사이의 노드에 접속된 소스를 갖는다.
이러한 구성에 있어서, N 채널 트랜지스터(141)의 게이트 및 드레인과 N 채널 트랜지스터(142)의 게이트의 접속 노드의 전압(VGN)은 차동 증폭기(124n)의 출력 전압(VCn)으로부터 N 채널 트랜지스터(141)의 역치 전압만큼 상승한 전압이 된다.
여기서, 저항(122n 및 123n) 사이의 노드의 전압(VAn)이 입력 리미트 전압(-VILMT)보다 낮아져서 차동 증폭기(124n)의 출력 전압(VCn)이 정방향으로 변화되면 N 채널 트랜지스터(141 및 142)의 게이트 전압(VGN)도 정방향으로 변화된다. 이 결과, N 채널 트랜지스터(142)의 ON 저항이 증가되므로 저항(122n 및 123n) 사이의 노드의 전압(VAn)이 상승한다.
한편, 저항(122n 및 123n) 사이의 노드의 전압(VAn)이 입력 리미트 전압(-VILMT)보다 높아져서 차동 증폭기(124n)의 출력 전압(VCn)이 부방향으로 변화되면 N 채널 트랜지스터(141 및 142)의 게이트 전압(VGN)도 부방향으로 변화된다. 이 결과, N 채널 트랜지스터(142)의 ON 저항이 증가하므로 저항(122n 및 123n) 사이의 노드의 전압(VAn)이 저하한다. 이러한 부귀환의 작용의 결과, 저항(122n 및 123n) 사이의 노드의 전압(VAn)이 입력 리미트 전압(-VILMT)에 대응한다.
제 2 전압 의존형 분압 회로(150B)는 제 1 실시형태(도 1)의 제 2 전압 의존형 분압 회로(150A)에 비해서, 입력 단자(1) 및 접지선 사이에 직렬로 개재된 저항값(R1+R2)의 저항(153)과 저항값(R3)의 저항(154)을 추가로 포함하고 있다. 또한, P 채널 트랜지스터(155)는 전압 의존형 저항기(130A)로부터의 게이트 전압(VGP)을 수신하는 게이트, 전원(-VDD)에 접속된 드레인, 및 저항(151 및 152) 사이의 노드에 접속된 소스를 갖는다. 또한, N 채널 트랜지스터(156)는 전압 의존형 저항기(140B)로부터의 게이트 전압(VGN)을 수신하는 게이트, 전원(+VDD)에 접속된 드레인, 및 저항(153 및 154) 사이의 노드에 접속된 소스를 갖는다. 여기에서, N 채널 트랜지스터(156)와 전압 의존형 저항기(140B)의 N 채널 트랜지스터(142)는 동일 트랜지스터 사이즈를 갖고 있으므로, 동일 소스 전압이 N 채널 트랜지스터(156)와 N 채널 트랜지스터(142)에 인가되었을 때에 N 채널 트랜지스터(156)와 N 채널 트랜지스터(142)는 동일 ON 저항을 갖는다. 제 2 전압 의존형 분압 회로(150B)에 있어서, 저항(151 및 152) 사이의 노드의 전압(VBp)은 피크 홀드 회로(171)에 공급되고, 저항(153 및 154) 사이의 노드의 전압(VBn)은 피크 홀드 회로(172)에 공급된다.
제 2 실시형태에서는 정의 입력단 최대 전압(+VIMAX)의 분압 결과인 입력 저항(122p 및 123p) 사이의 노드의 전압(VAp)이 입력 리미트 전압(+VILMT)이 되도록 P 채널 트랜지스터(132)에 대한 게이트 전압(VGP)이 조정되고, 조정된 게이트 전압(VGP)이 P 채널 트랜지스터(155)의 게이트에 인가된다. 또한, 부의 입력단 최대 전압(-VIMAX)의 분압 결과인 입력 저항(122n 및 123n) 사이의 노드의 전압(VAn)이 입력 리미트 전압(-VILMT)이 되도록 N 채널 트랜지스터(212)에 대한 게이트 전압(VGN)이 조정되고, 조정된 게이트 전압(VGN)이 N 채널 트랜지스터(156)의 게이트에 인가된다.
여기서, 입력 단자(1)에 대한 오디오 입력 신호(VI)의 전압값이 입력단 최대 전압(+VIMAX)일 경우에는 저항(151 및 152) 사이의 노드의 전압(VBp)은 입력 리미트 전압(VILMT)이 된다. 한편, 입력 단자(1)에 대한 오디오 입력 신호(VI)의 전압값이 입력단 최대 전압(-VIMAX)일 경우에는 저항(153 및 154) 사이의 노드의 전압(VBn)은 입력 리미트 전압(-VILMT)이 된다. 따라서, 입력 단자(1)에 대한 오디오 입력 신호(VI)의 진폭이 입력 최대 전압(±VIMAX)일 경우 피크 홀드 회로(171)에 의해 출력되는 레퍼런스 전압(Vrefp)은 입력 리미트 전압(+VILMT)이 되고, 피크 홀드 회로(172)에 의해 출력되는 레퍼런스 전압(Vrefn)은 입력 리미트 전압(-VILMT)이 된다. 그 다음, 저항(12 및 13) 사이의 전압(V23)이 레퍼런스 전압(Vrefp)(=+VILMT) 및 전압(Vrefn)(=-VILMT) 사이의 범위를 초과하면 감쇠기(185)에 의한 신호의 감쇠가 행하여진다. 이 결과, 증폭부(10)에 의해 출력되는 오디오 출력 신호(VO)의 진폭은 출력 리미트 전압(±VOLMT)이 된다.
입력 단자(1)에 대한 오디오 입력 신호(VI)의 전압값이 입력단 최대 전압(+VIMAX)으로부터 저하하면, 그 저하에 따라 저항(151 및 152) 사이의 노드의 전압(VBp)이 저하하고, P 채널 트랜지스터(155)의 ON 저항이 증가하고, 전압(VBp)을 발생하기 위한 분압비는 {R3/(R1+R2+R3)}을 향해서 증가한다. 한편, 입력 단자(1)에 대한 오디오 입력 신호(VI)의 전압값이 입력단 최대 전압(-VIMAX)으로부터 상승하면, 그 상승에 따라 저항(153 및 154) 사이의 노드의 전압(VBn)이 상승하고, N 채널 트랜지스터(156)의 ON 저항이 증가하고, 전압(VBn)을 발생하기 위한 분압비는 {R3/(R1+R2+R3)}을 향해서 증가한다.
따라서, 오디오 입력 신호(VI)의 진폭이 입력단 최대 전압(±VlMAX)으로부터 감소하면, 그 감소에 따라 오디오 입력 신호(VI)의 진폭에 대한 레퍼런스 전압(Vrefp 및 Vrefn) 각각의 절대값의 비가 커지므로 증폭부(10)의 이득은 점차 증가한다.
그 다음, 오디오 입력 신호(VI)의 진폭이 감소하고, 절곡점 입력 전압 이하가 되면 P 채널 트랜지스터(155) 및 N 채널 트랜지스터(156)가 OFF 상태가 되고, 그 후 증폭부(10)의 이득은 일정값{R4/(R1+R2+R3)}이 된다.
상술한 바와 같이, 제 2 실시형태에 있어서 제 1 실시형태와 같은 효과가 얻어진다.
<제 3 실시형태>
도 6은 본 발명의 제 3 실시형태에 의한 다이내믹 레인지 압축 회로(100C)를 구비한 파워 증폭기의 구성을 나타내는 회로도이다. 제 1 및 제 2 실시형태의 다이내믹 레인지 압축 회로는 싱글 엔드형 증폭부(10)에 적용되었다. 대조적으로, 제 3 실시형태에 의한 다이내믹 레인지 압축 회로(100C)는 증폭부(10C)에 적용된다. 증폭부(10C)는 입력 단자(1p 및 1n)에 입력된 정위상 및 역위상의 2개의 오디오 입력 신호(VIp 및 VIn)를 차동 증폭하고, 출력 단자(2p 및 2n)로부터 차동 증폭 결과인 정위상 및 역위상의 2개의 오디오 출력 신호(VOp 및 VOn)를 출력하는 차동 증폭형 증폭 회로이다.
증폭부(10C)에 있어서, 입력 단자(1p) 및 출력 단자(2n) 사이에는 저항값(R1)의 저항(11p)과, 저항값(R2)의 저항(12p)과, 저항값(R3)의 저항(13p)과, 저항값(R4)의 저항(14n)이 직렬로 개재되어 있다. 또한, 입력 단자(1n) 및 출력 단자(2p) 사이에는 저항값(R1)의 저항(11n)과, 저항값(R2)의 저항(12n)과, 저항값(R3)의 저항(13n)과, 저항값(R4)의 저항(14p)이 직렬로 개재되어 있다. 차동 증폭기(21)는 저항(13p 및 14n) 사이의 노드에 접속된 정위상 입력 단자, 저항(13n 및 14p) 사이의 노드에 접속된 역위상 입력 단자, 출력 단자(2p)에 접속된 정위상 출력 단자, 및 출력 단자(2n)에 접속된 역위상 출력 단자를 갖는다. 차동 증폭기(21)는 정위상 입력 단자와 역위상 입력 단자를 가상 접지 상태로 해서 저항(11p, 12p 및 13p)을 통해서 입력되는 정상 오디오 입력 신호(VIp)와 저항(11n, 12n 및 13n)을 통해서 입력되는 역위상 오디오 입력 신호(VIn)를 차동 증폭한다.
다이내믹 레인지 압축 회로(100C)는 레퍼런스 전압 생성기(110C)와 감쇠 제어기(180C)를 포함하고 있다. 다이내믹 레인지 압축 회로(100C)도 제 1 및 제 2 실시형태와 같이 도 2A 및 도 2B에 예시된 다이내믹 레인지 압축 특성의 예를 실현하는 것이다. 레퍼런스 전압 생성기(110C)는 소망의 입력단 최대 전압(VIMAX)에 적합한 다이내믹 레인지 압축 특성을 실현하기 위한 레퍼런스 전압(Vrefp 및 Vrefn)을 오디오 입력 신호(VIp 및 VIn)로부터 생성하는 회로이다. 감쇠 제어기(180C)는 제 1 실시형태의 감쇠 제어기(180)와 같은 역할을 갖는 회로이며, 비교기(186 및 187)와, OR 게이트(188)와, 시정수 회로(189)와, 감쇠기(190)를 포함하고 있다.
비교기(186)는 증폭부(10C)의 저항(12p 및 13p) 사이의 노드의 전압(V23p)이 레퍼런스 전압(Vrefp)보다 낮을 때는 로우 레벨을 출력하고, 전압(V23p)이 레퍼런스 전압(Vrefp)보다 높을 때는 하이 레벨을 출력하는 회로이다. 비교기(187)는 저항(12n 및 13n) 사이의 노드의 전압(V23n)이 레퍼런스 전압(Vrefn)보다 낮을 때는 로우 레벨을 출력하고, 전압(V23n)이 레퍼런스 전압(Vrefn)보다 높을 때는 하이 레벨을 출력하는 회로이다. OR 게이트(188)는 비교기(186 및 187)의 양쪽의 출력 신호가 로우 레벨일 경우는 로우 레벨을 출력하고, 출력 신호의 적어도 한쪽이 하이 레벨일 경우는 하이 레벨을 출력한다.
시정수 회로(189)는 OR 게이트(188)의 출력 신호가 상승할 때는 소정의 어택 시간에 걸쳐 출력 신호를 상승시키고, OR 게이트(188)의 출력 신호가 하강할 때는 소정의 릴리스 시간에 걸쳐 출력 신호를 하강시키는 회로이다. 감쇠기(190)는, 예컨대 전계 효과 트랜지스터로 구성되어 있고, 저항(11p 및 12p) 사이의 노드와 저항(11n 및 12n) 사이의 노드 사이에 개재되어 있다. 감쇠기(190)는 시정수 회로(189)의 출력 신호의 전압이 상승함에 따라 감소하는 ON 저항을 갖고, 저항(11p 및 12p) 사이의 노드에서의 신호와 저항(11n 및 12n) 사이의 노드에서의 신호를 감쇠시켜 증폭부(10C)의 이득을 저하시킨다.
그 다음, 레퍼런스 전압 생성기(110C)가 설명될 것이다. 레퍼런스 전압 생성기(110C)는 제 1 전압 의존형 분압 회로(120C), 제 2 전압 의존형 분압 회로(150C), 및 피크 홀드 회로(173 및 174)를 포함한다.
제 1 전압 의존형 분압 회로(120C)는 전압 입력 단자(201) 및 접지선 사이에 직렬로 개재된 저항값(R1+R2)의 저항(202)과 저항값(R3)의 저항(203)을 포함한다. 여기에서, 전압 입력 단자(201)에는 정의 입력단 최대 전압(+VIMAX)이 인가된다. 또한, 제 1 전압 의존형 분압 회로(120C)는 전압 입력 단자(204) 및 접지선 사이에 직렬로 개재된 저항값(R1+R2)의 저항(205)과 저항값(R3)의 저항(206)을 포함한다. 여기에서, 전압 입력 단자(204)에는 부의 입력단 최대 전압(-VIMAX)이 인가된다. 저항(202 및 203) 사이의 노드와 저항(205 및 206) 사이의 노드 사이에는 전압 의존형 저항기(210)가 개재되어 있다. 또한, 차동 증폭기(220)는 저항(202 및 203) 사이의 노드의 전압(VA)이 입력 리미트 전압(+VILMT)이 되도록 전압 의존형 저항기(210)의 저항을 제어한다.
보다 구체적으로, 전압 의존형 저항기(210)는 N 채널 트랜지스터(211 및 212)와 정전류원(213)을 포함하고 있다. 여기에서, N 채널 트랜지스터(211)는 N 채널 트랜지스터(212)의 게이트에 접속됨과 아울러 정전류원(213)을 통해서 전원(+VDD)에 접속된 드레인 및 게이트를 갖는다. 또한, N 채널 트랜지스터(211)는 차동 증폭기(220)의 출력 단자에 접속된 소스를 갖는다. 따라서, N 채널 트랜지스터(211 및 212)의 게이트 전압(VGN)은 차동 증폭기(220)의 출력 전압보다도 N 채널 트랜지스터(211)의 역치 전압만큼 높은 전압값이 된다. N 채널 트랜지스터(212)는 저항(202 및 203) 사이의 노드에 접속된 드레인, 및 저항(205 및 206) 사이의 노드에 접속된 소스를 갖는다.
차동 증폭기(220)는 저항(202 및 203) 사이의 노드의 전압(VA)과 입력 리미트 전압(+VILMT)을 비교하고, 전압(VA)이 입력 리미트 전압(+VILMT)보다 클 경우는 N 채널 트랜지스터(211)에 인가될 출력 신호를 상승시킨다. 이 결과, N 채널 트랜지스터(211 및 212)의 게이트 전압(VGN)이 상승하고, N 채널 트랜지스터(212)의 ON 저항이 작아지고, 저항(202 및 203) 사이의 노드의 전압(VA)이 저하한다. 한편, 전압(VA)이 입력 리미트 전압(+VILMT)보다 작을 경우 차동 증폭기(220)는 N 채널 트랜지스터(211)의 소스에 인가될 출력 신호를 내린다. 이 결과, N 채널 트랜지스터(211 및 212)의 게이트 전압(VGN)이 저하하고, N 채널 트랜지스터(212)의 ON 저항이 커지고, 저항(202 및 203) 사이의 노드의 전압(VA)이 상승한다. 이러한 부귀환 제어의 작용의 결과, 저항(202 및 203) 사이의 노드의 전압(VA)은 입력 리미트 전압(+VILMT)에 대응한다.
제 2 전압 의존형 분압 회로(150C)는 저항값(R1+R2)의 저항(231 및 233)과, 저항값(R3)의 저항(232 및 234)과, N 채널 트랜지스터(235)를 포함하고 있다. 여기에서, 저항(231 및 232)은 입력 단자(1p) 및 접지선 사이에 직렬로 개재되어 있고, 저항(233 및 234)은 입력 단자(1n) 및 접지선 사이에 직렬로 개재되어 있다. N 채널 트랜지스터(235)는 저항(231 및 232) 사이의 노드에 접속된 드레인, 및 저항(233 및 234) 사이의 노드에 접속된 소스를 갖는다. 또한, N 채널 트랜지스터(235)는 N 채널 트랜지스터(212)의 게이트에 인가된 것과 같은 게이트 전압(VGN)을 수신하는 게이트를 갖는다.
피크 홀드 회로(173)는 저항(231 및 232) 사이의 노드의 전압에 정의 피크가 발생할 때마다 레퍼런스 전압(Vrefp)을 그 대응하는 피크 전압에 추종시킨다. 피크 홀드 회로(174)는 저항(233 및 234) 사이의 노드의 전압에 정의 피크가 발생할 때마다, 레퍼런스 전압(Vrefn)을 그 대응하는 피크 전압에 추종시킨다.
제 3 실시형태에서는, 정의 입력단 최대 전압(+VIMAX)의 분압 결과인 입력 저항(202 및 203) 사이의 노드의 전압(VA)이 입력 리미트 전압(+VILMT)이 되도록 N 채널 트랜지스터(212)에 대한 게이트 전압(VGN)이 조정되고, 조정된 게이트 전압(VGN)이 N 채널 트랜지스터(235)의 게이트에 인가된다.
여기서, 입력 단자(1p)에 대한 오디오 입력 신호(VIp)의 전압값이 입력단 최대 전압(+VIMAX)이고, 입력 단자(1n)에 대한 오디오 입력 신호(VIn)의 전압값이 입력단 최대 전압(-VIMAX)일 경우, N 채널 트랜지스터(235)의 ON 저항은 N 채널 트랜지스터(212)의 ON 저항과 같아진다. 따라서, 저항(231 및 232) 사이의 노드의 전압(VBp)은 입력 리미트 전압(+VILMT)이 된다. 한편, 입력 단자(1p)에 대한 오디오 입력 신호(VIp)의 전압값이 입력단 최대 전압(-VIMAX)이고, 입력 단자(1n)에 대한 오디오 입력 신호(VIn)의 전압값이 입력단 최대 전압(+VIMAX)일 경우에도 N 채널 트랜지스터(235)의 ON 저항은 N 채널 트랜지스터(212)의 ON 저항과 같아진다. 이 경우, 저항(233 및 234) 사이의 노드의 전압(VBn)이 입력 리미트 전압(+VILMT)이 된다. 따라서, 오디오 입력 신호(VIp 및 VIn)의 진폭이 입력단 최대 전압(±VIMAX)일 경우, 피크 홀드 회로(173)에 의해 출력되는 레퍼런스 전압(Vrefp)은 입력 리미트 전압(+VILMT)이 되고, 피크 홀드 회로(174)에 의해 출력되는 레퍼런스 전압(Vrefn)도 입력 리미트 전압(+VILMT)이 된다. 저항(12p 및 13p) 사이의 노드의 전압(V23p)이 레퍼런스 전압(Vrefp)(=+VlLMT)을 초과했을 경우 또는 저항(12n 및 13n) 사이의 노드의 전압(V23n)이 레퍼런스 전압(Vrefn)(=+VILMT)을 초과했을 경우에 감쇠기(190)에 의한 신호의 감쇠가 행하여진다. 따라서, 오디오 입력 신호(VIp 및 VIn)의 진폭이 입력단 최대 전압(±VIMAX)일 경우, 증폭부(10C)가 출력하는 오디오 출력 신호(VOp 및 VOn)의 진폭은 출력 리미트 전압(±VOLMT)이 된다.
오디오 입력 신호(VIp)의 전압값이 입력단 최대 전압(+VIMAX)으로부터 저하하면, 그 저하에 따라 저항(231 및 232) 사이의 노드의 전압(VBp)이 저하하고, N 채널 트랜지스터(235)의 ON 저항이 증가하고, 전압(VBp)을 발생하기 위한 분압비는 {R3/(R1+R2+R3)}을 향해서 증가한다. 한편, 오디오 입력 신호(VIn)의 전압값이 입력단 최대 전압(+VIMAX)으로부터 저하하면, 그 저하에 따라 저항(233 및 234) 사이의 노드의 전압(VBn)이 저하하고, N 채널 트랜지스터(235)의 ON 저항이 증가하고, 전압(VBn)을 발생하기 위한 분압비는 {R3/(R1+R2+R3)}을 향해서 증가한다.
따라서, 오디오 입력 신호(VIp 및 VIn)의 진폭이 입력단 최대 전압(±VIMAX)으로부터 감소하면, 그 감소에 따라 오디오 입력 신호(VIp 및 VIn)의 진폭에 대한 레퍼런스 전압(Vrefp 및 Vrefn)의 비가 커지고, 증폭부(10C)의 이득은 점차 증가하고, 증폭부(10)의 이득은 최대 이득(G0)(=R4/(R1+R2+R3))에 근접한다.
그 다음, 오디오 입력 신호(VIp 및 VIn)의 진폭이 감소하고, N 채널 트랜지스터(235)의 게이트 전압(VGN)과, 저항(231 및 232) 사이의 노드의 전압(VBp) 및 저항(233 및 234) 사이의 노드의 전압(VBn) 중 낮은 전압의 차분이 N 채널 트랜지스터(235)의 역치 전압보다도 작아지면, N 채널 트랜지스터(235)가 OFF 상태가 된다. 이 경우에, 오디오 입력 신호(VIp 및 VIn)의 진폭이 절곡점 입력 전압(VIZ)이 된다. 그러므로, 오디오 입력 신호(VIp 및 VIn)의 진폭이 절곡점 입력 전압(VIZ)보다도 작은 영역에서는 증폭부(10)의 이득은 최대 이득(G0)(=R4/(R1+R2+R3))이 된다.
상술한 바와 같이, 제 3 실시형태에 의하면, 증폭부(10C)가 출력가능한 출력 리미트 전압(±VOLMT) 사이의 진폭 범위를 최대한으로 활용하고, 입력단 최대 전압(±VIMAX)의 범위 내에 있어서 입력 신호(VIp 및 VIn)의 진폭의 변화를 출력 신호(VOp 및 VOn)의 진폭 변화에 반영시키는 다이내믹 레인지 압축 특성이 실현될 수 있다.
<제 4 실시형태>
도 7은 본 발명의 제 4 실시형태에 의한 다이내믹 레인지 압축 회로(100D)를 구비한 파워 증폭기의 구성을 나타내는 회로도이다. 도 7에 나타낸 제 4 실시형태와 제 3 실시형태(도 6)에 있어서, 공통 부분은 동일 참조 부호로 표시되어 있다. 제 4 실시형태에 의한 다이내믹 레인지 압축 회로(100D)는 차동 증폭형 D급 증폭기인 증폭부(10D)에 적용된다. 증폭부(10D)는 차동 증폭기(21)를 갖지 않는다는 점에서 제 3 실시형태의 차동 증폭기(21)와 다르고, 오차 적분기(300), 펄스 폭 변조기(350) 및 삼각파 발생기(380)를 추가적으로 포함한다. 다이내믹 레인지 압축 회로(100D)에서는 감쇠 제어기(180D)는 제 3 실시형태의 감쇠 제어기(180C)를 대신하고 있다. 감쇠 제어기(180D)에서는 감쇠 펄스 발생기(191)(감쇠 신호 발생기)는 감쇠 제어기(180C)의 시정수 회로(189)를 대신하고 있다. 레퍼런스 전압 생성기(110D)는 제 3 실시형태의 레퍼런스 전압 생성기(110C)를 대신하고 있다. 레퍼런스 전압 생성기(110D)는 제 1 전압 의존형 분압 회로(120D) 및 제 2 전압 의존형 분압 회로(150D)를 포함하고 있다. 여기에서, 제 1 전압 의존형 분압 회로(120D)는 제 3 실시형태의 제 1 전압 의존형 분압 회로(120C)에 있어서의 저항값(R3)의 저항(203 및 206)에 대신하는 저항값(R3+R4)의 저항(203' 및 206')를 포함한다. 제 2 전압 의존형 분압 회로(150D)는 제 3 실시형태의 제 2 전압 의존형 분압 회로(150C)에 있어서의 저항값(R3)의 저항(232 및 234)에 대신하는 저항값(R3+R4)의 저항(232' 및 234')을 포함한다.
도 8은 증폭부(10D)의 오차 적분기(300)와 펄스 폭 변조기(350)와 삼각파 발생기(380)와, 감쇠 제어기(180D)에 있어서의 감쇠 펄스 발생기(191)의 구성을 나타내는 회로도이다.
오차 적분기(300)는 저항(11p, 12p 및 13p)을 통해서 정상의 오디오 입력 신호(VIp)를 수신하는 정위상 입력 단자(301p), 및 저항(11n, 12n 및 13n)을 통해서 역상의 오디오 입력 신호(VIn)를 수신하는 역위상 입력 단자(301n)를 갖는다. 또한, 오차 적분기(300)의 정위상 입력 단자(301p)에는 저항(14n)을 통해서 역상의 오디오 출력 신호(디지털 신호)(VOn)가 귀환되고, 오차 적분기(300)의 역위상 입력 단자(301n)에는 저항(14p)을 통해서 정상의 오디오 출력 신호(VOp)가 귀환된다. 그 다음, 오차 적분기(300)는 인가되는 오디오 입력 신호(VIp 및 VIn)와, 오디오 출력 신호(VOp 및 VOn)의 오차를 적분하고, 적분 결과를 나타내는 정위상 및 역위상의 2개의 신호(VDp 및 VDn)를 정상 출력 단자(302p) 및 역상 출력 단자(302n)로부터 각각 출력한다.
오차 적분기(300)로서는 각종 적분기가 고려될 수 있지만, 도 8에 도시된 예에서는 차동 증폭기(310)와, 4개의 커패시터(311 내지 314)와, 2개의 저항(315 및 316)으로 구성된 2차 오차 적분기(300)가 사용되어 있다. 여기에서, 차동 증폭기(310)의 정위상 입력 단자 및 역위상 입력 단자는 각각 오차 적분기(300)의 정위상 입력 단자(301p) 및 역위상 입력 단자(301n)이고, 차동 증폭기(310)의 정상 출력 단자와 역상 출력 단자는 각각 오차 적분기(300)의 정상 출력 단자(302p) 및 역상 출력 단자(302n)이다. 차동 증폭기(310)의 정위상 입력 단자와 역상 입력 단자 사이에는 오차 적분을 위한 커패시터(311 및 312)가 직렬로 개재되어 있고, 커패시터(311 및 312)의 공통 접속점은 저항(315)을 통해서 접지되어 있다. 또한, 차동 증폭기(310)의 역위상 입력 단자와 정상 입력 단자 사이에도 오차 적분을 위한 커패시터(313 및 314)가 직렬로 개재되어 있고, 커패시터(313 및 314)의 공통 접속점은 저항(316)을 통해서 접지되어 있다.
펄스 폭 변조기(350)의 정위상 입력 단자(351p) 및 역위상 입력 단자(351n)는 오차 적분기(300)의 정상 출력 단자(302p) 및 역상 출력 단자(302n)에 접속되어 있다. 펄스 폭 변조기(350)는 삼각파 발생기(380)로부터 삼각파 신호(TR)를 수신하는 삼각파 입력단(353)을 갖는다. 또한, 펄스 폭 변조기(350)는 증폭부(10D)의 출력 단자(2p 및 2n)로 구성되어 있는 정상 출력 단자(352p) 및 역상 출력 단자(352n)를 갖는다. 펄스 폭 변조기(350)는 삼각파 입력단(353)에 입력되는 삼각파 신호(TR)를 이용해서 오차 적분기(300)의 출력 신호(VDp 및 VDn)의 레벨에 따른 펄스 폭의 정위상 및 역위상의 2개의 디지털 신호를 생성하고, 디지털 신호를 오디오 출력 신호(VOp 및 VOn)로서 정상 출력 단자(352p) 및 역상 출력 단자(352n)으로부터 각각 출력한다.
펄스 폭 변조기(350)가 각종 구성을 가질 수 있지만, 도 8에 도시된 예에서는 펄스 폭 변조기(350)는 비교기(361p 및 361n), 인버터(362p 및 362n), NAND 게이트(363p 및 363n), 및 인버터(364p 및 364n)를 포함한다. 비교기(361p)는 삼각파 신호(TR)를 수신하는 정위상 입력 단자, 및 오차 적분기(300)의 정상 출력 신호(VDp)를 수신하는 역위상 입력 단자를 갖고, 비교기(361n)는 삼각파 신호(TR)를 수신하는 정위상 입력 단자, 및 오차 적분기(300)의 역상 출력 신호(VDn)를 수신하는 역위상 입력 단자를 갖는다. 인버터(362p)는 비교기(361p)의 출력 신호(VEp)의 레벨을 반전하고 반전된 신호를 출력 신호로서 출력하고, 인버터(362n)는 비교기(361n)의 출력 신호(VEn)의 레벨을 반전하고 반전된 신호를 출력 신호로서 출력한다. NAND 게이트(363p)는 비교기(361n)의 출력 신호(VEn) 및 인버터(362p)의 출력 신호를 수신하고, NAND 게이트(363n)는 비교기(361p)의 출력 신호(VEp) 및 인버터(362n)의 출력 신호를 수신한다. 인버터(364p)는 NAND 게이트(363p)의 출력 신호의 레벨을 반전하고 반전된 신호를 신호(VOp)로서 정상 출력 단자(352p)로부터 출력하고, 인버터(364n)는 NAND 게이트(363n)의 출력 신호의 레벨을 반전하고 반전된 신호를 신호(VOn)로서 역상 출력 단자(352n)로부터 출력한다.
그 다음, 감쇠 펄스 발생기(191)가 설명될 것이다. OR 게이트(188)는 도 7에 있어서의 비교기(186 및 187)의 출력 신호(V11 및 V12)의 논리합을 출력한다. 커패시터(371) 및 저항(372)은 적분기(370)를 구성하고 있다. 적분기(370)와 전원(VDD) 사이에는 정전류원(188A) 및 스위치(188B)가 직렬로 개재되어 있다. 스위치(188B)는 OR 게이트(188)의 출력 신호가 하이 레벨일 때에 ON 상태가 되고, OR 게이트(188)의 출력 신호가 로우 레벨일 때에 OFF 상태가 된다. 따라서, OR 게이트(188)의 출력 신호가 하이 레벨인 기간 동안, 적분기(370)는 정전류원(188A)로 공급되는 전류를 적분하고, OR 게이트(188)의 출력 신호가 로우 레벨인 기간 동안, 적분기(370)는 커패시터(371)의 용량값 및 저항(372)의 저항값에 의해 결정되는 시정수에 따라 적분값을 감쇠시킨다. 차동 증폭기(373)는 상호 단락되는 출력 단자와 역위상 입력 단자를 갖고, 적분기(370)의 출력 전압을 제 1 비교용 전압(VC1)으로서 후단에 송신하는 전압 팔로워 버퍼를 구성하고 있다. 전압 팔로워 버퍼로부터 출력되는 제 1 비교용 전압(VC1)은 저항(375)을 통해서 차동 증폭기(374)의 역위상 입력 단자에 입력된다. 차동 증폭기(374)의 역위상 입력 단자와 출력 단자 사이에는 저항(375)과 같은 저항값의 저항(376)이 개재되어 있고, 차동 증폭기(374)의 정위상 입력 단자에는 삼각파 신호(TR)의 진폭(VTR)의 반인 크기의 기준 레벨(+VTR/2)이 입력된다. 여기에서, 차동 증폭기(374)의 출력 전압이 VC2로 설정되면, 다음 식이 성립한다.
(VC1+VC2)/2=VTR/2 ......(4)
이 식을 VC2에 대해서 풀면 다음과 같다.
VC2=VTR-VC1 ......(5)
즉, 차동 증폭기(373)로부터 제 1 비교용 전압(VC1)이 출력될 경우에, 저항(375 및 376)과 차동 증폭기(374)로 이루어지는 회로는 전압(VTR)보다도 제 1 전압(VC1)만큼 낮은 제 2 비교용 전압(VC2)을 출력하는 반전 증폭기로서 작용한다.
비교기(377)는 제 1 비교용 전압(VC1)과 삼각파 신호(TR)를 비교하고, 삼각파 신호(TR)가 제 1 비교용 전압(VC1)보다도 높을 경우에 하이 레벨 신호를 출력하고, 그렇지 않을 경우에는 로우 레벨 신호를 출력한다. 또한, 비교기(378)는 제 2 비교용 전압(VC2)과 삼각파 신호(TR)를 비교하고, 제 2 비교용 전압(VC2)이 삼각파 신호(TR)보다도 높을 경우에 하이 레벨 신호를 출력하고, 그렇지 않을 경우에는 로우 레벨 신호를 출력한다. 로우 액티브 OR 게이트(379)는 비교기(377 또는 378)의 출력 신호의 적어도 한쪽이 로우 레벨일 때에 하이 레벨(액티브 레벨)이 되는 감쇠 지령 펄스(SW)를 출력한다.
제 4 실시형태는 상술한 구성을 갖는다.
그 다음, 제 4 실시형태의 동작이 설명될 것이다. 도 9는 증폭부(10D)의 각 부의 신호 파형을 나타내는 파형도이다. 오차 적분기(300)는 오디오 입력 신호(VIp 및 VIn)와, 디지털 신호인 오디오 출력 신호(VOp 및 VOn)의 오차를 적분하기 때문에 그 출력 신호(VOp 및 VOn)의 파형은 입력 아날로그 신호(VIp 및 VIn)의 파형에 대하여 오디오 출력 신호에 상당하는 리플을 중첩시킴으로써 얻어지는 파형이 된다. 펄스 폭 변조기(350)는 오차 적분기(300)의 출력 신호(VDp 및 VDn)와 삼각파 신호(TR)를 비교한다. 출력 신호(VDp)가 출력 신호(VDn)보다 큰 기간, 예컨대 도 9의 좌측에 나타낸 바와 같이, 삼각파 신호(TR)의 레벨이 출력 신호(VDn)의 레벨보다 클 때부터 삼각파 신호(TR)의 레벨이 출력 신호(VDp)에 도달할 때까지의 기간 및 삼각파 신호(TR)의 레벨이 출력신호(VDp)의 레벨보다 작을 때부터 삼각파 신호(TR)의 레벨이 출력 신호(VDn)의 레벨에 도달할 때까지의 기간에는 디지털 신호(VOp)가 하이 레벨이 되고, 디지털 신호(VOn)는 계속적으로 로우 레벨이 된다. 또한, 출력 신호(VDn)가 출력 신호(VDp)보다 큰 기간, 예컨대 도 9의 우측에 나타낸 바와 같이, 삼각파 신호(TR)의 레벨이 출력 신호(VDp)의 레벨보다 클 때부터 삼각파 신호(TR)의 레벨이 출력 신호(VDn)의 레벨에 도달할 때까지의 기간 및 삼각파 신호(TR)의 레벨이 출력 신호(VDn)의 레벨보다 작을 때부터 삼각파 신호(TR)의 레벨이 출력 신호(VDp)의 레벨에 도달할 때까지의 기간에는 디지털 신호(VOn)가 하이 레벨이 되고, 디지털 신호(VOp)는 계속적으로 로우 레벨이 된다. 이렇게 하여, 펄스 폭 변조기(350)는 오차 적분기(300)의 위상을 갖는 2개의 출력 신호(VOp 및 VOn)의 레벨 차이에 비례한 펄스 폭을 갖는 오디오 출력 신호(VOp 및 VOn)를 발생시킨다.
도 9에 나타낸 바와 같이, 증폭부(10D)가 펄스 폭 변조된 오디오 출력 신호(VOp)를 출력하는 기간에서, 오디오 출력 신호(VOn)는 0V이다. 이 기간에서, 저항(12p 및 13p) 사이의 노드의 전압(V23p)은 오디오 입력 신호(VIp)를 {(R3+R4)/(R1+R2+R3+R4)}의 분압비로 분압함으로써 얻어진 전압값을 갖는다. 또한, 이 기간에서, 증폭부(10D)는 저항(13p 및 14n) 사이의 노드의 전압에 대하여 저항(13n 및 14p) 사이의 노드의 전압을 대응(가상 단락)시켜서 증폭 동작을 행한다. 증폭부(10D)가 펄스 폭 변조된 오디오 출력 신호(VOn)를 출력하는 기간에서, 오디오 출력 신호(VOp)는 OV이다. 이 기간에서, 저항(12n 및 13n) 사이의 노드의 전압(V23n)은 오디오 입력 신호(VIn)를 {(R3+R4)/(R1+R2+R3+R4)}의 분압비로 분압함으로써 얻어진 전압값을 갖는다. 또한, 이 기간에서, 증폭부(10D)는 저항(13p 및 14n) 사이의 노드의 전압에 대하여 저항(13n 및 14p) 사이의 노드의 전압을 대응(가상 단락)시켜서 증폭 동작을 행한다. 제 4 실시형태에서는, 상술한 바와 같이, 레퍼런스 전압 생성기(110D)의 저항(203', 206', 232', 및 234')의 각 저항값은 R3+R4로 설정된다.
그 다음, 감쇠 제어기(180D)의 동작이 설명될 것이다. 도 10A는 저항(12p 및 13p) 사이의 노드의 전압(V23p)이 레퍼런스 전압(Vrefp) 이하이고, 저항(12n 및 13n) 사이의 노드의 전압(V23n)이 레퍼런스 전압(Vrefn) 이하이며, 비교기(186 및 187)의 출력 전압(V11 및 V12)이 로우 레벨로 유지될 경우에 감쇠 제어기(180D)의 각 부의 파형을 나타내고 있다. 이 경우, OR 게이트(188)의 출력 신호가 계속적으로 로우 레벨로 되기 때문에 제 1 비교용 전압(VC1)은 0V가 되고, 제 2 비교용 전압(VC2)은 +VTR이 된다. 그러므로, 삼각파 신호(TR)는 비교용 전압(VC1 및 VC2)과 교차하지 않고, 감쇠 펄스(SW)는 발생하지 않고, 스위치인 감쇠기(190)는 계속적으로 OFF 상태가 되고, 저항(11p 및 12p) 사이의 노드의 아날로그 신호(VIp)'의 파형과, 저항(11n 및 12n) 사이의 노드의 아날로그 신호(VIn')의 파형은, 도 10A에 도시된 바와 같이, 오디오 입력 신호(VIp 및 VIn)와 유사한 파형이 된다.
도 10B는 저항(12p 및 13p) 사이의 노드의 전압(V23p)이 레퍼런스 전압(Vrefp)을 상회하고, 저항(12n 및 13n) 사이의 노드의 전압(V23n)이 레퍼런스 전압(Vrefn)을 상회하고, 비교기(186)의 출력 전압(V11) 또는 비교기(187)의 출력 전압(V12)이 하이 레벨로 유지될 경우에 감쇠 제어기(180D)의 각 부의 파형을 나타내고 있다. 이 경우, 제 1 비교용 전압(VC1)은 신호(V11 또는 V12)가 하이 레벨로 되었을 때에 상승하고, 신호(V11 또는 V12)가 로우 레벨로 될 때부터 신호(V11 또는 V12)가 다시 하이 레벨로 될 때까지의 기간에 저항(372)을 통해서 커패시터(371)의 축적 전하의 방전에 의해 저하하도록 맥동을 반복한다. 제 1 비교용 전압(VC1)의 거동에 의하면, 제 2 비교용 전압(VC2)(=+VTR-VC1)은 전압(+VTR)으로부터 저하하고, 전압(VC1)과 같은 맥동을 반복한다. 그러므로, 삼각파 신호(TR)가 비교용 전압(VC1 및 VC2)과 교차하고, 삼각파 신호(TR)가 전압(VC1)보다도 낮은 기간 및 삼각파 신호(TR)가 전압(VC2)보다도 높은 기간에 하이 레벨(액티브 레벨)이 되는 감쇠 펄스(SW)가 로우 액티브 OR 게이트(379)로부터 단속적으로 또는 주기적으로 출력된다.
여기서, 감쇠기(190)는 감쇠 펄스(SW)가 로우 레벨의 기간일 때 OFF 상태가 되고, 감쇠 펄스(SW)가 하이 레벨일 때 ON이 된다. 그러므로, 감쇠기(190)의 양단에 있어서의 아날로그 신호(VIp' 및 VIn')는 감쇠 펄스(SW)가 로우 레벨일 때 원래의 입력 아날로그 신호(VIp 및 VIn)에 대응한 신호값을 갖고, 감쇠 펄스(SW)가 하이 레벨일 때 0V가 되고, 도 10B에 도시된 바와 같이, 정시간 간격으로 씨닝(thinning)함으로써 얻어지는 파형을 갖는다. 따라서, 오차 적분기(300)에 대하여 실질적으로 입력되는 아날로그 신호가 감쇠하고, 증폭부(10D)의 이득이 저하한다.
상술한 바와 같이, 제 4 실시형태에서는 저항(12p 및 13p) 사이의 노드의 전압(V23p)이 레퍼런스 전압(Vrefp)을 초과하거나, 저항(12n 및 13n) 사이의 노드의 전압(V23n)이 레퍼런스 전압(Vrefn)을 초과하면, 증폭부(10D)의 이득을 저하시키는 부귀환 제어가 수행되어, 전압(V23p 및 V23n)이 레퍼런스 전압(Vrefp 및 Vrefn)에 대응하도록 증폭부(10D)의 이득을 자동적으로 조정한다. 따라서, 제 4 실시형태에 있어서도, 제 3 실시형태와 마찬가지로, 도 2A 및 도 2B에 도시된 바와 같이 다이내믹 레인지 압축 특성을 실현할 수 있다.
<제 5 실시형태>
도 11은 본 발명의 제 5 실시형태에 의한 다이내믹 레인지 압축 회로(100E)를 구비한 파워 증폭기의 구성을 나타내는 회로도이다. 다이내믹 레인지 압축 회로(100E)는, 예컨대 제 3 실시형태의 증폭부(10C) 또는 제 4 실시형태의 증폭부(10D)에 적용된다. 도 11에 나타낸 바와 같이, 제 5 실시형태에 의한 다이내믹 레인지 압축 회로(100E)는 레퍼런스 전압 생성기(110E)와, 감쇠 제어기(180E)를 포함하고 있다.
레퍼런스 전압 생성기(110E)는 제 1 실시형태의 제 1 전압 의존형 분압 회로(120A) 또는 제 2 실시형태의 제 1 전압 의존형 분압 회로(120B)와 같은 구성을 갖는 제 1 전압 의존형 분압 회로와, 제 2 전압 의존형 분압 회로(150E)와, 4개의 피크 홀드 회로(175p, 176p, 175n, 및 176n)를 포함한다.
제 2 전압 의존형 분압 회로(150E)는 입력 단자(1p) 및 접지선 사이에 직렬로 개재된 저항(241p 및 242p)과, 입력 단자(1p) 및 접지선 사이에 직렬로 개재된 저항(241n 및 242n)을 포함하고 있다. 또한, 제 2 전압 의존형 분압 회로(150E)는 입력 단자(1n) 및 접지선 사이에 직렬로 개재된 저항(243p 및 244p)과, 입력 단자(1n) 및 접지선 사이에 직렬로 개재된 저항(243n 및 244n)을 포함하고 있다. 여기에서, 저항(241p, 243p, 241n, 및 243n)은 저항값(R1+R2)을 갖고 있다. 저항(242p, 244p, 242n, 및 244n)은 다이내믹 레인지 압축 회로(100E)를 제 3 실시형태의 증폭부(10C)에 적용할 경우에 도 11에 도시된 바와 같이 저항값(R3)을 갖고, 다이내믹 레인지 압축 회로(100E)를 제 4 실시형태의 증폭부(10D)에 적용할 경우에 저항값(R3+R4)을 갖는다. 이것은 제 1 전압 의존형 분압 회로의 분압용의 저항(예컨대, 도 1의 저항(122p 및 123p)의 저항(123p))에 대해서도 같다.
또한, 제 2 전압 의존형 분압 회로(150E)는 P 채널 트랜지스터(245p 및 246p)와, N 채널 트랜지스터(245n 및 246n)를 포함하고 있다. 여기에서, P 채널 트랜지스터(245p)는 저항(241p 및 242p) 사이의 노드에 접속된 소스, 및 전원(-VDD)에 접속된 드레인을 갖는다. P 채널 트랜지스터(246p)는 저항(243p 및 244p) 사이의 노드에 접속된 소스, 및 전원(-VDD)에 접속된 드레인을 갖는다. N 채널 트랜지스터(245n)는 저항(241n 및 242n) 사이의 노드에 접속된 소스, 및 전원(+VDD)에 접속된 드레인을 갖는다. 또한, N 채널 트랜지스터(246n)는 저항(243n 및 244n) 사이의 노드에 접속된 소스, 및 전원(+VDD)에 접속된 드레인을 갖는다.
전압 의존형 분압 회로(120A 또는 120B)인 제 1 전압 의존형 분압 회로는 오디오 입력 신호(VIp 또는 VIn)의 전압값이 입력단 최대 전압(+VIMAX)일 경우에 저항(241p 및 242p) 사이의 노드의 전압(VBp1)과 저항(243p 및 244p) 사이의 노드의 전압(VBp2)을 입력 리미트 전압(+VILMT)으로 하는 게이트 전압(VGP)을 발생시키고, 게이트 전압(VGP)을 P 채널 트랜지스터(245p 및 246p)의 게이트에 공급한다. 또한, 전압 의존형 분압 회로(120A 또는 120B)인 제 1 전압 의존형 분압 회로는 오디오 입력 신호(VIp 또는 VIn)의 전압값이 입력단 최대 전압(-VIMAX)일 경우에 저항(241n 및 242n) 사이의 노드의 전압(VBn1)과 저항(243n 및 244n) 사이의 노드의 전압(VBn2)을 입력 리미트 전압(-VILMT)으로 하는 게이트 전압(VGN)을 발생시키고, 게이트 전압(VGN)을 N 채널 트랜지스터(245n 및 246n)의 게이트에 공급한다.
피크 홀드 회로(175p)는 전압(VBp1)에 생기는 정의 피크에 의거해서 레퍼런스 전압(Vrefp1)을 발생시키고, 피크 홀드 회로(176p)는 전압(VBp2)에 생기는 정의 피크에 의거해서 레퍼런스 전압(Vrefp2)을 발생시킨다. 보다 구체적으로, 피크 홀드 회로(175p)는 전압(VBp1)에 생기는 정의 피크에 따라 레퍼런스 전압(Vrefp1)을 상승시키고, 전압(VBp1)에 다음 정의 피크가 발생할 때까지 레퍼런스 전압(Vrefp1)을 충분히 큰 시정수에 따라 감쇠시키는 동작을 반복한다. 이것은 피크 홀드 회로(176p)에 대해서도 같다.
피크 홀드 회로(175n)는 전압(VBn1)에 생기는 부의 피크에 의거해서 레퍼런스 전압(Vrefn1)을 발생시키고, 피크 홀드 회로(176n)는 전압(VBn2)에 생기는 부의 피크에 의거해서 레퍼런스 전압(Vrefn2)을 발생시킨다. 보다 구체적으로, 피크 홀드 회로(175n)는 전압(VBn1)에 생기는 부의 피크에 따라 레퍼런스 전압(Vrefn1)을 내리고, 전압(VBn1)에 다음 부의 피크가 발생할 때까지 레퍼런스 전압(Vrefn1)을 충분히 큰 시정수에 따라 감쇠시키는 동작을 반복한다. 이것은 피크 홀드 회로(176n)에 대해서도 같다.
감쇠 제어기(180E)는 4개의 비교기(193p, 194p, 193n, 및 194n)와, OR 게이트(195)와, 제 3 실시형태 시정수 회로(189) 또는 제 4 실시형태의 감쇠 펄스 발생기(191)에 상당하는 회로를 포함한다.
여기서, 비교기(193p)는 저항(12p 및 13p) 사이의 노드의 전압(V23p)과 레퍼런스 전압(Vrefp1)을 비교하고, 전압(V23p)이 레퍼런스 전압(Vrefp1)보다 큰 경우에 하이 레벨을 출력하고, 전압(V23p)이 레퍼런스 전압(Vrefp1)보다 작은 경우에 로우 레벨을 출력한다. 비교기(194p)는 저항(12n 및 13n) 사이의 노드의 전압(V23n)과 레퍼런스 전압(Vrefp2)을 비교하고, 전압(V23n)이 레퍼런스 전압(Vrefp2)보다 큰 경우에 하이 레벨을 출력하고, 전압(V23n)이 레퍼런스 전압(Vrefp2)보다 작은 경우에 로우 레벨을 출력한다. 비교기(193n)는 저항(12p 및 13p) 사이의 노드의 전압(V23p)과 레퍼런스 전압(Vrefn1)을 비교하고, 전압(V23p)이 레퍼런스 전압(Vrefn1)보다 작은 경우에 하이 레벨을 출력하고, 전압(V23p)이 레퍼런스 전압(Vrefn1)보다 큰 경우에 로우 레벨을 출력한다. 비교기(194n)는 저항(12n 및 13n) 사이의 노드의 전압(V23n)과 레퍼런스 전압(Vrefn2)을 비교하고, 전압(V23n)이 레퍼런스 전압(Vrefn2)보다 작은 경우에 하이 레벨을 출력하고, 전압(V23n)이 레퍼런스 전압(Vrefn2)보다 큰 경우에 로우 레벨을 출력한다. OR 게이트(195)는 비교기(193p, 194p, 193n, 및 194n)의 출력 신호의 논리합을 제 3 실시형태의 시정수 회로(189) 또는 제 4 실시형태의 감쇠 펄스 발생기(191)에 상당하는 회로에 공급한다. 또한, 제 3 실시형태 또는 제 4 실시형태와 마찬가지로, 시정수 회로(189) 또는 감쇠 펄스 발생기(191)에 상당하는 회로의 출력 신호는 감쇠기(190)에 공급된다.
제 5 실시형태에 의하면, 입력 단자(1p)에 대한 오디오 입력 신호(VIp)의 전압값이 입력단 최대 전압(+VIMAX)이며, 입력 단자(1n)에 대한 오디오 입력 신호(VIn)의 전압값이 입력단 최대 전압(-VIMAX)일 경우, 저항(241p 및 242p) 사이의 노드의 전압(VBp1)이 입력 리미트 전압(+VILMT)이 되고, 저항(243n 및 244n) 사이의 노드의 전압(VBn2)이 입력 리미트 전압(-VILMT)이 된다. 한편, 입력 단자(1p)에 대한 오디오 입력 신호(VIp)의 전압값이 입력단 최대 전압(-VIMAX)이며, 입력 단자(1n)에 대한 오디오 입력 신호(VIn)의 전압값이 입력단 최대 전압(+VIMAX)일 경우, 저항(243p 및 244p) 사이의 노드의 전압(VBp2)이 입력 리미트 전압(+VILMT)이 되고, 저항(241n 및 242n) 사이의 노드의 전압(VBn1)이 입력 리미트 전압(-VILMT)이 된다.
따라서, 오디오 입력 신호(VIp 및 VIn)의 진폭이 입력단 최대 전압(±VIMAX)일 경우, 피크 홀드 회로(175p 및 176p)에 의해 출력되는 레퍼런스 전압(Vrefp1 및 Vrefp2)은 입력 리미트 전압(+VILMT)이 되고, 피크 홀드 회로(175n 및 176n)에 의해 출력되는 레퍼런스 전압(Vrefn1 및 Vrefn2)은 입력 리미트 전압(-VILMT)이 된다. 저항(12p 및 13p) 사이의 노드의 전압(V23p) 또는 저항(12n 및 13n) 사이의 노드의 전압(V23n)이 레퍼런스 전압(Vrefp1)(=Vrefp2=+VILMT)을 상회했을 경우 및 레퍼런스 전압(Vrefn1)(=Vrefn2=-VILMT)을 하회했을 경우에 감쇠기(190)에 의한 신호의 감쇠가 행해질 수 있다. 따라서, 도 2A 및 도 2B에 나타낸 바와 같이, 오디오 입력 신호(VIp 및 VIn)의 진폭이 입력단 최대 전압(±VIMAX)일 경우, 증폭부(10C 또는 10D)에 의해 출력되는 오디오 출력 신호(VOp 및 VOn)의 진폭은 출력 리미트 전압(±VOLMT)이 된다.
오디오 입력 신호(VIp)의 전압값이 정이고, 오디오 입력 신호(VIn)의 전압값이 부일 경우에 있어서, 오디오 입력 신호(VIp)의 전압값이 입력단 최대 전압(+VIMAX)으로부터 저하하면, 그 저하에 따라 저항(241p 및 242p) 사이의 노드의 전압(VBp1)이 저하하고, P 채널 트랜지스터(245p)의 ON 저항이 증가하고, 전압(VBp1)을 발생하기 위한 분압비는 {R3/(R1+R2+R3)}을 향해서 증가한다. 한편, 오디오 입력 신호(VIn)의 전압값이 입력단 최대 전압(-VIMAX)으로부터 상승하면, 그 상승에 따라 저항(243n 및 244n) 사이의 노드의 전압(VBn2)이 상승하고, N 채널 트랜지스터(246n)의 ON 저항이 증가하고, 전압(VBn2)을 발생하기 위한 분압비는 {R3/(R1+R2+R3)}을 향해서 증가한다. 이것은 오디오 입력 신호(VIp)의 전압값이 입력단 최대 전압(-VIMAX)으로부터 상승하고, 오디오 입력 신호(VIn)의 전압값이 입력단 최대 전압(+VIMAX)으로부터 저하할 경우에 있어서도, 전압(VBp2 및 VBn1)을 발생하기 위한 분압비는 {R3/(R1+R2+R3)}을 향해서 증가한다. 그러므로, 오디오 입력 신호(VIp 및 VIn)의 진폭이 입력 최대 전압(±VIMAX)으로부터 감소함에 따라 증폭부(10C 또는 10D)의 이득은 최대 이득(G0)(=R4/(R1+R2+R3))을 향해서 증가한다.
또한, 오디오 입력 신호(VIp 및 VIn)의 진폭이 P 채널 트랜지스터(245p 및 246p)와 N 채널 트랜지스터(245n 및 246n)를 오프시키는 절곡점 입력 전압 이하가 되는 범위에서는 증폭부(10C 또는 10D)의 이득은 최대 이득(G0)(=R4/(R1+R2+R3))이 된다.
상술한 바와 같이, 제 5 실시형태에 의하면, 제 1 및 제 2 실시형태와 같은 효과가 얻어진다.
본 발명의 제 1 내지 제 5 실시형태가 상술되었지만, 본 발명의 다른 실시형태가 생각될 수 있다. 예컨대, 다른 실시형태는 다음과 같다.
첫번째, 제 1 및 제 2 실시형태에서는 정의 레퍼런스 전압(Vrefp) 및 부의 레퍼런스 전압(Vrefn)이 발생되고, 저항(12 및 13) 사이의 노드의 전압(V23)이 레퍼런스 전압(+Vrefp 및 -Vrefn) 사이의 범위 내에 있도록 부귀환 제어가 행해진다. 그러나, 정의 레퍼런스 전압(Vrefp)만이 발생될 수 있고, 피크 홀드 회로(171)의 시정수 또는 피크값을 유지할 때의 기간이 2배로 될 수 있어 저항(12 및 13) 사이의 노드의 전압(V23)이 레퍼런스 전압(+Vrefp 및 -Vrefn) 내에 있도록 부귀환 제어가 행해질 수 있다. 이 양상에 의하면, 회로 구성이 간소해진다.
두번째, 실시형태에서는 제 1 및 제 2 전압 의존형 분압 회로에 전계 효과 트랜지스터가 사용된다. 그러나, 바이폴라 트랜지스터가 제 1 및 제 2 전압 의존형 분압 회로에 있을 수 있다.
세번째, 각 실시형태에서는 증폭부의 이득을 저하시키는 감쇠를 수행하는 감쇠기가 오디오 입력 신호의 입력 경로에 제공된다. 그러나, 감쇠기는 어떤 다른 개소에 제공될 수 있다. 예컨대, 서로 직렬 접속된 2개의 저항은 제 1 실시형태의 차동 증폭기(20)의 출력 단자로부터 역위상 입력 단자로의 부귀환을 행하게 하기 위한 저항(14)을 대신할 수 있고, 감쇠기는 2개의 저항 사이의 노드에 접속될 수 있다.
네번째, 제 3 및 제 4 실시형태에서는 전압 의존형 분압 회로는 N 채널 트랜지스터(211, 212, 및 235)를 포함한다. 그러나, 전압 의존형 분압 회로는 P 채널 트랜지스터를 포함할 수 있다.
다섯번째, 제 1 및 제 2 실시형태에서는 게이트 전압(VGP)은 정의 전압으로 설정되고, 게이트 전압(VGN)은 부의 전압으로 설정되어 절곡점(Z)은 다이내믹 레인지 압축 특성으로 발생된다. 그러나, 게이트 전압(VGP)은 부의 전압으로 설정되고, 게이트 전압(VGN)은 정의 전압으로 설정될 수 있어 절곡점(Z)은 다이내믹 레인지 압축 특성으로 발생되지 않는다.
여섯번째, 각 실시형태에 있어서 출력 리미트 전압(VOLMT)은 증폭부가 출력가능한 최대 전압으로 설정될 수 있거나, 파워 제한 등의 목적을 위해 조작 유닛(도시되지 않음)의 조작 등에 의해 임의로 설정될 수 있다. 대안으로, 입력 리미트 전압(+VILMT)이 조작 유닛(도시되지 않음)의 조작 등에 의해 설정되었을 경우에 설정된 입력 리미트 전압(+VILMT)에 의거해서 출력 리미트 전압(VOLMT)이 설정될 수 있다.
일곱번째, 각 실시형태에 있어서 각종 다이내믹 레인지 압축 특성을 실현하기 위해 입력단 최대 전압(±VIMAX)은 입력단 회로의 최대 출력 전압에 관계없이 임의로 설정될 수 있다.
본 발명이 특정 바람직한 실시형태에 대해 예시 및 기재되었을지라도 각종 변경 및 수정이 본 발명의 교시에 의거해서 이루어질 수 있다는 것이 당업자에게 명백해질 것이다. 그런 변경 및 수정이 첨부된 청구범위에 의해 규정된 바와 같이 본 발명의 정신, 범위, 및 의도 내에 있다는 것이 명백하다.
본 출원은 2011년 1월 19일자로 출원된 일본 특허 출원 2011-0009195호에 기초되고, 그 내용은 여기에 참조로 포함되어 있다.

Claims (9)

  1. 증폭기 내의 소정 노드의 신호를 감쇠시켜 상기 증폭기의 이득을 저하시키는 감쇠기; 및
    상기 증폭기의 입력단 최대 전압과 같은 진폭을 갖는 입력 신호가 상기 증폭기로 입력될 경우에 상기 증폭기의 출력 신호의 진폭이 임의의 출력 리미트 전압이 되도록 상기 감쇠기에 의해 상기 증폭기의 이득을 저하시키고, 상기 증폭기의 입력 신호의 진폭이 상기 입력단 최대 전압보다 작을 경우에 상기 감쇠기의 감쇠도를 상기 증폭기의 입력 신호의 진폭의 입력단 최대 전압으로부터의 감소에 따라 감소시킴으로써 상기 증폭기의 이득을 증가시키는 이득 제어기를 포함하는 것을 특징으로 하는 다이내믹 레인지 압축 회로.
  2. 제 1 항에 있어서,
    상기 이득 제어기는,
    상기 증폭기에 대한 입력 신호를 상기 입력 신호의 전압값에 의존한 분압비로 분압함으로써 레퍼런스 전압을 발생시키는 레퍼런스 전압 생성기, 및
    상기 증폭기에 대한 입력 신호를 소정 분압비로 분압함으로써 얻어진 전압이 레퍼런스 값을 초과하면 감쇠기를 제어해서 상기 증폭기 내의 소정 노드의 신호를 감쇠시켜 상기 증폭기의 이득을 저하시키는 감쇠 제어기를 포함하고;
    상기 레퍼런스 전압 생성기는 상기 증폭기의 입력 신호의 진폭이 상기 증폭기의 입력단 최대 전압인 경우에 상기 증폭기의 출력 신호의 진폭을 상기 출력 리미트 전압으로 감쇠시키는 크기를 갖는 레퍼런스 전압이 발생되는 분압비로 상기 증폭기에 대한 입력 신호를 분압하고, 상기 증폭기의 입력 신호의 진폭이 상기 입력단 최대 전압보다 작은 경우에 상기 레퍼런스 전압을 발생시키기 위한 분압비를 상기 증폭기의 입력 신호의 진폭의 입력단 최대 전압으로부터의 감소에 따라 증가시키는 것을 특징으로 하는 다이내믹 레인지 압축 회로.
  3. 제 2 항에 있어서,
    상기 레퍼런스 전압 생성기는 제 1 전압 의존형 분압 회로 및 제 2 전압 의존형 분압 회로를 포함하고;
    상기 제 1 전압 의존형 분압 회로는,
    서로 직렬 접속되고 상기 입력단 최대 전압을 수신하는 제 1 저항 및 제 2 저항과,
    저항값이 제어 전압에 의존하고 양단간 전압의 감소에 따라 증가하는 제 1 전압 의존형 저항기로서, 상기 제 1 저항과 상기 제 2 저항 사이의 노드 및 다른 소정 노드 각각에 양단이 접속된 제 1 전압 의존형 저항기와,
    상기 제 1 저항와 상기 제 2 저항 사이의 노드의 전압이 상기 출력 리미트 전압을 상기 증폭기에 출력시키기 위한 증폭기의 입력 전압인 입력 리미트 전압이 되도록 상기 제 1 전압 의존형 저항기에 대한 제어 전압을 제어하는 제어기를 포함하고;
    상기 제 2 전압 의존형 분압 회로는,
    서로 직렬 접속되고 상기 증폭기의 입력 신호를 수신하는 제 3 저항 및 제 4 저항과,
    상기 제 1 전압 의존형 저항기에 입력되는 제어 전압을 수신하고, 저항값이 상기 제어 전압에 의존하고 양단간 전압의 감소에 따라 증가하는 제 2 전압 의존형 저항기로서, 상기 제 3 저항과 상기 제 4 저항 사이의 노드 및 다른 소정 노드 각각에 양단이 접속된 제 2 전압 의존형 저항기를 포함하고;
    상기 레퍼런스 전압은 상기 제 3 저항과 상기 제 4 저항 사이의 노드의 전압에 의거해서 발생되는 것을 특징으로 하는 다이내믹 레인지 압축 회로.
  4. 제 3 항에 있어서,
    상기 레퍼런스 전압 생성기는 상기 제 2 전압 의존형 분압 회로의 분압 결과인 출력 신호의 피크를 유지함으로써 상기 레퍼런스 전압을 발생시키는 피크 홀드 회로를 포함하는 것을 특징으로 하는 다이내믹 레인지 압축 회로.
  5. 제 1 항에 있어서,
    상기 감쇠기는 상기 증폭기의 입력 신호의 경로 상의 노드의 신호를 감쇠시키는 것을 특징으로 하는 다이내믹 레인지 압축 회로.
  6. 제 2 항에 있어서,
    상기 감쇠 제어기는 상기 증폭기에 대한 입력 신호를 소정 분압비로 분압함으로써 얻어진 전압이 상기 레퍼런스 값을 초과하면 감쇠기를 제어해서 상기 증폭기 내의 소정 노드의 신호를 단속적으로 감쇠시켜 상기 증폭기의 이득을 저하시키는 것을 특징으로 하는 다이내믹 레인지 압축 회로.
  7. 제 6 항에 있어서,
    상기 감쇠기에 감쇠 신호를 출력하는 감쇠 신호 발생기를 더 포함하고,
    상기 감쇠 제어기는 상기 증폭기에 대한 입력 신호를 소정 분압비로 분압함으로써 얻어진 전압이 상기 레퍼런스 값을 초과하면 상기 감쇠 신호 발생기를 제어하여 상기 감쇠기에 상기 감쇠 신호를 단속적으로 출력하여서 상기 감쇠기가 상기 증폭기 내의 소정 노드의 신호를 단속적으로 감쇠시켜 상기 증폭기의 이득을 저하시키는 것을 특징으로 하는 다이내믹 레인지 압축 회로.
  8. 제 1 항에 있어서,
    상기 이득 제어기에 의해 증가되는 증폭기의 이득은 소정 최대 이득으로 제한되는 것을 특징으로 하는 다이내믹 레인지 압축 회로.
  9. 증폭기; 및
    상기 증폭기 내의 소정 노드의 신호를 감쇠시켜 상기 증폭기의 이득을 저하시키는 감쇠기와,
    상기 증폭기의 입력단 최대 전압과 같은 진폭을 갖는 입력 신호가 상기 증폭기로 입력될 경우에 상기 증폭기의 출력 신호의 진폭이 임의의 출력 리미트 전압이 되도록 상기 감쇠기에 의해 상기 증폭기의 이득을 저하시키고, 상기 증폭기의 입력 신호의 진폭이 상기 입력단 최대 전압보다 작을 경우에 상기 감쇠기의 감쇠도를 상기 증폭기의 입력 신호의 진폭의 입력단 최대 전압으로부터의 감소에 따라 감소시킴으로써 상기 증폭기의 이득을 증가시키는 이득 제어기를 포함하는 다이내믹 레인지 압축 회로를 구비한 것을 특징으로 하는 D급 증폭기.
KR1020120005656A 2011-01-19 2012-01-18 다이내믹 레인지 압축 회로 및 ｄ급 증폭기 KR101274541B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2011-009195 2011-01-19
JP2011009195A JP5664265B2 (ja) 2011-01-19 2011-01-19 ダイナミックレンジ圧縮回路

Publications (2)

Publication Number Publication Date
KR20120084673A KR20120084673A (ko) 2012-07-30
KR101274541B1 true KR101274541B1 (ko) 2013-06-13

Family

ID=46490327

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120005656A KR101274541B1 (ko) 2011-01-19 2012-01-18 다이내믹 레인지 압축 회로 및 ｄ급 증폭기

Country Status (4)

Country Link
US (1) US8902013B2 (ko)
JP (1) JP5664265B2 (ko)
KR (1) KR101274541B1 (ko)
CN (1) CN102611402B (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102984630B (zh) 2011-09-06 2015-12-02 昂宝电子（上海）有限公司 用于音频放大系统中减少失真的系统和方法
CN102831374B (zh) * 2012-07-30 2015-03-25 深圳市江波龙电子有限公司 一种条形码扫描器及其光电信号处理电路
CN103441739B (zh) 2013-08-21 2015-04-22 昂宝电子（上海）有限公司 具有一个或多个通道的放大系统和方法
US9685919B2 (en) * 2013-08-21 2017-06-20 On-Bright Electronics (Shanghai) Co., Ltd. Amplification systems and methods with output regulation
US9900708B2 (en) * 2013-12-27 2018-02-20 Gn Hearing A/S Hearing instrument with switchable power supply voltage
CN111628728B (zh) * 2020-05-21 2024-02-02 上海艾为集成电路技术有限公司 音频调制电路和电子设备
CN111901725B (zh) * 2020-07-22 2022-02-01 上海艾为电子技术股份有限公司 音频功放电路及其功率限制方法
CN116566347A (zh) * 2023-07-10 2023-08-08 上海海栎创科技股份有限公司 一种音频装置和带有增益控制的供电电源控制方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1988008227A1 (en) 1987-04-14 1988-10-20 Hughes Aircraft Company Method and apparatus for improving voice intelligibility in high noise environments
KR930701009A (ko) * 1991-03-20 1993-03-16 로드 조엘 바네트·마이클 찰스 스티븐슨 다이내믹영역압축
JP2002353758A (ja) 2001-05-28 2002-12-06 Pioneer Electronic Corp 可変信号減衰回路
JP2007124625A (ja) 2005-09-28 2007-05-17 Yamaha Corp Ｄ級増幅器

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS643223Y2 (ko) * 1980-06-30 1989-01-27
JPH04142104A (ja) * 1990-10-02 1992-05-15 Matsushita Electric Ind Co Ltd ダイナミックレンジ圧縮装置
JPH05110362A (ja) 1991-10-18 1993-04-30 Mitsubishi Electric Corp 車載音響装置
DE60027123T2 (de) 1999-12-28 2006-09-07 Ntt Docomo Inc. Schaltung zur Komprimierung des dynamischen Bereich eines Signals
JP4264651B2 (ja) 2004-04-14 2009-05-20 ソニー株式会社 再生装置、再生方法
JP4876434B2 (ja) * 2005-04-28 2012-02-15 カシオ計算機株式会社 音声出力制御装置および音声出力制御プログラム
EP1770855B1 (en) 2005-09-28 2011-08-17 Yamaha Corporation Class D amplifier
JP2007104407A (ja) 2005-10-05 2007-04-19 Matsushita Electric Ind Co Ltd 音響信号処理装置
KR20070117171A (ko) * 2006-06-07 2007-12-12 삼성전자주식회사 오디오 앰프의 입력이득 제한 장치 및 방법
US8831936B2 (en) 2008-05-29 2014-09-09 Qualcomm Incorporated Systems, methods, apparatus, and computer program products for speech signal processing using spectral contrast enhancement
JP2010034700A (ja) 2008-07-25 2010-02-12 Yamaha Corp オーディオ信号処理装置、スピーカ装置およびテレビ

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1988008227A1 (en) 1987-04-14 1988-10-20 Hughes Aircraft Company Method and apparatus for improving voice intelligibility in high noise environments
KR930701009A (ko) * 1991-03-20 1993-03-16 로드 조엘 바네트·마이클 찰스 스티븐슨 다이내믹영역압축
JP2002353758A (ja) 2001-05-28 2002-12-06 Pioneer Electronic Corp 可変信号減衰回路
JP2007124625A (ja) 2005-09-28 2007-05-17 Yamaha Corp Ｄ級増幅器

Also Published As

Publication number Publication date
US8902013B2 (en) 2014-12-02
CN102611402A (zh) 2012-07-25
CN102611402B (zh) 2015-08-26
US20120182081A1 (en) 2012-07-19
JP2012151687A (ja) 2012-08-09
KR20120084673A (ko) 2012-07-30
JP5664265B2 (ja) 2015-02-04

Similar Documents

Publication Publication Date Title
KR101274541B1 (ko) 다이내믹 레인지 압축 회로 및 ｄ급 증폭기
US8299853B2 (en) Class D amplifier
US11962275B2 (en) Amplification systems and methods with distortion reductions
US10193506B2 (en) Methods and circuits to reduce pop noise in an audio device
US7068103B2 (en) Operational transconductance amplifier input driver for class D audio amplifiers
US20080018393A1 (en) Offset voltage correction circuit and class D amplifier
KR20050044876A (ko) 전력 증폭기 회로
CN107623495B (zh) 低噪声电路
US8044715B2 (en) Method and system for increasing sampling frequency for switching amplifiers
US10317925B2 (en) Attenuating common mode noise current in current mirror circuits
JP2007124625A (ja) Ｄ級増幅器
US6756842B2 (en) AC coupled multistage high gain operational amplifier
JPWO2020129184A1 (ja) Ａｂ級アンプおよびオペアンプ
US10389373B2 (en) Current source noise cancellation
US11245368B2 (en) Class D amplifier
JP5343782B2 (ja) Ｄ級増幅器
JP7387391B2 (ja) オーディオ回路、それを用いた電子機器および車載オーディオシステム
US7602245B2 (en) Method, apparatus and system for reducing DC coupling capacitance at switching amplifier

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160517

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee