JPS6161071A - バアンイン方式 - Google Patents
バアンイン方式Info
- Publication number
- JPS6161071A JPS6161071A JP18392784A JP18392784A JPS6161071A JP S6161071 A JPS6161071 A JP S6161071A JP 18392784 A JP18392784 A JP 18392784A JP 18392784 A JP18392784 A JP 18392784A JP S6161071 A JPS6161071 A JP S6161071A
- Authority
- JP
- Japan
- Prior art keywords
- burn
- power source
- electronic components
- component
- electronic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（技術分野）
本発明はバァンイン方式に関する。
（従来技術）
情報処理装置等の電子機器装置は多くの電子部品で構成
されておシ、構成電子部品の初期不良に依って、電子機
器装置の初期故障が発生する。装置のかかる初期故障の
原因である構成電子部品の初期不良を取除く目的で、従
来は装置に組み上げる前の部品の状態でバァンインして
いる。
されておシ、構成電子部品の初期不良に依って、電子機
器装置の初期故障が発生する。装置のかかる初期故障の
原因である構成電子部品の初期不良を取除く目的で、従
来は装置に組み上げる前の部品の状態でバァンインして
いる。
かかるバァンインに際しては電子部品の外観寸法、並び
に消費電力が多種多様なので、各種類に対応した専用バ
ァンイン装置が必要となる。
に消費電力が多種多様なので、各種類に対応した専用バ
ァンイン装置が必要となる。
さらに上記の従来方式でバァンインした電子部品を装置
に組込んで後に初期不良が充分取り除かれていない、す
なわちバァンインが不十分であることがわかっても多数
の取つけた電子部品を装置を解体して再度バァンインす
るには多大の時間と労力を必要とするという欠点がある
。
に組込んで後に初期不良が充分取り除かれていない、す
なわちバァンインが不十分であることがわかっても多数
の取つけた電子部品を装置を解体して再度バァンインす
るには多大の時間と労力を必要とするという欠点がある
。
（発明の目的）
本発明の目的は電子部品を電子機器装置に組み上げた状
態でバァンインさせることにより多種類の電子部品用専
用バァンイン装置をなくシ、かつバァンイン不十分の場
合に容易に再度のバァンインができるバァンイン方式を
提供することＫある。
態でバァンインさせることにより多種類の電子部品用専
用バァンイン装置をなくシ、かつバァンイン不十分の場
合に容易に再度のバァンインができるバァンイン方式を
提供することＫある。
（発明の構成）
本発明の方式は電子機器装置を構成しパアンインを必要
とする電子部品の各々に対応して密着して装備された発
熱体と、前記発熱体の各々に電流を供給する電源とを含
み、前記電子機器装置を組み上げた状態で前記電源から
前記各発熱体に電流を供給して前記電子部品の温度を上
昇させて構成される。
とする電子部品の各々に対応して密着して装備された発
熱体と、前記発熱体の各々に電流を供給する電源とを含
み、前記電子機器装置を組み上げた状態で前記電源から
前記各発熱体に電流を供給して前記電子部品の温度を上
昇させて構成される。
（実施例）
本発明について図面を参照して詳細に説明する。
第１図は本発明の一実施例を示すブロック図である。第
１図のバァンイン方式は一つの電子機器装置に使用され
、しかもバァンインを必要とする電子部品１−ｎと電子
部品１〜ｎＫ対応して設けられた発熱体ｎ＋ｔ〜２ｎと
電源２ｎ＋１とから構成される。電源２ｎ＋１からの電
流の供給によシ各発熱体が発熱し電子部品を加熱する。
１図のバァンイン方式は一つの電子機器装置に使用され
、しかもバァンインを必要とする電子部品１−ｎと電子
部品１〜ｎＫ対応して設けられた発熱体ｎ＋ｔ〜２ｎと
電源２ｎ＋１とから構成される。電源２ｎ＋１からの電
流の供給によシ各発熱体が発熱し電子部品を加熱する。
電子部品とそれに対応する発熱体との関係を示す構造図
を第２図に示す。電子部品３００が取付けられている基
板１００と電子部品３００との間に発熱体２００を密着
挿入してあり発熱体２００の発する熱により電子部品３
００の温度が上昇するように考慮されている。発熱体２
００は抵抗器が使用出来その抵抗値は電子部品３００の
使用状態における自己発熱量１周囲温度、バァンイン温
度等（半導体装置等に於いては半導体の最大接合温度等
に関係してきめられる）より各電子部品毎に通常の方法
で決定される。
を第２図に示す。電子部品３００が取付けられている基
板１００と電子部品３００との間に発熱体２００を密着
挿入してあり発熱体２００の発する熱により電子部品３
００の温度が上昇するように考慮されている。発熱体２
００は抵抗器が使用出来その抵抗値は電子部品３００の
使用状態における自己発熱量１周囲温度、バァンイン温
度等（半導体装置等に於いては半導体の最大接合温度等
に関係してきめられる）より各電子部品毎に通常の方法
で決定される。
上記のように各電子部品に対応してバァンインのだめの
発熱体を密着挿入しておくことにより装置組立後電源２
ｎ＋１を接続し各発熱体に電流を供給して一斉にバァン
インを行々い初期不良を除去することができる。初期不
良と々っだ電子部品は交換される。交換して装着された
電子部品の数は一般に少なく、従ってそれらが初期不良
を起こす確率は極めて小さいと考えられるので再度のバ
ァンインは一般には省略できる。
発熱体を密着挿入しておくことにより装置組立後電源２
ｎ＋１を接続し各発熱体に電流を供給して一斉にバァン
インを行々い初期不良を除去することができる。初期不
良と々っだ電子部品は交換される。交換して装着された
電子部品の数は一般に少なく、従ってそれらが初期不良
を起こす確率は極めて小さいと考えられるので再度のバ
ァンインは一般には省略できる。
また−回のバァンインで不十分と判定したときには電源
２ｎ＋１を再度接続して容易にバァンインを繰返し装置
全体の信頼度を向上することができる。
２ｎ＋１を再度接続して容易にバァンインを繰返し装置
全体の信頼度を向上することができる。
以上のように本実施例では電子部品専用バァンイン装置
を必要とせずまた再度のバァンインを容易に行なうこと
ができる。
を必要とせずまた再度のバァンインを容易に行なうこと
ができる。
本実施例では各発熱体は直列に接続され定電流駆動とな
っているが本発明はこれに限るものではなく並列接続に
よる定電圧駆動によシ行ってもよい。
っているが本発明はこれに限るものではなく並列接続に
よる定電圧駆動によシ行ってもよい。
（発明の効果）
本発明には各電子部品に対応してバァンイン用の発熱体
を装着せしめ装置全体としてバァンインすることによシ
、各電子部品の専用バァンイン装置をなくしまた容易に
再度の装置全体のバァンインを行なうことができるとい
う効果がある。
を装着せしめ装置全体としてバァンインすることによシ
、各電子部品の専用バァンイン装置をなくしまた容易に
再度の装置全体のバァンインを行なうことができるとい
う効果がある。
第１図は本発明の一実施例を示すブロック図、第２図は
第１図の電子部品と発熱体との関係を示す構造図である
。 １〜ｎ・・・・・・電子部品、ｎ十ｔ〜２ｎ・・・・・
・発熱体、２ｎ＋１・・・・・・電源、１００・・・・
・・基板、２００・・・・・・発熱体、３０ｏ・・・・
・・構成電子部品。 ６一
第１図の電子部品と発熱体との関係を示す構造図である
。 １〜ｎ・・・・・・電子部品、ｎ十ｔ〜２ｎ・・・・・
・発熱体、２ｎ＋１・・・・・・電源、１００・・・・
・・基板、２００・・・・・・発熱体、３０ｏ・・・・
・・構成電子部品。 ６一
Claims (1)
- 【特許請求の範囲】 電子機器装置を構成しバァンインを必要とする電子部品
の各々に対応して密着して装備された発熱体と、 前記発熱体の各々に電流を供給する電源とを含み、 前記電子機器装置を組み上げた状態で前記電源から前記
各発熱体に電流を供給して前記電子部品の温度を上昇さ
せることを特徴とするバァンイン方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18392784A JPS6161071A (ja) | 1984-09-03 | 1984-09-03 | バアンイン方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18392784A JPS6161071A (ja) | 1984-09-03 | 1984-09-03 | バアンイン方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6161071A true JPS6161071A (ja) | 1986-03-28 |
Family
ID=16144241
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18392784A Pending JPS6161071A (ja) | 1984-09-03 | 1984-09-03 | バアンイン方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6161071A (ja) |
-
1984
- 1984-09-03 JP JP18392784A patent/JPS6161071A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5798653A (en) | Burn-in system for reliable integrated circuit manufacturing | |
| US7714599B2 (en) | Integrated circuit burn-in test system and associated methods | |
| US4335457A (en) | Method for semiconductor memory testing | |
| US6020751A (en) | Method and apparatus for stress testing of a circuit board assembly | |
| JPH0418793B2 (ja) | ||
| JPS63274885A (ja) | 半導体集積回路をバ−ン・イン中に試験する方法及び回路基板 | |
| US5187432A (en) | Environmental stress screening process | |
| JPS6161071A (ja) | バアンイン方式 | |
| US20040164742A1 (en) | Method and device for testing the quality of printed circuits | |
| JPH1138067A (ja) | 回路基板の検査装置および検査方法 | |
| Pachucki | Environmental stress testing experiment using the Taguchi method | |
| US6396256B1 (en) | Power supply slew time testing of electronic circuits | |
| JPH0798358A (ja) | 半導体装置 | |
| JP2773709B2 (ja) | 半導体装置の試験方法および試験装置 | |
| JPH0582614A (ja) | 半導体装置の試験方法 | |
| JP2852992B2 (ja) | 半導体装置の過熱保護機能の検査方法 | |
| JPS60152963A (ja) | 論理回路装置のエ−ジング装置 | |
| KR200194289Y1 (ko) | 반도체 칩 검사 장비에서의 번-인 시스템 | |
| JPH03257383A (ja) | Ｉｃモジュールの検査方法 | |
| JPH03239976A (ja) | バーンイン試験用印加電圧選択方式 | |
| JPS635706B2 (ja) | ||
| JPH0722477A (ja) | 半導体集積回路測定装置 | |
| JP2001343420A (ja) | バーンインテスト装置およびその方法 | |
| JP2003279617A (ja) | Ｉｃチップのテスト方法及びそのテスト装置 | |
| JPS63147666A (ja) | サ−マルヘツド基板の検査装置 |