JPS60152963A - 論理回路装置のエ−ジング装置 - Google Patents
論理回路装置のエ−ジング装置Info
- Publication number
- JPS60152963A JPS60152963A JP59008803A JP880384A JPS60152963A JP S60152963 A JPS60152963 A JP S60152963A JP 59008803 A JP59008803 A JP 59008803A JP 880384 A JP880384 A JP 880384A JP S60152963 A JPS60152963 A JP S60152963A
- Authority
- JP
- Japan
- Prior art keywords
- aging
- ics
- input signal
- cell
- logic circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Tests Of Electronic Circuits (AREA)
- Logic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
不発明は論理回路装置のエージング装置、特に半導体集
積回路のダイナＺ ツク高温エージング装置に係わる。
積回路のダイナＺ ツク高温エージング装置に係わる。
従来より半導体集積回路（以下ＩＣと略称する）の製造
品質を試験する目的で、摂氏百数十度の高温の環境のも
とて被エージングＩＣに長時間電源バイアスを加えてお
くことによりて、ＩＣ特性の劣化の有無を調べるところ
の、高温エージング試験がよく行なわれている。
品質を試験する目的で、摂氏百数十度の高温の環境のも
とて被エージングＩＣに長時間電源バイアスを加えてお
くことによりて、ＩＣ特性の劣化の有無を調べるところ
の、高温エージング試験がよく行なわれている。
加えて近年は、単に電源バイアスを供給するだけにとど
まらず、被エージングＩＣの入力端子に信号を加えて被
エージングＩＣの内部のすべてを作動させながら高温で
のエージングを行なう、いわゆるダイナミック高温エー
ジング試験の要求が多くな夛、特にメモリＩＣにおいて
はダイナミック高温エージング試験が一般化しつつある
。
まらず、被エージングＩＣの入力端子に信号を加えて被
エージングＩＣの内部のすべてを作動させながら高温で
のエージングを行なう、いわゆるダイナミック高温エー
ジング試験の要求が多くな夛、特にメモリＩＣにおいて
はダイナミック高温エージング試験が一般化しつつある
。
一般にこの目的にあずかるダイナミック高温エージング
装置は高価であることに加え、−回当りの処理時間が数
百時間、時には数４時間に及ぶこともあり、そのため装
置のコストパフォーマンスを高めるための努力がなされ
、その結果−回当りの被エージングＩＣの処理個数を多
量にとれる構造を採用しているものが多い、しかしダイ
ナミ。
装置は高価であることに加え、−回当りの処理時間が数
百時間、時には数４時間に及ぶこともあり、そのため装
置のコストパフォーマンスを高めるための努力がなされ
、その結果−回当りの被エージングＩＣの処理個数を多
量にとれる構造を採用しているものが多い、しかしダイ
ナミ。
り高温エージング装置においては、入力端子に与える信
号の、駆動源を試料の数に応じて増やすことは装置のコ
ストの上昇を招くため、被エージングＩＣの個数ごとに
は信号の駆動源を備えてはおらず、一般的にはひとつの
信号駆動源で複数の被エージングＩＣの入力を共通に駆
動させているものが多い、また電源バイアスについても
、複数の被エージングＩＣでの共有が従来より一般的と
なっている。
号の、駆動源を試料の数に応じて増やすことは装置のコ
ストの上昇を招くため、被エージングＩＣの個数ごとに
は信号の駆動源を備えてはおらず、一般的にはひとつの
信号駆動源で複数の被エージングＩＣの入力を共通に駆
動させているものが多い、また電源バイアスについても
、複数の被エージングＩＣでの共有が従来より一般的と
なっている。
の状況によってはこの故障したＩＣのみならず。
同一の信号駆動源、あるいは同一の電源バイアス全共有
している他の正常なＩＣに対しても影＃を及はし、これ
らのＩＣについても、故障以後は正常な入力信号や電源
バイアスを得ることができなくなるおそれが多分にある
。このためもしかかる不具合が生じた場合、即座に故障
箇所を取り去ることにより、そのエージング装置の目的
としているところの被エージングＩＣのダイナミ、り動
作全駆動する機能を最大限に発揮できるように、エージ
ング中のいくつかのＩＣの出力状態を常に監視し、エー
ジング中のＩＣの大多数が正常に意図したとおり作動し
ているか否かを確認する手段金有するダイナミック高温
エージング装置が実用化されている。
している他の正常なＩＣに対しても影＃を及はし、これ
らのＩＣについても、故障以後は正常な入力信号や電源
バイアスを得ることができなくなるおそれが多分にある
。このためもしかかる不具合が生じた場合、即座に故障
箇所を取り去ることにより、そのエージング装置の目的
としているところの被エージングＩＣのダイナミ、り動
作全駆動する機能を最大限に発揮できるように、エージ
ング中のいくつかのＩＣの出力状態を常に監視し、エー
ジング中のＩＣの大多数が正常に意図したとおり作動し
ているか否かを確認する手段金有するダイナミック高温
エージング装置が実用化されている。
この被エージングＩＣの出力を検知し、正常動作か否か
を判断する機構ヲ考えたとき、一般的には装置自体の中
に駆動する入力信号の論理情報とともに、判定の基準と
なる論理情報をも合わせて発生する手段を持っているが
、例えばＲＡＭ（ランダム、アクセスメモリ）のダイナ
ミック高温エージング装置のように、被エージングＲＡ
Ｍへの誓き込み・読み出し情報が被エージングＲＡＭの
アドレス情報に対して規則性の強い情報として設定でき
るものについては、出力判定のための基準となる論理情
報を発生する機構は単純な構造をとれるが、例えばＦＬ
ＯＭ（＋７−ド、オンリー・メモリ）のようにアドレス
情報に対して一般的には全く規則性を持たないメモリＩ
Ｃｉエージングしながらその内部情報を読み出してその
正誤を判断するには、出力判定のための基準となる論理
情報を発生する機構としては、従来みられたダイナミッ
ク高温エージング装置においては外部に基準となる論理
情報を蓄えておくメモリと、このメモリの書き込み、読
み出しを行なう回路とを持ち、被エージングＩＣたるＲ
ＯＭ（１）内容と同一の内容を前記メモリに予じめ書き
込んでおき、エージングされているＲＯＭの出力と前記
メモリの出力とを逐一比較する方式によりなされている
。
を判断する機構ヲ考えたとき、一般的には装置自体の中
に駆動する入力信号の論理情報とともに、判定の基準と
なる論理情報をも合わせて発生する手段を持っているが
、例えばＲＡＭ（ランダム、アクセスメモリ）のダイナ
ミック高温エージング装置のように、被エージングＲＡ
Ｍへの誓き込み・読み出し情報が被エージングＲＡＭの
アドレス情報に対して規則性の強い情報として設定でき
るものについては、出力判定のための基準となる論理情
報を発生する機構は単純な構造をとれるが、例えばＦＬ
ＯＭ（＋７−ド、オンリー・メモリ）のようにアドレス
情報に対して一般的には全く規則性を持たないメモリＩ
Ｃｉエージングしながらその内部情報を読み出してその
正誤を判断するには、出力判定のための基準となる論理
情報を発生する機構としては、従来みられたダイナミッ
ク高温エージング装置においては外部に基準となる論理
情報を蓄えておくメモリと、このメモリの書き込み、読
み出しを行なう回路とを持ち、被エージングＩＣたるＲ
ＯＭ（１）内容と同一の内容を前記メモリに予じめ書き
込んでおき、エージングされているＲＯＭの出力と前記
メモリの出力とを逐一比較する方式によりなされている
。
しかしこの手段によれば、被エージングＩＣのＲＯＭの
種類に応じて前記メモリの内容全書き直す必要があり、
そのための人力機器を必要とするなど装置のコストの上
昇を招いたり、メモリの書き換えに比較的繁雑な操作ヲ
要し、とかく欠点が多かった。
種類に応じて前記メモリの内容全書き直す必要があり、
そのための人力機器を必要とするなど装置のコストの上
昇を招いたり、メモリの書き換えに比較的繁雑な操作ヲ
要し、とかく欠点が多かった。
本発明は従来のダイナミック高温エージング装置のかか
る不具合を改善する目的でなされたもので、その特徴は
たとえは被エージングＩＣと同じ情報が書き込まれてい
る別のＲＯＭ、更に一般的には被エージングＩＣと同一
の機能を有する別のＩＣを比較の基準として装置に合わ
せもち、エージング中のＩＣの出力をこの標準のＩＣの
出力と逐一比較することによフ、エージング中のＩＣの
動作の良否を判断することにある。この効果としては、
異種のＩＣのエージングの賛求に対しては基準となるＩ
Ｃの又換という比較的容易な操作で対応できること、ダ
イナミック温源エージング装置にメモリやメモリ書き込
みのための人力機器を必要としないことがあげられる。
る不具合を改善する目的でなされたもので、その特徴は
たとえは被エージングＩＣと同じ情報が書き込まれてい
る別のＲＯＭ、更に一般的には被エージングＩＣと同一
の機能を有する別のＩＣを比較の基準として装置に合わ
せもち、エージング中のＩＣの出力をこの標準のＩＣの
出力と逐一比較することによフ、エージング中のＩＣの
動作の良否を判断することにある。この効果としては、
異種のＩＣのエージングの賛求に対しては基準となるＩ
Ｃの又換という比較的容易な操作で対応できること、ダ
イナミック温源エージング装置にメモリやメモリ書き込
みのための人力機器を必要としないことがあげられる。
以下に第１図を用いて本発明ｋｍ明する。第１図は不発
明による一実施例を示すもので、】は直温槽でその内部
は熱源２による温度制御により常に設定温度に保たれて
いるものである。恒温槽の内部に置かれた試料ＩＣ３及
び４は試料用電源５よりバイアス電源を、同じくタイミ
ング制御器６のタイミング制御のもとに人力信号発生器
７から発生された人力１６号を入力信号、駆動器８を通
じて恒温槽の外部から供給されて作動している。試料Ｉ
Ｃ３及び４のかかる動作が意図した通りの正常な動作か
否かを判断する手段として、恒ｍ槽１の外部に試料ｉＣ
３及び４と同一の品種の試料ＩＣ９を与え、この試料Ｉ
Ｃ９は槽内の試料ＩＣ３及び４と同様試料用電源５と入
力信号駆動器８から全く同一の電源と入力信号の供給を
受け、槽内の試料ＵＣ３及び４の出力は前記試料ＩＣ９
の出力とタイミング制御部６により制御される比較器１
０に↓ｐ比較されるものである。
明による一実施例を示すもので、】は直温槽でその内部
は熱源２による温度制御により常に設定温度に保たれて
いるものである。恒温槽の内部に置かれた試料ＩＣ３及
び４は試料用電源５よりバイアス電源を、同じくタイミ
ング制御器６のタイミング制御のもとに人力信号発生器
７から発生された人力１６号を入力信号、駆動器８を通
じて恒温槽の外部から供給されて作動している。試料Ｉ
Ｃ３及び４のかかる動作が意図した通りの正常な動作か
否かを判断する手段として、恒ｍ槽１の外部に試料ｉＣ
３及び４と同一の品種の試料ＩＣ９を与え、この試料Ｉ
Ｃ９は槽内の試料ＩＣ３及び４と同様試料用電源５と入
力信号駆動器８から全く同一の電源と入力信号の供給を
受け、槽内の試料ＵＣ３及び４の出力は前記試料ＩＣ９
の出力とタイミング制御部６により制御される比較器１
０に↓ｐ比較されるものである。
不実施例においては試エージングＩＣＵ２（１ｍのみ記
述しであるが、より多数の試料のエージングの場合にも
あてはまる。また不実施例ではエージングの試料として
ＩＣｉ想定しているが、不特訂はこの他にも試料として
一般的な論理回路装置金もってしても、またエージング
の柚類としても、高温エージングに限らず、より一般的
なエージングの種類についても有効である。
述しであるが、より多数の試料のエージングの場合にも
あてはまる。また不実施例ではエージングの試料として
ＩＣｉ想定しているが、不特訂はこの他にも試料として
一般的な論理回路装置金もってしても、またエージング
の柚類としても、高温エージングに限らず、より一般的
なエージングの種類についても有効である。
第１図は不発明の一実施例ケ示す図である・尚、図にお
いて、１は恒＠僧、２は熱源、３及び４は被エージング
試料ＩＣ，５は試料用電源。 ６はタイミング制御部％ ７は入力信号発生器、８は入
カイぎ号ｇ動器％ ９は基準となる試料ＩＣ。 ｌＯは比較器である。
いて、１は恒＠僧、２は熱源、３及び４は被エージング
試料ＩＣ，５は試料用電源。 ６はタイミング制御部％ ７は入力信号発生器、８は入
カイぎ号ｇ動器％ ９は基準となる試料ＩＣ。 ｌＯは比較器である。
Claims (1)
- 【特許請求の範囲】 エージング下における論理回路装置の出方と。 外部に備けた該論理回路装置と同様の機能を有する論理
回路装置の出力とを比較することにょハ該エージング下
における論理回路装置の動作の正常か否かを知る手段を
具備することを特徴とする論理回路装置のエージング装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59008803A JPS60152963A (ja) | 1984-01-20 | 1984-01-20 | 論理回路装置のエ−ジング装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59008803A JPS60152963A (ja) | 1984-01-20 | 1984-01-20 | 論理回路装置のエ−ジング装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60152963A true JPS60152963A (ja) | 1985-08-12 |
Family
ID=11703004
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59008803A Pending JPS60152963A (ja) | 1984-01-20 | 1984-01-20 | 論理回路装置のエ−ジング装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60152963A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62249082A (ja) * | 1986-04-22 | 1987-10-30 | Nec Corp | 恒温エ−ジング槽付きｌｓｉテスタ |
| JPS62266474A (ja) * | 1986-05-14 | 1987-11-19 | Toshiba Corp | ダイナミツクバ−ンイン試験装置 |
| CN109342921A (zh) * | 2018-10-09 | 2019-02-15 | 天津芯海创科技有限公司 | 一种高速交换芯片的老化测试方法与系统 |
-
1984
- 1984-01-20 JP JP59008803A patent/JPS60152963A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62249082A (ja) * | 1986-04-22 | 1987-10-30 | Nec Corp | 恒温エ−ジング槽付きｌｓｉテスタ |
| JPH071298B2 (ja) * | 1986-04-22 | 1995-01-11 | 日本電気株式会社 | 恒温エ−ジング槽付きｌｓｉテスタ |
| JPS62266474A (ja) * | 1986-05-14 | 1987-11-19 | Toshiba Corp | ダイナミツクバ−ンイン試験装置 |
| CN109342921A (zh) * | 2018-10-09 | 2019-02-15 | 天津芯海创科技有限公司 | 一种高速交换芯片的老化测试方法与系统 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6067649A (en) | Method and apparatus for a low power self test of a memory subsystem | |
| KR100269322B1 (ko) | 스트레스용전압을이용하여메모리를테스팅하는기능을갖는집적회로및그의메모리테스트방법 | |
| JPH116852A (ja) | 試験データ印加回路 | |
| JP3675760B2 (ja) | メモリ検査用テストデバイス | |
| US5537331A (en) | Method of testing devices to be measured and testing system therefor | |
| JP2688548B2 (ja) | 液晶パネル駆動用半導体装置 | |
| JP2005149707A (ja) | 検査時間を短縮するフラッシュメモリテスタ及びこれを利用した電気的検査方法 | |
| JP3544073B2 (ja) | 半導体メモリ装置のテスト方法および半導体メモリ装置 | |
| JPS60152963A (ja) | 論理回路装置のエ−ジング装置 | |
| US7558993B2 (en) | Test apparatus for semiconductor memory device | |
| TWI789651B (zh) | 用於行動記憶體的測試裝置以及測試方法 | |
| CN106782667B (zh) | 抗辐照栅氧击穿型prom存储器编程后老化试验装置和方法 | |
| US6477673B1 (en) | Structure and method with which to generate data background patterns for testing random-access-memories | |
| WO2009122700A1 (ja) | 試験装置および試験方法 | |
| JPH07174816A (ja) | 半導体集積回路の加速寿命試験方法 | |
| JP2002244934A (ja) | メモリ監視装置および方法 | |
| KR20020013303A (ko) | 반도체 디바이스 핸들러 시스템 | |
| JPH0659901A (ja) | プログラム・ローディング方式 | |
| JPH06119776A (ja) | ダイナミック型半導体メモリ | |
| JPH0291586A (ja) | 集積回路装置 | |
| JPH02234250A (ja) | メモリテスト補助装置 | |
| JP2003057315A (ja) | 半導体装置および半導体試験方法 | |
| JPH06160486A (ja) | Ｌｓｉテストシステム用大容量テストベクトルバッファメモリ装置 | |
| US20050076277A1 (en) | Test apparatus with static storage device and test method | |
| KR20000002533A (ko) | 디바이스 테스트 장치 |