JPH0418793B2 - - Google Patents

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、集積回路をテストするために用いら
れる技術に係り、更に具体的に云えば、各々一対
の結合されたラツチより成り、機能素子に於てシ
フト・レジスタを形成しているセルのチエインに
於ける故障セルを識別するための電気的診断方法
に係る。

［従来技術］ 周知の如く、所与の機能素子（チツプ、モジユ
ール、ボード又はシステム）に於ける集積回路、
特にLSI回路をテストする場合の大きな問題は、
内部信号、特に回路網のノードにアクセスできな
いことである。過去のテスト技術に於ては、全て
の内部回路を働かせ、その結果を機能素子の出力
ピンに転送して観察するために、複雑な順次パタ
ーンが用いられた。

しかしながら、今日の極めて複雑な機能素子に
対しては、それらのテスト技術は、多大な時間及
びコストを要するだけでなく、概して効率が低い
ために、不満足なものとなつた。

従つて、1970年代に於ては、例えば米国特許第
3783254号、第3784907号及び第3961252号の明細
書に記載されている如く、レベル・センシテイ
ブ・スキヤン・デザイン（LSSD）と呼ばれる方
法に基く新しいテスト技術が開発された。

LSSD技術は、パツケージングの全てのレベル
に於けるテストの問題を解決することができる。
この技術は、全ての機能素子が完全にテストされ
ることを可能にし、更には複雑なシステムがフイ
ールドに於て診断されることを可能にする。

本明細書に於て用いられている用語“機能素
子”は、本質的にはチツプ又はモジユールを意味
するが、ボード又はシステムであつてもよい。

集積回路をテストするために用いられるLSSD
技術の原理については、Electronics、1979年３
月15日、第108頁乃至第110頁に於けるNeil C.
Berglundによる“Level−sensitive Scan
Design Test Chips，Boards，Systems”と題す
る文献に於て記載されている。

パツケージングの最も低いレベルはチツプであ
る。周知の如く、チツプは、所望の論理機能を行
うことができる数百個の回路を形成するために相
互接続された、トランジスタ、ダイオード及び抵
抗の如き、数千個の基本的構成要素を含むシリコ
ン・スライスである。

外部との間に電気的接続を設けるための入出力
ピンを設けられているセラミツク基板上に、幾つ
かのチツプが組立てられる。基板が封入されて、
モジユールが形成される。

幾つかのモジユールがプリント回路板に装着さ
れる。

最後に、パツケージングの最も高いレベルに於
て、システムを形成するために、幾つかのボード
を相互接続することができる。

LSSDに於ては、チツプは幾つかの組合せ論理
ブロツクを含み、各組合せ論理ブロツクはシフ
ト・レジスタ・ラツチ（SRL）と称されるラツ
チより成るメモリ・セルに関連している。
“LSSDチエイン”と呼ばれる単一の長いシフ
ト・レジスタは、多数のそのようなセル即ち
SRLを相互に連鎖させることによつて形成され
る。各SRLは、実際に於ては１対の双安定ラツ
チＬ１及びＬ２であり、シフト・レジスタの単一
の段を形成する。

ラツチＬ１は、クロツク入力Ａ及びＣに加えら
れる２つの異なるクロツク信号Ａ及びＣにより、
２つの源から設定することができ、クロツク入力
Ｃはシステム・クロツク信号を受取る。ラツチＬ
１は又、データ・イン（DI）と称せられるデー
タ入力、及びスキヤン・データ・イン（SDI）と
称されるテスト入力を有している。２進ワードよ
り成るテスト・パターンがチツプのSDIピンに加
えられる。ラツチＬ２は、関連するラツチＬ１の
出力の１つに接続されたデータ入力、及びラツチ
Ｌ１からの出力データをラツチＬ２に転送させる
クロツク信号Ｂを受取る入力を有している。

上記の長いシフト・レジスタは、該レジスタの
第１段を形成する第1SRLに於けるラツチＬ２の
出力を、次のSRLに於けるラツチＬ１の入力に
接続し、同様にして最後のSRL迄接続させるこ
とによつて形成される。第1SRLに於けるラツチ
Ｌ１のテスト入力SDIは、チツプのSDIピン又は
主要入力に接続されており、最後のSRLに於け
るラツチＬ２の出力は、該チツプのスキヤン・デ
ータ・アウト（SDO）と称される出力ピン又は
主要出力に接続されている。各SRLのクロツク
入力Ａ，Ｂ及びＣは、チツプの各々の入力ピンに
接続されている。

上記“チエイン”の概念は、同じ型又は異なる
型の機能素子にも適用可能なことは明らかであ
る。

それらのLSSDチエインを構成しているラツチ
は論理チツプの表面積の40％にも達する場合があ
るが、それらの多くは通常のシステム機能を行う
ために用いられている。

ビツトは、SRLを経て２つの段階で転送され
る。ラツチＬ１のテスト入力SDIに加えられたビ
ツトは、クロツク・パルスＡにより、該ラツチＬ
１にロードされ、クロツク・パルスＢが加えられ
たときに、ラツチＬ２の出力に於て、同一のビツ
トが得られる。機能素子の入力SDIに加えられた
信号をその出力SDO迄転送させるためには、
SRLの数に等しい数の組合せのクロツク・パル
スＡ及びＢが必要である。この動作モードに於て
は、システム・クロツク・パルスＣは加えられな
い。

機能素子をテストするためには、フラツシユ・
テストと称される静的テストが初めに行われる。
そのために、活性電位、例えば高論理レベルがク
ロツク入力Ａ及びＢに加えられ（Ａ＝Ｂ＝１）、
クロツク入力Ｃは低論理レベルを受取る（Ｃ＝
０）。テストされるべきLSSDチエインの入力SDI
に矩形パルスが加えられ、所定の時間間隔が経過
した後に、出力SDOに於て検索される。このテ
ストは、LSSDチエインに於ける全てのラツチが
インバータとして働き、従つて該チエインがシフ
ト・レジスタとしてよりも一連のインバータとし
て動作する、組合せ型の静的テストである。その
結果、入力SDIに加えられた上記データ・パルス
が、該チエインに於ける全てのSRLの累積応答
時間に等しい時間が経過した後に、該チエインの
出力SDOに於て得られる。このフラツシユ・テ
ストは、伝播時間に関して有用な情報を与える
他、上記LSSDチエインが適切に機能するか否か
を決定することを可能にする。

次に、スキヤン・テストと称される動的テスト
が行われる。クロツク入力Ｃが低論理レベルに維
持され、クロツク・パルスＡ及びＢが加えられる
（それらは同時には活性化されない。）そのとき、
該LSSDチエインはシフト・レジスタとして働
く。このテストは、入力SDIに加えられたデー
タ・パルスが、クロツク入力Ａ及びＢにクロツ
ク・パルスが加えられたときに、出力SDOに転
送されなかつた場合には、該チエインが適切に動
作していないことを決定するために役立つ。

最後に、機能テストがスキヤン・モードで行わ
れる。簡単に云えば、、テスト・パターン（一連
の２進データ）が入力SDIに加えられ、該テス
ト・パターンをSRL中に転送させるために、ク
ロツク・パルスＡ及びＢが加えられる。機能素子
に於ける全てのラツチがこのようにして初期設定
されたとき、該素子の並列な出力ピン上に論理デ
ータが存在する。該素子の並列な入力ピンに刺激
を加えそしてクロツク・パルスＣを加えることに
より、該組合せ論理の或る特定の状態を反映する
２進ワードが該LSSDチエインにロードされる。
それから、該組合せ論理が適切に機能するか否か
を決定するために上記出力ピンが観察され、その
結果が、コンピユータ・シミユレーシヨン・モデ
ル（前述のNeil C.Berglundによる文献の第２図
を参照）により決定される、予測されるSRLの
状態と比較される。このようにして、該機能素子
に於ける論理が、プログラムにより発生されたテ
スト・データを用いて、典型的には全てのDC故
障の98乃至100％に関してテストされる。

実際に於ては、電流消費、漏洩電流等の如きア
ナログ値を決定するパラメータ・テストが、上記
フラツシユ・テストの前に行われる。

フラツシユ・テスト及びスキヤン・テストの目
的は、LSSDチエインが適切に機能するか否かを
決定することである。LSSDチエインが適切に機
能する場合、即ちラツチ間の相互接続体又はクロ
ツク・パルス分配回路中に短絡回路又は開放回路
が何ら存在していない場合には、次に組合せ論理
自体の機能テストが行われる。

前述の如く、LSSDチエインはチツプの表面積
の40％もの面積を占めることがあり、典型的なチ
エインは20乃至250個のセル即ちSRLより成る場
合があるので、１つのチエインに於て少くとも１
つの故障が発生する可能性が極めて大きい。又、
SRLは通常チツプ表面上に分散しているために、
製造中に又はフイールドに於て、故障を有する
SRLを迅速に識別して、修復措置を施すことは
実際上不可能である。

従つて、知られているフラツシユ型又はスキヤ
ン型のテストは、”LSSDチエインは適切に（又
は、不適切に）機能する”の如き一般的な性質の
情報しか提供することができない。LSSDチエイ
ンが不適切に機能した場合に、該チエインに於け
る故障セルを識別する方法はこれ迄存在しておら
ず、機能素子全体が破棄されねばならなかつた。

従つて、LSSD回路の製造に於ては、上記フラ
ツシユ・テスト又はスキヤン・テストのいずれよ
りも優れており、処理工程中に修復措置を施すこ
とができるように故障セルを正確に識別すること
を可能にするテスト技術が必要とされている。例
えば、異なるウエハからのチツプの全てが同一の
故障セルを有することが解つた場合には、その故
障は恐らくそれらのウエハを製造するために用い
られたリソグラフイ・マスクに存在する何らかの
欠陥によるものと考えられる。

更に、所望のテスト技術は、用いられている機
能素子の種類（チツプ、モジユール等）に関係な
く、故障セルの識別を可能にするべきである。
又、そのテスト技術は、簡単で、正確で、比較的
安価であるべきである。

［発明が解決しようとする問題点］ 本発明の目的は、従来技術に於ける欠陥及び精
度の低さを除くために、少くとも２つのクロツク
入力を有し、又は前述のフラツシユ・モードで動
作することのできるラツチより成るシフト・レジ
スタに於ける故障セルを識別する電気的診断方法
を提供することである。

［問題点を解決するための手段］ 本発明は、シフト・レジスタ即ちLSSDチエイ
ンを形成しているＮ個のセルのチエインに於ける
故障セルのランクＰを識別する電気的診断方法を
提供する。各セルはラツチより成り、該ラツチは
実際に於てはマスタ・スレーブ・メモリ素子とし
て働く１対の結合されたラツチＬ１及びＬ２より
成る。マスタ・ラツチＬ１はデータ入力DI及び
SDI並びにクロツク入力Ａ及びＣを有し、スレー
ブ・ラツチＬ２は単一のクロツク入力Ｂを有して
いる。上記チエインは、LSSD技術による組合せ
論理ブロツクに関連し、所与の機能素子に集積化
されている。基本的には、本発明の方法は、上記
機能素子が下記の如くクロツクに関して静的動作
モードに配置されたときに該機能素子に供給され
た電流I_ddの変動を分析することに基いている。
本発明の方法は次のステツプを含む。

(a) 上記クロツク入力Ａ，Ｂ及びＣの各々に１，
１及び０の論理レベルが加えられ、データ・ビ
ツトを表わす矩形パルスが上記データ入力SDI
に加えられる、フラツシユ・モードの如き静的
動作モードに上記機能素子を配置し、 (b) 上記矩形パルスが上記チエインを経て該チエ
インの最後のセルのスレーブ・ラツチＬ２の出
力SDOに到達する迄伝播される間に生じる、
上記機能素子に供給された電流I_ddの変動を表
わす波形（以下に於て、“シグナチユア”と称
する）を観察し、 (c) 上記データ・ビツトを丁度ロードされたセル
が故障状態にあることを示す上記変動の不在
（I_dd＝一定）を検出し、 (d) 上記チエインに於ける上記故障セルのランク
Ｐを決定する。

一好実施例に於ては、上記故障セルは、上記シ
グナチユアを、先にテストされそして適切に機能
することが決定された参照用機能素子に関して得
られたシグナチユアと比較することによつて検出
される。

もう１つの好実施例に於ては、上記故障セル
は、該セルのランクＰが表示装置のスクリーン上
に表示されるテスト機構によつて検出される。

［実施例］ テストされるべき機能素子に於ける各LSSDチ
エインが、上記クロツク入力Ａ，Ｂ及びＣの各々
に１，１及び０の論理レベルが加えられ、デー
タ・ビツトを表わす矩形パルスが上記データ入力
SDIに加えられる、フラツシユ・モードに配置さ
れる。上記パルスは、上記チエインを構成するＮ
個のセルのための伝播時間の合計に等しい時間間
隔の後に、出力SDOに到達する。このパルスの
伝播は、後続のセル及び関連する組合せ論理ブロ
ツクを変化させる。

オシロスコープのスクリーン上に時間の関数と
して表示された、機能素子に供給された電流I_dd
を観察したとき、時間t₀に於てSDIに加えられた
パルスの前縁が時間t₁に於て出力SDOに到達する
迄、即ちΔt＝t₁−t₀の時間の間、軌跡の迅速な変
動が観察されることが解つた。これは、種々のパ
ルスのタイミングを示し、特に電流I_ddの変動を
表わす波形、即ち“シグナチユア”を示す第２図
に於て示されている。第２図に示されている如
く、時間t₃（入力SDIに加えられたパルスの下降
遷移）と時間t₄（該パルスの後縁が出力SEOに到
達するとき）との間、即ち上Δtと同一の時間間
隔の間に於て得られたシグナチユアは、時間t₀と
時間t₁との間に於て得られたシグナチユアの逆に
なつていることに留意されたい。

スシロスコープのスクリーン上で観察されたピ
ークの振幅は、本質的には、チエインに於て用い
られている種々の型のラツチ及びその出力の容量
性負荷に依存することが解つた。それらのピーク
は、該チエインの後続のセルに於て生じる論理状
態の変化によつて生じる。

任意のチエインに於て、データ・パルスの前縁
が故障セルに到達すると、そのパルスは上記セル
を越えて伝播せず、電流I_ddは一定のままで、該
セルへ供給される直前に到達した値に等しく保た
れて、シグナチユアが直線的になる。第３図は、
２つの同じ機能素子に於ける同じチエインに各々
フラツシユ・テストを施したときに生じた電流
I_ddの変動を表わしている、２つの波形即ちシグ
ナチユアＥ及びＦを示している。シグナチユアＥ
が直線的部分を何ら含んでいないということは、
入力パルスが該チエインの出力に到達し、従つて
該チエインが適切に機能したことを示す。後述さ
れる如く、シグナチユアＥは、テストのための参
照用に用いることができる。時間t₀に於ける最初
のピーク及び時間t₁に於ける最後のピークは各々
論理状態の最初の変化及び最後の変化を示してい
ることに留意されたい。両方の波形上に示されて
いる参照番号２１，２６，３４等は、後述される
如く、故障セルを見つけ易くするために参照用に
用いられる特定のセルの位置即ちランクを示して
いる。図示されている如く、シグナチユアＦは、
パルスが時間t₂に於てランク２１のセルに加えら
れた後に、直線状になつており、これはそのセル
が故障状態にあることを示す。

実施例 １ 第１図に於て示されている如く、本実施例に於
て用いられるテスト機構１０は極めて簡単であ
る。そのテスト機構は、科学計算用インターフエ
ースIEEE488（商品名）を設けられたTextronix
Model7854（商品名）の如き、デイジタル・メモ
リ・オシロスコープ１１を含む。オシロスコープ
１１は、テストされるべき種々の型の機能素子の
ための参照用波形を、後の表示のために、デイス
ケツト中に記憶している、IBM5120（商品名）の
如き、コンピユータ１２に接続されている。例え
ば、入出力ピンを設けられたモジユール１３であ
る機能素子が、適当な支持体上に装着され、入力
ピンV_ddに結合された直列接続の抵抗Ｒ（数オー
ムの値を有する）を経て電源１４から電流を供給
される。テスト機構により発生されるノイズを減
少させるために、キヤパシタ（100μFのオーダー
の値を有する）が上記電源と並列に接続されてい
る。モジユール１３のクロツク入力Ａ，Ｂ及びＣ
のピンが、フラツシユ・モードの動作が可能にな
るように、適切にバイアスされる。該モジユール
の全てのLSSDチエインが連続的にテストされ
る。約20KHzの周波数で動作し、上記オシロスコ
ープと同期する（同期出力）矩形パルス発生器１
５に、SDIピンが接続されている。入力ピンV_dd
は又、電流のピークにより生じる減衰を減少させ
るために出来る限り短かくされるべきである同軸
ケーブルによつて、上記オシロスコープのＹ増幅
器の端子に接続されている。一般的には、シール
ド・ケーブルが全ての接続体に用いられるべきで
あり、接地用接続体は出来る限り大きくされるべ
きである。駆動装置により生じるスイツチング・
ノイズがシグナチユアに影響を与えることを防ぐ
ために、モジユールの出力ピンはフローテイング
状態にあるか（FETの開放ドレイン領域に相当
する場合）、又は高インピーダンスを示すか（３
状態論理回路に相当する場合）のいずれかである
べきである。所与のチエインをテストするために
は、該チエインに関して得られたシグナチユア
と、それに対応する参照用シグナチユアとが、オ
シロスコープのスクリーン上に同時に表示されて
（第３図参照）、比較される。

故障セルのランクＰは、時間間隔t₂−t₀の間に
生じた電流I_ddのピークの数をカウントすること
により、容易に決定することができる。そのため
には、初めに、参照用シグナチユアを分析し、チ
エインに於けるセルの型又は機能（例えば、大き
な容量性負荷を有するセル、又は電流ピークの他
に電流I_ddの値に大きな変化を生じるセル）に応
じて、故障セルの位置をより容易に見出すために
役立つ、特性波形を生じるセルを決定する。

故障セルのランクＰは又、次式によつて決定す
ることができる。

Ｐ＝Ｎ×（t₂−t₀）／t₁−t₀ 上記式に於て、Ｎはチエインに於けるセルの総
数であり、t₁−t₀はデータ・パルスが該チエイン
の出力迄伝播するために要した時間であり、t₂は
オシロスコープ１１により決定される、故障セル
が検出された時間である。

実際に於ては、チエインを構成する種々のセル
により導入される遅延はそれらのセルの特性、入
力の配線、負荷等に依存するので全く同一ではな
いことによつて、故障セルの位置が１つ又は２つ
のセルの範囲内に決定される。しかしながら、そ
れらの遅延を正態に決定することができ、ランク
Ｐを正確に決定するためにコンピユータ・プログ
ラムを用いることができる。

本発明の方法は、或る条件の下では、特にテス
トされている機能素子がチツプである場合には、
故障の性質に関して、特に２つの導体間の短絡回
路又は或る導体に於ける開放回路が含まれている
かについて、正確な情報を直ちに供給することが
できる。それらの２種類の故障は、経験された故
障の殆どの原因となつている。

マスタ・スレーブ素子として働く１対の従来の
FETラツチより成るLSSDチエインに関して、故
障が２つのラツチ間の開放回路である場合には、
シグナチユアが故障セルの位置に於て直線状にな
るが、LSSDチエインに用いられている導体と他
の導体との間の短絡回路である場合には、シグナ
チユアが直線状になる前に電流のピークが生じる
ことが観察された。これは、LSSDチエインに於
ける導体が、０及び１の論理レベルの間でためら
つている電位を有する導体に接続されて、デー
タ・パルスの前縁の前後で葛藤が生じ（０→１）
電流がその時点で急激に減少又は増加するためで
ある。クロツク信号が送られている導体に故障
（開放回路又は短絡回路）が生じた場合には、関
連するラツチがあたかも短絡回路を生じているか
の様に動作して、シグナチユアが直線状になつ
た。

上記の如く、故障セル及び故障の種類が識別さ
れれば、その故障は、短絡回路の場合には顕微鏡
を用いて、又は開放回路の場合には、LSSDチエ
イン全体及びクロツク信号経路を調べるために電
子顕微鏡を用いて、容易に観察することができ
る。

実施例 ２ この実施例に於ては、パルス発生器１５の代り
に、後述する如く、自動表示装置に関連する、よ
り複雑なパルス発生器１６が用いられる他は、実
施例１に関連して既に述べたものと同一のテスト
機構が用いられる。

モジユール１３に於ける所与のセルのチエイ
ンが適切に機能するかを決定するため、フラツシ
ユ・テストが前述の如く行われる。該チエインが
適切に機能しない場合には、その故障チエインに
関して得られたシグナチユアをオシロスコープ１
１に記憶させる。故障モジユール１３を外し、先
にテストされて適切に機能することが解つている
同一のモジユール１３′を配置する。オシロスコ
ープ１１のスクリーン上に未だ表示されている、
上記の記憶されたシグナチユアを、モジユール１
３′に於ける対応するチエインに関して得られた
シグナチユアと比較する。そのために、モジユー
ル１３′をフラツシユ・モードに配置する。第４
図に示されている如く、時間t′₀から、連続的な
高レベルのクロツク入力Ａ及びＢが供給され、時
間t′₁に於て、矩形パルスが対応するチエインの
入力SDIに加えられる。時間間隔Δt′が経過した
後、時間t′₂に於て、該矩形パルスの前縁（下降
遷移）が出力SDOに到達する。第４図は、適切
に機能するチエインの特性波形が、電流I_ddの測
定される出力端子上に、時間t′₁と時間t′₂との間
に於て得られる事を示している。このプロセスが
完了すると、全てのセルは０論理レベルになる。

時間t′₃は入力SDIに加えられた矩形パルスの後
縁に対応する。モジユール１３′が時間t′₃の後も
フラツシユ・モードに保たれた場合には、そのシ
グナチユアは、第２図に示されている如く、時間
間隔Δt′＝t′₂−t′₁の間に得られたものと逆になり
、
出力SDO上のパルスの論理レベルの通常の変化
に対応する時間t′₅に於て終了し、同一の時間間
隔Δt′＝t′₅−t′₃の後に１レベルになる。

上記オシロスコープは、そのシグナチユアが、
スクリーン上に於て、故障チエインに関して得ら
れたシグナチユア上に重畳されるように、較正さ
れている。

次に、故障モジユールのシグナチユアと同一で
ある、良好な即ち参照用モジユールのシグナチユ
アの部分が表示されるに充分な長さの間だけ、該
参照用モジユールがフラツシユ・モードに維持さ
れるように、クロツク・パルスＡ及びＢの幅が修
正される。第４図に示される如く、参照用モジユ
ールは、時間t′₃と時間t′₄との間だけ、即ちデー
タ・パルスが故障セルと同一のランクＰを有する
セルに到達する迄、フラツシユ・モードに維持さ
れる。従つて、時間間隔Ｔ＝t′₄−t′₃は異なる長
さ（１ｐＮ）のチエインを収容するように可
変でなければならない。

それから、クロツク・パルスＡ及びＢも禁止し
て、参照用モジユールのセルのチエインに於ける
データ・パルスの伝播が、故障モジユールに於け
る故障セルの位置に厳密に対応する点で防げられ
るようにすることにより、時間t′₄に於て、スキ
ヤン・モードが開始される。

それから、上記データ・パルスを再び伝播させ
るためにクロツク・パルスＡ及びＢが加えられ
る。該データ・パルスを出力SDOに到達させて
状態を変化させるために必要とされたクロツク・
パルスＡ及びＢの組合せの数が、第４図に示され
ている如く、故障セルをチエインの終りから離隔
させている段の数（Ｎ−Ｐ）を示す。理解される
如く、参照用モジユールは、時間t′₄迄、フラツ
シユ・モードに維持され、時間t′₃と時間t′₄との
間に於て、スクリーン上に重畳している２つのシ
グナチユアは同一である。フラツシユ・モードが
時間t′₄の後も維持されたものと仮定すると、破
線で示されているシグナチユエが得られ、出力
SDO上に於ける予測されるパルスのレベルに変
化（破線で示されている）は時間t′₅に於て生じ
ることになる。しかしながら、時間t′₄に於て、
スキヤン・モードが開始されたので、第４図に於
て実線で示されているシグナチユアが得られる。
図に示されている如く、データ・パルスが出力
SDO上に１レベルを生ぜしめる為には、時間t′₄
の後に、７対のクロツク・パルスＡ及びＢが必要
である。このときに、参照用モジユールに於ける
該チエインの全てのセルに１が書込まれる。従つ
て、故障セルは、チエインの終りから逆に数え
て、７つめのセルである。

第４図に示されている電圧及び電流のレベル
は、標準的なTTL論理回路に於て用いられてい
るものである。

以上に於て示したものと異なるテスト機構を用
いることも可能である。例えば、第４図に示され
ているクロツク・パルスの順序を制御するため
に、マイクロプロセツサを用いることができる。

第５図は、本発明の方法の第２実施例に於ける
テスト機構を示すブロツク図である。この機構
は、オシロスコープ１１を同期させるために要す
る時期信号、クロツク・パルスＡ及びＢ（フラツ
シユ・モード又はスキヤン・モードのいずれに於
ても、システム・クロツク・パルスＣは発生され
ない）、並びにテスト中に入力SDIに加えられる
矩形パルスを供給する、パルス発生器１６を含
む。カウンタ１７は、スキヤン・モードが開始さ
れてから、出力SDO上のパルスの論理レベルの
変化が生じる迄のクロツク・パルスＡ及びＢの組
合せの数をカウントし、そのようにして得られた
カウントが16進法方式による装置１８上に表示さ
れる。比較器１９が、出力SDO上の論理レベル
の変化を検出し、パルス発生器１６にSTOP信号
を送る。パルス発生器１６は、その信号を受取る
と、カウント動作を禁止する。

上記テスト機構が、第６図に於て、より詳細に
示されている。4KHzの周波数に於てパルスを発
生するマスタ・クロツク２０が、テスト機構全体
を制御し、シングル・シヨツト２１（8μ秒）を
駆動し、シングル・シヨツト２１の出力Ｑ及び
はスイツチ２２により選択することができる。こ
のスイツチは又、入力SDIに加えられる信号の論
理レベルを選択する。もう１つのスイツチ２３
は、該チエインに於けるセルの数が偶数であるか
又は奇数であるかに応じて、信号を反転させるた
めに又は反転させないために用いられる。

スイツチ２３の共通接点上に得られる信号IN
（入力SDIに加えられる入力信号又はその反転信
号に対応する）が比較器１９（実際に於ては、
XOR回路である）の第１入力に加えられ、その
第２入力は出力SDO上に得られる信号を受取る。
比較器１９は、STOP信号を供給して、出力
SDO上に於ける信号の論理レベルの変化を検出
するために、入力SDI及び出力SDO上の信号を比
較する。2MHzのクロツク２４（実際に於ては、
シユミツト・トリガ）は、クロツク２０から直接
に又はシングル・シヨツト２５を経てクロツク・
パルスを受取り、又STOP信号を受取る。クロツ
ク２４はシングル・シヨツト２６及び２７を制御
し、それらの出力はクロツク・パルスＡ及びＢを
供給するためにNANDゲート２８及び２９に加
えられる。クロツク２４は又、カウンタ１７を駆
動する。クロツク・パルスＡ及びＢの間には、所
与のタイム・ラグが存在し、両クロツク・パルス
は、特にスキヤン・モードの間（時間t′₄後）、所
定の幅を有している。時間t′₃と時間t′₄との間の
フラツシユ・モードの期間は、シングル・シヨツ
ト３０に関連する可変抵抗を調節することによつ
て制御される。従つて、オペレータは、参照用モ
ジユールに於けるチエインに関して得られたシグ
ナチユアと、故障モジユールに於けるチエインに
関して得られたシグナチユアとが同一である部分
だけがオシロスコープのスクリーン上に重畳され
るように、参照用モジユールに於けるチエインに
関して得られたシグナチユアを故障セルの厳密な
位置に於て終了させることができる。フラツシ
ユ・モードからスキヤン・モードへの変化又はそ
の逆は、シングル・シヨツト２５により導入され
る所定の遅延が経過した後に、自動的に行われ
る。シングル・シヨツト３１は、オシロスコープ
を同期させるために必要なパルスを発生させる。
任意に設けられるゲート３２は、ゲツターを補償
するために必要な遅延を導入する。シングル・シ
ヨツト３３の出力上の信号は表示装置１８の内
部回路をラツチングし、出力Ｑ上の信号はシング
ル・シヨツト３４を駆動させ、シングル・シヨツ
ト３４の出力信号はカウンタ１７を零にリセツト
する。

［発明の効果］ 本発明によれば、従来技術に於ける欠陥及び精
度の低さを除くために、少くとも２つのクロツク
入力を有し又は前述のフラツシユ・モードで動作
することのできるラツチより成るシフト・レジス
タに於ける故障セルを識別する電気的診断方法が
得られる。

【図面の簡単な説明】

第１図は本発明の方法の第１実施例に従つて故
障セルのランクＰを手作業により決定するために
用いられる簡単なテスト機構を示す図、第２図は
フラツシユ・モードに於て矩形パルスが入力SDI
に加えられたときに機能素子に供給された電流
I_ddの変動を示すタイミング図、第３図は一方が
適切に機能するLSSDチエインであり、他方が故
障セルを含むLSSDチエインである、２つの同一
の機能素子に供給された電流I_ddの変動を示す図
であり、第４図は本発明の方法の第２実施例に従
つて何ら故障セルを含んでいない機能素子の入力
ピンに供給されたパルスを示すタイミング図、第
５図は上記第２実施例に従つて故障セルのラング
Ｐを迅速に決定するためのより精巧なテスト機構
を示すブロツク図、第６図は第５図のテスト機構
をより詳細に示す図である。 １０…テスト機構、１１…オシロスコープ、１
２…コンピユータ、１３…機能素子（モジユー
ル）、１４…電源、１５，１６…パルス発生器、
１７…カウンタ、１８…表示装置、１９…比較
器、２０…マスク・クロツク、２１，２５，２
６，２７，３０，３１，３３，３４…シングル・
シヨツト、２２，２３…スイツチ、２４…クロツ
ク、２８，２９，３２…ANDゲート、SDI…ス
キヤン・データ・イン（テスト入力）、SDO…ス
キヤン・データ・アウト（出力）、Ａ，Ｂ，Ｃ…
クロツク入力（クロツク信号）、I_dd…機能素子に
供給される電流、V_dd…入力ピン。

Claims (1)

1. 【特許請求の範囲】 １ 機能素子に於てシフト・レジスタを形成して
   いるLSSDセルのチエインに於ける故障セルのラ
   ンクＰを識別する電気的診断方法であつて、上記
   チエインの各セルは、データ入力DI及びSDI並び
   にクロツク入力Ａ及びＣを設けられたマスタ・ラ
   ツチＬ１と、クロツク入力Ｂを設けられたスレー
   ブ・ラツチＬ２とより成るマスタ・スレーブ素子
   として働らく１対のラツチより成り、LSSD技術
   による組合せ論理ブロツクと関連している、上記
   電気的診断方法に於て、 (a) 上記クロツク入力Ａ，Ｂ及びＣの各々に１，
   １及び０の論理レベルが加えられ、データ・ビ
   ツトを表わす矩形パルスが上記データ入力SDI
   に加えられる、フラツシユ・モードの如き静的
   動作モードに上記機能素子を配置し、 (b) 上記矩形パルスが上記チエインを経て該チエ
   インの最後のセルのスレーブ・ラツチＬ２の出
   力SD0に到達する迄伝播される間に生じる、上
   記機能素子に供給された電流I_ddの変動を表わ
   す波形を観察し、 (c) 上記データ・ビツトを丁度ロードされたセル
   が故障状態にあることを示す上記変動の不在を
   検出し、 (d) 上記チエインに於ける上記故障セルのランク
   Ｐを決定することを含む、 故障セルの電気的診断方法。