JPH03257383A - Ｉｃモジュールの検査方法 - Google Patents
Ｉｃモジュールの検査方法Info
- Publication number
- JPH03257383A JPH03257383A JP2057308A JP5730890A JPH03257383A JP H03257383 A JPH03257383 A JP H03257383A JP 2057308 A JP2057308 A JP 2057308A JP 5730890 A JP5730890 A JP 5730890A JP H03257383 A JPH03257383 A JP H03257383A
- Authority
- JP
- Japan
- Prior art keywords
- module
- memory
- board
- ics
- defective
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 11
- 238000010438 heat treatment Methods 0.000 claims abstract description 6
- 230000002950 deficient Effects 0.000 claims description 20
- 230000015654 memory Effects 0.000 abstract description 43
- 230000007547 defect Effects 0.000 description 6
- 238000007689 inspection Methods 0.000 description 6
- 239000000758 substrate Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000012360 testing method Methods 0.000 description 3
- TVEXGJYMHHTVKP-UHFFFAOYSA-N 6-oxabicyclo[3.2.1]oct-3-en-7-one Chemical compound C1C2C(=O)OC1C=CC2 TVEXGJYMHHTVKP-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000010998 test method Methods 0.000 description 1
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
- Semiconductor Memories (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、基板上に実装されたＩＣモジュールの検査
方法に関するものである。
方法に関するものである。
現在、ＩＣモジュールの分野において、複数個のメモリ
ＩＣを基板上に実装したメモリモジュールが、各種電子
機器の記憶装置に広く用いられている。
ＩＣを基板上に実装したメモリモジュールが、各種電子
機器の記憶装置に広く用いられている。
これらメモリモジュールのうち最も普及しているのは、
基板上に同種類のメモリＩＣを複数個、実装したタイプ
である。
基板上に同種類のメモリＩＣを複数個、実装したタイプ
である。
このＩＣモジュールの検査方法は、一般にメモリモジュ
ールを一つのブラックボックスとして扱う場合が多い。
ールを一つのブラックボックスとして扱う場合が多い。
その場合、メモリモジュールを一個のメモリＩＣのよう
に扱い、メモリテスタで交流（ＡＣ）特性および直流（
ＤＣ）特性を測定することにより、検査する方法である
。
に扱い、メモリテスタで交流（ＡＣ）特性および直流（
ＤＣ）特性を測定することにより、検査する方法である
。
例えばＩＣモジュールのＡＣ特性に不良を検出した場合
は、不良を検出した入出力ピン、アドレス、コントロー
ル信号の組み合わせ等の回路解析のみによって、不良の
メモリＩＣを検出することが可能である。
は、不良を検出した入出力ピン、アドレス、コントロー
ル信号の組み合わせ等の回路解析のみによって、不良の
メモリＩＣを検出することが可能である。
しかし、ＩＣモジュールのＤＣ特性、に不良を検出した
場合は、前述回路解析のみによって、不良のメモリＩＣ
を検出することは不可能な場合がある。
場合は、前述回路解析のみによって、不良のメモリＩＣ
を検出することは不可能な場合がある。
第２図は検査の対象となるＩＣモジュールの一例を示す
回路図である。
回路図である。
第２図において、０〜７はメモリＩＣ，ＡＯ〜Ａ９は１
０本のアドレス入力端子、ＷＥはライトイネーブル入力
端子、ＣＡＳはカラムアドレスストローフ入力端子、Ｒ
ＡＳはローアドレスストローブ入力端子、ＤＩＮはデー
タ入力端子、 ＤＯＵＴはデータ出力端子およびＤ○０
〜Ｄ○７は、８ビツトのデータ入出力を示す。
０本のアドレス入力端子、ＷＥはライトイネーブル入力
端子、ＣＡＳはカラムアドレスストローフ入力端子、Ｒ
ＡＳはローアドレスストローブ入力端子、ＤＩＮはデー
タ入力端子、 ＤＯＵＴはデータ出力端子およびＤ○０
〜Ｄ○７は、８ビツトのデータ入出力を示す。
このように構成されたＩＣモジュールχのＡＣ特性を測
定し、すなわち各メモリＩＣＯ〜７のデータ入出力ＤＯ
Ｏ−ＤＯ７のＡＣ特性を測定し、このＡＣ特性に不良を
検出することによって、各メモリＩＣＯ〜７のうちのど
のメモリＩＣが不良なのかを検出することができる。
定し、すなわち各メモリＩＣＯ〜７のデータ入出力ＤＯ
Ｏ−ＤＯ７のＡＣ特性を測定し、このＡＣ特性に不良を
検出することによって、各メモリＩＣＯ〜７のうちのど
のメモリＩＣが不良なのかを検出することができる。
しかしＩＣモジュールＸのＤＣ特性を測定することによ
り不良のメモリＩＣＯ〜７を検出しようとした場合、ど
のメモリＩＣが不良なのかを容易に判別できない場合が
ある。
り不良のメモリＩＣＯ〜７を検出しようとした場合、ど
のメモリＩＣが不良なのかを容易に判別できない場合が
ある。
これは例えばローアドレスストローブ入力端子ＲＡＳの
入力端子に不良を検出した場合、このローアドレススト
ローブ入力端子ＲＡＳはすべてのメモリＩＣ０〜７間で
接続されており、したがって、メモリＩＣＯ〜７のうち
のどのメモリＩＣの入力電流が不良なのかを電気的な手
法で検出することができないのである。
入力端子に不良を検出した場合、このローアドレススト
ローブ入力端子ＲＡＳはすべてのメモリＩＣ０〜７間で
接続されており、したがって、メモリＩＣＯ〜７のうち
のどのメモリＩＣの入力電流が不良なのかを電気的な手
法で検出することができないのである。
このような場合、ＩＣモジュールＸから不良のメモリＩ
Ｃを検出するには、メモリＩＣＯ〜７を一個ずつ基板（
図示せず）から取り外して、ＩＣモジュールＸ（残った
メモリＩＣ）の入力電流を測定し、この入力電流に不良
が検出されなくなった際に取り外したメモリＩＣを不良
としていた。
Ｃを検出するには、メモリＩＣＯ〜７を一個ずつ基板（
図示せず）から取り外して、ＩＣモジュールＸ（残った
メモリＩＣ）の入力電流を測定し、この入力電流に不良
が検出されなくなった際に取り外したメモリＩＣを不良
としていた。
〔発明が解決しようとする課題］
しかしながら、このようにメモリＩＣＯ〜７を一個ずつ
基板から取り外し、ＩＣモジュールＸのＤＣ特性（入力
端子等）を測定し、不良のメモリＩＣを検出する方法で
は、最悪の場合、基板に実装されているメモリＩＣＯ〜
７をすべて取り外さなければ、不良のメモリＩＣを検出
することができないという場合があり、ＩＣモジュール
Ｘの検査時間が長くなるという問題があった。さらに取
り外したメモリＩＣのうち良品のものは、再度基板に実
装しなければいけないという問題があった。
基板から取り外し、ＩＣモジュールＸのＤＣ特性（入力
端子等）を測定し、不良のメモリＩＣを検出する方法で
は、最悪の場合、基板に実装されているメモリＩＣＯ〜
７をすべて取り外さなければ、不良のメモリＩＣを検出
することができないという場合があり、ＩＣモジュール
Ｘの検査時間が長くなるという問題があった。さらに取
り外したメモリＩＣのうち良品のものは、再度基板に実
装しなければいけないという問題があった。
また基板からメモリＩＣを取り外すことによって、基板
自体にダメージを与えたり、メモリＩＣ自体にダメージ
を与えるという問題があった。
自体にダメージを与えたり、メモリＩＣ自体にダメージ
を与えるという問題があった。
この発明の目的は上記問題点に鑑み、基板に実装されて
いるＩＣを取り外すことなく、ＤＣ特性を測定すること
により、不良のＩＣを検出することのできるＩＣモジュ
ールの検査方法を提供するものである。
いるＩＣを取り外すことなく、ＤＣ特性を測定すること
により、不良のＩＣを検出することのできるＩＣモジュ
ールの検査方法を提供するものである。
この発明のＩＣモジュールの検査方法は、基板上に実装
されているＩＣに対し個別にかつ局部的に加熱しながら
、ＩＣモジュールのＤＣ特性を測定し、このＤＣ特性の
測定値に大きな変動がある際に、加熱しているＩＣをＤ
Ｃ特性不良と判定することを特徴とする。
されているＩＣに対し個別にかつ局部的に加熱しながら
、ＩＣモジュールのＤＣ特性を測定し、このＤＣ特性の
測定値に大きな変動がある際に、加熱しているＩＣをＤ
Ｃ特性不良と判定することを特徴とする。
〔作用］
この発明のＩＣモジュールの検査方法によれば、上述構
成により、基板に実装されているＩＣを取り外すことな
く、不良のＩＣを検出することができる。
成により、基板に実装されているＩＣを取り外すことな
く、不良のＩＣを検出することができる。
この発明の一実施例を第１図ないし第２図に基づいて説
明する。
明する。
第１図はこの発明の一実施例のＩＣモジュールの検査方
法の構成例を示す概念図である。
法の構成例を示す概念図である。
第１図において、０〜７はメモリＩＣ，８はソケッ）、
９．１０は直流電圧源、１１は電流計。
９．１０は直流電圧源、１１は電流計。
１２はノズル、１３は基板＋ ＶＣＣは電源端子ＧＮ
Ｄはグランド端子、ＲＡＳはローアドレスストローブ入
力端子を示す。
Ｄはグランド端子、ＲＡＳはローアドレスストローブ入
力端子を示す。
第１図に示すように、ＩＣモジュールＸは、各メモリＩ
ＣＯ〜７を基板１３に実装したものである。そしてこの
各メモリＩＣＯ〜７はソケット８に接続される。さらに
ソケット８の電源端子■。、。
ＣＯ〜７を基板１３に実装したものである。そしてこの
各メモリＩＣＯ〜７はソケット８に接続される。さらに
ソケット８の電源端子■。、。
ＧＮＤ （グランド）端子間には、直流電圧源９を接続
し、直流電圧を印加する。またローアドレスストローブ
入力端子ＲＡＳには、直流電圧源１０および電流計１１
を接続する。
し、直流電圧を印加する。またローアドレスストローブ
入力端子ＲＡＳには、直流電圧源１０および電流計１１
を接続する。
なお検査対象となるＩＣモジュールＸは第２図に示すも
のと同様のものである。
のと同様のものである。
このように構成したＩＣモジュールＸのＤＣ（直流）特
性による検査方法は、各メモリＩＣＯ〜７に対し、熱源
（図示せず）よりノズル１２を介して熱風を供給するこ
とによって、メモリＩＣＯ〜７を個別に、かつ局部的に
加熱しながら、電流計１１により、ローアドレスストロ
ーブ入力端子ＲＡＳの入力端子を測定し、検査する方法
である。
性による検査方法は、各メモリＩＣＯ〜７に対し、熱源
（図示せず）よりノズル１２を介して熱風を供給するこ
とによって、メモリＩＣＯ〜７を個別に、かつ局部的に
加熱しながら、電流計１１により、ローアドレスストロ
ーブ入力端子ＲＡＳの入力端子を測定し、検査する方法
である。
ここで例えば、温度２５°Ｃに加熱した際、ローアドレ
スストローブ入力端子ＲＡＳに流れる入力電流の値を５
μＡとする。
スストローブ入力端子ＲＡＳに流れる入力電流の値を５
μＡとする。
上述のように熱源（図示せず）よりノズル１２を介して
熱風を供給することによって、各メモリＩＣＯ〜７を順
次２個別にかつ局部的に加熱しながら、電流計１１によ
り、ローアドレスストローブ入力端子ＲＡＳの入力電流
を測定する。この際、メモリＩＣＯからメモリＩＣ３ま
では、加熱されても、入力端子が上記５μＡからほとん
ど変動しなかったが、メモリＩＣ４を加熱しながら、入
力端子を測定した際、入力端子が大きく変動し、温度７
０’Ｃにおいて、２０μＡまで上昇したとすれば、この
メモリＩＣ４を入力電流不良のメモリＩＣと判定する。
熱風を供給することによって、各メモリＩＣＯ〜７を順
次２個別にかつ局部的に加熱しながら、電流計１１によ
り、ローアドレスストローブ入力端子ＲＡＳの入力電流
を測定する。この際、メモリＩＣＯからメモリＩＣ３ま
では、加熱されても、入力端子が上記５μＡからほとん
ど変動しなかったが、メモリＩＣ４を加熱しながら、入
力端子を測定した際、入力端子が大きく変動し、温度７
０’Ｃにおいて、２０μＡまで上昇したとすれば、この
メモリＩＣ４を入力電流不良のメモリＩＣと判定する。
一般にＩＣ（ＭＯＳ）の入力端子が不良の場合、その値
は、ＩＣの温度に依存性があり、これを利用した上述の
方法により、不良なＩＣを検出することができる。
は、ＩＣの温度に依存性があり、これを利用した上述の
方法により、不良なＩＣを検出することができる。
なおノズル１２を介してメモリＩＣＯ〜７に熱風を供給
する熱源は、温度設定および風圧を制御できるものであ
れば、採用可能であり、特に機種などは限定されない。
する熱源は、温度設定および風圧を制御できるものであ
れば、採用可能であり、特に機種などは限定されない。
また加熱する温度の値および入力電流の測定値も特に限
定されず、測定値の温度依存性が判別できるものであれ
ば、特定の値に限定されない。
定されず、測定値の温度依存性が判別できるものであれ
ば、特定の値に限定されない。
また実施例においては、ローアドレスストローブ入力端
子ＲＡＳの入力電流の温度依存性によって、不良のメモ
リＩＣを判別したが、出力電流または電源電流の温度依
存性により、判別しても良い。
子ＲＡＳの入力電流の温度依存性によって、不良のメモ
リＩＣを判別したが、出力電流または電源電流の温度依
存性により、判別しても良い。
この発明のＩＣモジュールの検査方法によれば、上述構
成により、基板に実装されているＩＣを取り外すことな
く、不良のＩＣを検出することができる。その結果、検
査時間を短縮することができ、さらに従来のようなＩＣ
を取り外すことによる基板およびＩＣに与えるダメージ
をなくして、ＩＣモジュールを検査することができる。
成により、基板に実装されているＩＣを取り外すことな
く、不良のＩＣを検出することができる。その結果、検
査時間を短縮することができ、さらに従来のようなＩＣ
を取り外すことによる基板およびＩＣに与えるダメージ
をなくして、ＩＣモジュールを検査することができる。
すなわちＩＣモジュールの品質に悪影響を及ぼすことな
く、しかも短時間でＩＣモジュールを検査することがで
きる。
く、しかも短時間でＩＣモジュールを検査することがで
きる。
【図面の簡単な説明】
第１図はこの発明の一実施例のＩＣモジュールの検査方
法の槽底例を示す概念図、第２図は検査の対象となるＩ
Ｃモジュールの一例を示す回路図である。 ０〜７・・・メモリＩＣ（ＩＣ）、１３・・・基板、Ｘ
・・・ＩＣモジュール
法の槽底例を示す概念図、第２図は検査の対象となるＩ
Ｃモジュールの一例を示す回路図である。 ０〜７・・・メモリＩＣ（ＩＣ）、１３・・・基板、Ｘ
・・・ＩＣモジュール
Claims (1)
- 基板上に実装されているＩＣに対し個別にかつ局部的に
加熱しながら、ＩＣモジュールのＤＣ特性を測定し、こ
のＤＣ特性の測定値に大きな変動がある際に、加熱して
いる前記ＩＣをＤＣ特性不良と判定することを特徴とす
るＩＣモジュールの検査方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2057308A JPH03257383A (ja) | 1990-03-07 | 1990-03-07 | Ｉｃモジュールの検査方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2057308A JPH03257383A (ja) | 1990-03-07 | 1990-03-07 | Ｉｃモジュールの検査方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03257383A true JPH03257383A (ja) | 1991-11-15 |
Family
ID=13051938
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2057308A Pending JPH03257383A (ja) | 1990-03-07 | 1990-03-07 | Ｉｃモジュールの検査方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03257383A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1037062A2 (en) * | 1999-03-06 | 2000-09-20 | Pace Micro Technology PLC | Apparatus for heating electronic components |
| JP2005530178A (ja) * | 2002-06-19 | 2005-10-06 | フォームファクター，インコーポレイテッド | 品質保証ダイを得るためのテスト方法 |
| CN105467205A (zh) * | 2015-05-23 | 2016-04-06 | 李银龙 | 一种零功耗射频读表的电能表 |
-
1990
- 1990-03-07 JP JP2057308A patent/JPH03257383A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1037062A2 (en) * | 1999-03-06 | 2000-09-20 | Pace Micro Technology PLC | Apparatus for heating electronic components |
| EP1037062A3 (en) * | 1999-03-06 | 2004-01-07 | Pace Micro Technology PLC | Apparatus for heating electronic components |
| JP2005530178A (ja) * | 2002-06-19 | 2005-10-06 | フォームファクター，インコーポレイテッド | 品質保証ダイを得るためのテスト方法 |
| US7694246B2 (en) | 2002-06-19 | 2010-04-06 | Formfactor, Inc. | Test method for yielding a known good die |
| CN105467205A (zh) * | 2015-05-23 | 2016-04-06 | 李银龙 | 一种零功耗射频读表的电能表 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20070269911A1 (en) | Memory-Module Manufacturing Method with Memory-Chip Burn-In and Full Functional Testing Delayed Until Module Burn-In | |
| US5592077A (en) | Circuits, systems and methods for testing ASIC and RAM memory devices | |
| JP2000206176A (ja) | バ―イン装置 | |
| US6031386A (en) | Apparatus and method for defect testing of integrated circuits | |
| WO2007113968A1 (ja) | 半導体集積回路の検査方法および情報記録媒体 | |
| US6549025B1 (en) | System and method for thermal testing of circuit boards using thermal films | |
| JPH03257383A (ja) | Ｉｃモジュールの検査方法 | |
| US20120038367A1 (en) | Connection quality verification for integrated circuit test | |
| US6989684B2 (en) | System for and method of assessing chip acceptability and increasing yield | |
| JP2919147B2 (ja) | 半導体集積回路の試験方法 | |
| JPH11142471A (ja) | バーンイン試験方法及びバーンイン試験装置 | |
| US7159157B2 (en) | Apparatus and method for testing a device for storing data | |
| JP2730504B2 (ja) | 試験用プローブピンの接触不良判断方法およびインサーキットテスタ | |
| JP2003007087A (ja) | メモリのテスト方法、テスト装置及びテスト用メモリモジュール | |
| JP3305632B2 (ja) | 半導体素子の並列検査方法 | |
| JPH1194919A (ja) | 電子ユニットの検査方法 | |
| KR20030056773A (ko) | 비표준 메모리 소자를 표준 실장 환경에서 검사하는인터페이스 기판과 이를 이용한 실장 검사 시스템 | |
| JPH05264676A (ja) | 故障検出方法及び検出装置 | |
| JP3148576B2 (ja) | 半導体集積回路のテスト回路及びテスト方法 | |
| JP2004257921A (ja) | 半導体装置の検査装置および半導体装置の検査方法 | |
| TW200846686A (en) | A lead contact module for detecting circuit board | |
| JPH11183529A (ja) | 微小電流測定方法および微小電流測定装置 | |
| JPH06338200A (ja) | 半導体記憶装置の電気的特性検査方法および装置 | |
| JPS63147666A (ja) | サ−マルヘツド基板の検査装置 | |
| JPH1082833A (ja) | 半導体装置及びその試験方法 |