JPS6160575B2 - - Google Patents

Info

Publication number
JPS6160575B2
JPS6160575B2 JP56071657A JP7165781A JPS6160575B2 JP S6160575 B2 JPS6160575 B2 JP S6160575B2 JP 56071657 A JP56071657 A JP 56071657A JP 7165781 A JP7165781 A JP 7165781A JP S6160575 B2 JPS6160575 B2 JP S6160575B2
Authority
JP
Japan
Prior art keywords
lead
support
leads
semiconductor device
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP56071657A
Other languages
English (en)
Other versions
JPS57186346A (en
Inventor
Takashi Myamoto
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP56071657A priority Critical patent/JPS57186346A/ja
Publication of JPS57186346A publication Critical patent/JPS57186346A/ja
Publication of JPS6160575B2 publication Critical patent/JPS6160575B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49558—Insulating layers on lead frames, e.g. bridging members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Description

【発明の詳細な説明】 本発明は半導体装置の製造方法にかかり、とく
にいわゆるTAB（Tape Automated Bonding）
法によつて製造される半導体装置の製造方法に関
するものである。
TAB法は、例えば第１図ａに示すように、絶
縁性フイルム１に設けられた開孔部２に支持体３
に支えられたリード４を突出させ、このリードの
先端に半導体チツプ５を接続するものである。半
導体チツプとリードとの接続は、通常、チツプの
電極を金で突起状に形成し、これに銅でできたリ
ードに金や錫をめつきし、Au／Auの熱圧着また
はAu／Snの共晶合金により行なわれる。以上の
ようにして接続されたチツプを支持体３を一体の
まま第１図ｂのように切断し、これを例えば第１
図ｃのように、プリント基板６に開けられた貫通
孔７に挿入してリード４の末端を配線８に接続す
る。この例では、半導体チツプ５はリード４に支
えられて宙吊りになるが、例えば第２図に断面図
に示したように、セラミツク基板９に半導体チツ
プ５を固着し、リード４の末端を導電層１０に接
続してもよい。導電層１０はピン１１に接続さ
れ、プリント基板やソケツトに挿入して使用され
る。
以上の説明から明らかなように、支持体３は半
導体チツプの接続やリードの切断の際にリードの
不整列防止のために効果的な働きをする。しか
し、従来は、第１図ｃや第２図のようにリードの
末端を配線８や導電層１０に接続した後もこの支
持体をリードに付着したままであつたので、これ
が半導体装置の信頼性を低下させる原因となつて
いた。即ち、支持体はポリイミド樹脂等の有機物
であることが多く、これは吸湿性があるので、リ
ード間でリークが生じるなどの問題があつた。
この問題の対策として、第３図ａのようにリー
ド４の先端に接続した半導体チツプ５を、図中に
示した破線で切断して第３図ｂのようにリードの
末端に支持体３を形成し、しかる後に支持体３を
切断除去し、例えば第３図ｃのようにリードを成
形して、外部端子に接続する方法がある。この方
法ならば、支持体が残らないので上記のような問
題がなくなるが、しかし、リードの末端を外部端
子に接続する前に支持体を切断除去してしまうの
で、リードの曲がりなどが生ずることがあつた。
本発明はかかる問題を解消するためになされた
もので、その特徴は、半導体チツプに接続された
リードの末端を外部端子即ち、第１図に於ける配
線８や第２図に於ける導電層１０などに接続した
後、支持体を除去してしまうことにあり、これに
よりリードの不整列の問題とリード間リークによ
る信頼性上の問題を一拳に解決しようとするもの
である。
以下に本発明の実施例を詳細に説明する。
通常、リードは絶縁性フイルムにエポキシ系樹
脂やポリエステル系樹脂で接着して形成される。
従つて、支持枠を除去するにはこれらの樹脂を溶
解すればよい。この溶剤として最も有効なのは、
オルト・ジ・クロル・ベンゼルとテトラ・クロ
ル・エチレンをそれぞれ２：１に混合したもので
ある。これを約150℃に温めこれに第２図に示し
たようなセラミツク・ケースに組み込んだ半導体
装置を15〜20分浸漬しておけば、上記の樹脂は完
全に溶解し、支持体がリード・パタンから分離で
きる。第２図の場合、支持体３は、リード・パタ
ンの下側に付いているので、上記のようにしてリ
ードから分離しても、半導体装置から除去できな
い。従つて、このような場合は第４図に示したよ
うに支持体３が表側になるように半導体チツプを
接続すればよい。即ち、第１図ａに示したものと
は反対に半導体チツプを接続しておく。
第１図ｃに示したようなプリント基板に実装さ
れた半導体装置の場合は、上記のような溶剤に浸
漬すると、プリント基板上の配線８まで剥離して
しまう恐れがある。このような場合は、絶縁性フ
イルムとリードとの接着にポリエステル系の樹脂
を使えば、これは熱可塑性であるので熱を加える
ことにより接着力が低下し、容易に剥がすことが
できる。
また、絶縁性フイルムにポリイミドを使い、リ
ードとポリイミドとを、上記のような樹脂を介さ
ずに直接に接着してリード・パタンを形成するも
のもある。このような場合は、このポリイミドで
形成した支持体を、例えばヒドラジンなどで溶解
すればよい。支持体の厚さが40〜50μｍの場合、
50〜60℃に温めたヒドラジンに20〜30分程度浸漬
しておけば容易に支持体を除去できる。
以上のようにして、支持体を除去することが可
能であるが、支持体を除去した後、リードが曲が
つたりして相互に接触することが懸念される。し
かし、通常、ワイヤ・ボンデイング法で用いてい
る金やアルミニウムの細線が直径25〜30μｍであ
るのに対し、TAB法のリードは35μｍ厚×100μ
ｍ幅の銅で形成されているので、振動や衝撃等で
曲がることは殆んどなく、信頼性上の問題はな
い。
以上、詳細に説明したように、従来のTAB法
によつて組み立てられた半導体装置は、不要な支
持体を残していたために高い信頼度を維持するこ
とが困難であつたが、本発明によつて、より高信
頼の半導体装置を製造することが可能となつた。
【図面の簡単な説明】
第１図乃至第３図は本発明に関わるTAB法の
半導体装置の例を示した図であり、第４図は本発
明の実施を容易に行なうための半導体装置の組み
立て例を示した断面図である。 尚、図において、１……絶縁性フイルム、２…
…開孔部、３……支持体、４……リード、５……
半導体チツプ、６……プリント基板、７……貫通
孔、８……配線、９……セラミツク基板、１０…
…導電層、１１……ピンである。

Claims (1)

    【特許請求の範囲】
  1. １ 絶縁性フイルムに開けられた開孔部に突出し
    たリードに半導体チツプの電極を接続する工程
    と、前記絶縁性フイルムの一部を一体のままリー
    ドを切断する工程と、前記リードの末端部を外部
    端子に接続する工程と、しかる後に前記絶縁性フ
    イルムの一部を除去する工程とを含むことを特徴
    とする半導体装置の製造方法。
JP56071657A 1981-05-12 1981-05-12 Manufacture of semiconductor device Granted JPS57186346A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56071657A JPS57186346A (en) 1981-05-12 1981-05-12 Manufacture of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56071657A JPS57186346A (en) 1981-05-12 1981-05-12 Manufacture of semiconductor device

Publications (2)

Publication Number Publication Date
JPS57186346A JPS57186346A (en) 1982-11-16
JPS6160575B2 true JPS6160575B2 (ja) 1986-12-22

Family

ID=13466892

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56071657A Granted JPS57186346A (en) 1981-05-12 1981-05-12 Manufacture of semiconductor device

Country Status (1)

Country Link
JP (1) JPS57186346A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5057461A (en) * 1987-03-19 1991-10-15 Texas Instruments Incorporated Method of mounting integrated circuit interconnect leads releasably on film

Also Published As

Publication number Publication date
JPS57186346A (en) 1982-11-16

Similar Documents

Publication Publication Date Title
US5519936A (en) Method of making an electronic package with a thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto
US5773884A (en) Electronic package with thermally conductive support member having a thin circuitized substrate and semiconductor device bonded thereto
JPS5998591A (ja) 両面回路接続方法
JPS59222947A (ja) 半導体装置およびその製造方法
JPS61251047A (ja) 半導体デバイスパッケージ及びその製造方法
JPS6160575B2 (ja)
JP3585806B2 (ja) ピン付き配線基板
JPH04316897A (ja) Ｉｃカード
JPH05326817A (ja) マルチチップパッケージ
JPS6318335B2 (ja)
JPS6242376B2 (ja)
JP2974840B2 (ja) 半導体素子の実装方法
JP3084023B1 (ja) 半導体デバイス及びその製造方法
JP2699557B2 (ja) Ｔａｂ形式半導体装置の製造方法
JP2822987B2 (ja) 電子回路パッケージ組立体およびその製造方法
JP2953893B2 (ja) プリント基板ジャンパー配線方法及びジャンパー配線用射出成形プリント基板
JPS63185035A (ja) 半導体装置
JP2780523B2 (ja) 半導体装置の実装方法
JP2782374B2 (ja) 電子部品搭載装置及びその製造方法
JPH1084177A (ja) 回路基板およびその製造方法
JP2001291800A (ja) 電子部品用パッケージ
JP3174975B2 (ja) 電子部品搭載装置
JPH0225245Y2 (ja)
JPS62199022A (ja) 半導体装置の実装具
JPS59204265A (ja) 混成集積回路の製造方法